JP2008016706A - 積層セラミックコンデンサおよびその製造方法 - Google Patents

積層セラミックコンデンサおよびその製造方法 Download PDF

Info

Publication number
JP2008016706A
JP2008016706A JP2006187816A JP2006187816A JP2008016706A JP 2008016706 A JP2008016706 A JP 2008016706A JP 2006187816 A JP2006187816 A JP 2006187816A JP 2006187816 A JP2006187816 A JP 2006187816A JP 2008016706 A JP2008016706 A JP 2008016706A
Authority
JP
Japan
Prior art keywords
ceramic
internal electrode
multilayer
layer
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006187816A
Other languages
English (en)
Other versions
JP4807169B2 (ja
Inventor
Hiroyuki Wada
博之 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006187816A priority Critical patent/JP4807169B2/ja
Publication of JP2008016706A publication Critical patent/JP2008016706A/ja
Application granted granted Critical
Publication of JP4807169B2 publication Critical patent/JP4807169B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】セラミック層および内部電極が薄層化された積層セラミックコンデンサを製造するための焼成工程において、内部電極の端縁部分での電極切れ、それに伴う厚みの増大が原因となる絶縁耐性の低下が生じにくいようにする。
【解決手段】積層セラミックコンデンサ11は、誘電体セラミックからなるセラミック素体13と、セラミック素体13の内部に積層状に形成されかつニッケルを主成分とする複数の内部電極14とからなる積層構造を有している。セラミック素体13は、複数の容量形成用セラミック層16と、内部電極14と端縁同士が接するように形成される段差吸収用セラミック層17とを備える。容量形成用セラミック層16はチタン酸塩系セラミックからなり、段差吸収用セラミック層17はCaZrO系セラミックからなる。
【選択図】図1

Description

この発明は、積層セラミックコンデンサおよびその製造方法に関するもので、特に、内部電極間に位置するセラミック層の薄層化を有利に進めることができるようにするための改良に関するものである。
積層セラミックコンデンサに対しては、小型化かつ大容量化の要望があり、そのため、内部電極間に位置するセラミック層の薄層化が進められている。
図7には、従来の典型的な積層セラミックコンデンサに備える部品本体としての積層体1が断面図で示されている。なお、図7に示した断面は、積層体1の幅方向寸法と厚み方向寸法とによって規定される面を示している。積層体1は、誘電体セラミックからなるセラミック素体2と、セラミック素体2の内部に積層状に形成される複数の内部電極3とからなる積層構造を有している。セラミック素体2は、積層された複数のセラミック層4によって構成される。
図7の部分Eにおける内部電極3が拡大されて図8に示されている。積層体1を得るための焼成工程の前の段階では、内部電極3の、積層体1内に位置する端縁部分5は、図8(1)に示すように、その厚みがスロープ状に薄くなっていく傾向がある。これは、内部電極3が、導電性ペーストのスクリーン印刷法、あるいは蒸着などの薄膜形成法によって形成される際、にじみやマスク部への回り込みが生じ、これが端縁部分5をより薄くする傾向をもたらすためである。さらに、その後の積層圧着工程で、内部電極3の平均厚みは形成時点より薄くなるが、その端縁部分5では、セラミック層4側のセラミック粒子がよく流動するので、端縁部分5をより薄くするように作用するためである。
上述したように、内部電極3の端縁部分5が薄くされると、焼成工程を実施したとき、図8(2)に示すように、端縁部分5に電極切れが生じることがある。すなわち、内部電極3において相対的に厚みの薄い端縁部分5が優先的に切れてしまうのである。電極切れが生じても、電極材料が消失するわけではないので、玉化が生じ、端縁部分5の厚みが部分的に増大する。
他方、焼成工程を実施したとき、セラミック層4は、焼結収縮により、その平均厚みが「a」から「b1」へと減少する。さらに、焼成後においては、セラミック層4は、内部電極3の端縁部分5に対応する部分において、その厚みb2が平均厚みb1より薄くなってしまう。
このように、内部電極3の端縁部分5に対応する部分においてセラミック層4が薄くなると、絶縁耐性が低下する。また、内部電極3の端縁部分5での電極切れと、それに伴う厚み増大が著しい場合には、ショート不良が発生する。
上述のような内部電極の端縁部分において生じ得る不都合に対する対策を開示する特許文献として、以下のものがある。
特開平7−106184号公報(特許文献1)では、製造コストの上昇、静電容量の低下を回避しつつ、絶縁破壊電圧を向上させることができる、積層セラミックコンデンサが記載されている。
より詳細には、電界強度の増大が生じ、絶縁耐性が低くなりがちな内部電極の端縁部分を覆うように、高い絶縁性を有する、たとえばチタン酸ストロンチウムなどからなる絶縁部材を設けることが記載されている。この特許文献1に記載のものでは、内部電極の端縁部分に電界集中が生じることを不可避としながら、この端縁部分に対応する誘電体部分にかかる電界強度が高くなっても、高い絶縁耐性が得られるように、内部電極の端縁部分を絶縁性の高い絶縁部材で覆う構成が採用されている。
次に、特開平11−317321号公報(特許文献2)に記載の技術は、積層セラミックコンデンサの小型化かつ大容量化のために、セラミック層を薄くしても、絶縁破壊が生じにくくすることを目的としている。そのため、次のような構成が採用されている。
まず、セラミック層における、内部電極の端縁部分近傍の領域の全部または一部を、他の領域より耐電圧の高い誘電体セラミックで形成する。実施例では、Ba(Ti,Zr)O系の誘電体セラミックに対して、耐電圧の高い誘電体セラミックとしてCaTiOが用いられている。
また、耐電圧の高い誘電体セラミックを形成しているセラミック粒子が、他の領域の誘電体セラミックを形成しているセラミック粒子より粒径が小さい。粒径を小さくするには、粒成長抑制剤または粒成長抑制剤を含有したセラミックペーストを塗布する。
次に、特開2004−111608号公報(特許文献3)では、積層セラミックコンデンサの部品本体としての積層体に備えるセラミック素体を、耐圧性の互いに異なる2種類の誘電体セラミックを用いて構成し、耐圧性の比較的高い誘電体セラミックが分布する領域中に内部電極の先端部が位置するようにされている。
以上の特許文献1ないし3の各々に記載される技術に共通しているのは、内部電極の少なくとも端縁部分が絶縁性の高い物質で覆われていることである。
昨今は、積層セラミックコンデンサの薄型化が進むにつれて、内部電極の厚みも薄くなってきている。したがって、内部電極の端縁部分における電極切れ、および玉化による絶縁性低下の問題がより深刻になってきており、上記特許文献1〜3に記載の技術では対応できなくなってきている。
特開平7−106184号公報 特開平11−317321号公報 特開2004−111608号公報
そこで、この発明の目的は、内部電極の端縁部分における電極切れや玉化による絶縁性低下の問題を解決し得る、積層セラミックコンデンサおよびその製造方法を提供しようとすることである。
この発明は、誘電体セラミックからなるセラミック素体と、セラミック素体の内部に積層状に形成されかつニッケルを主成分とする複数の内部電極とからなる積層構造を有する積層体を備える、積層セラミックコンデンサにまず向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
すなわち、上記セラミック素体は、チタン酸塩系セラミックからなる第1のセラミック部分とCaZrO系セラミックからなる第2のセラミック部分とを有し、内部電極の、積層体内に位置する端縁部分は、第2のセラミック部分に接していることを特徴としている。
内部電極の、積層体内に位置する端縁部分は、第2のセラミック部分によって厚み方向に挟まれていることが好ましい。
また、セラミック素体は、各内部電極をその一方主面の一部上に形成しかつ積層体の主面方向全域にわたって延びる、複数の容量形成用セラミック層と、各容量形成用セラミック層の一方主面上であって内部電極が形成されない領域に内部電極と端縁同士が接するように形成される段差吸収用セラミック層とを備える構造とされてもよい。この場合、第1のセラミック部分が容量形成用セラミック層によって与えられ、第2のセラミック部分が段差吸収用セラミック層によって与えられることが好ましい。
上述の好ましい実施態様において、内部電極の、積層体内に位置する端縁部分は、容量形成用セラミック層の一方主面に対してスロープを形成しており、段差吸収用セラミック層は、その端縁部分が内部電極の端縁部分のスロープ上に重なるように形成されることがより好ましい。
この発明は、また、上述した好ましい実施態様に係る積層セラミックコンデンサを製造する方法にも向けられる。
この発明に係る積層セラミックコンデンサの製造方法は、焼結後にチタン酸塩系セラミックとなる容量形成用セラミックグリーンシートを用意する工程と、容量形成用セラミックグリーンシートの一方主面上に、ニッケルを主成分とする内部電極を部分的に形成する工程と、容量形成用セラミックグリーンシートの一方主面上であって内部電極が形成されない領域に内部電極と端縁同士が接するように、焼結後にCaZrO系セラミックとなる段差吸収用セラミックグリーン層を形成する工程と、内部電極および段差吸収用セラミックグリーン層が形成された容量形成用セラミックグリーンシートを積層することによって、生の積層体を得る工程と、生の積層体を焼成する工程とを備える。そして、内部電極を形成する工程において、内部電極は、その端縁部分が容量形成用セラミックグリーンシートの一方主面に対してスロープを形成するようにされ、段差吸収用セラミックグリーン層を形成する工程において、段差吸収用セラミックグリーン層は、その端縁部分が内部電極の端縁部分のスロープ上に重なるように形成される。
この発明に係る積層セラミックコンデンサの製造方法において、段差吸収用セラミックグリーン層中の樹脂比率は、容量形成用セラミックグリーンシート中の樹脂比率より低くされることが好ましい。
この発明によれば、ニッケルを主成分とする内部電極の、積層体内に位置する端縁部分が、CaZrO系セラミックからなる第2のセラミック部分に接しているので、積層セラミックコンデンサを得るための焼成工程中に、内部電極の端縁部における電極切れ、それに伴う厚みの増大が抑制され、絶縁耐性の低下を招く原因を大幅に低減することができる。高絶縁材料はCaZrO系セラミック以外にもあるが、内部電極の主成分がニッケルで、内部電極間の誘電体層の厚みが1μm以下程度の薄層化された積層セラミックコンデンサにおいては、CaZrO系セラミックが特に大きな効果を発揮する。
なお、上述のような効果が発揮されるのは、焼成温度のような高温において、内部電極とCaZrOとの濡れ性が高いため、特に、ニッケルとCaZrOとの相性が良いため、また、焼成中において内部電極が若干酸化したとしても、CaZrO格子中への拡散が遅いためであると推測される。
この発明に係る積層セラミックコンデンサにおいて、段差吸収用セラミック層を備えていると、内部電極が位置する部分とそうでない部分との間での厚みの差が実質的に生じなくなるので、構造欠陥や褶曲などの不具合を防止することができるとともに、段差吸収用セラミック層によって第2のセラミック部分を与えるようにすれば、内部電極の、積層体内に位置する端縁部分が第2のセラミック部分に接する構造を容易に得ることができる。
上記の好ましい実施態様において、段差吸収用セラミック層の端縁部分が内部電極の端縁部分のスロープ上に重なるように形成されていると、内部電極の端縁部分におけるスロープ状に薄くなる部分を、第2のセラミック部分となる段差吸収用セラミック層によって段差を解消した状態で充填することができる。
この発明に係る積層セラミックコンデンサの製造方法において、段差吸収用セラミックグリーン層中の樹脂比率が、容量形成用セラミックグリーンシート中の樹脂比率より低くされると、CaZrO粒子と内部電極との接点が増え、より効率良く電極切れを抑制することができる。
図1は、この発明の第1の実施形態による積層セラミックコンデンサ11を示す断面図である。
積層セラミックコンデンサ11は、その部品本体としての積層体12を備えている。積層体12は、誘電体セラミックからなるセラミック素体13と、セラミック素体の内部に積層状に形成されかつニッケルを主成分とする複数の内部電極14とからなる積層構造を有している。積層体12の各端部には、外部電極15が形成されている。前述した内部電極14は、一方の外部電極15に電気的に接続されるものと他方の外部電極15に電気的に接続されるものとが積層方向に関して交互に配列されている。
図2は、積層体12の、特定の内部電極14が通る断面を示している。
上述のセラミック素体13は、この実施形態では、複数の容量形成用セラミック層16と複数の段差吸収用セラミック層17とを備えている。容量形成用セラミック層16は、内部電極14をその一方主面の一部上に形成しかつ積層体12の主面方向全域にわたって延びている。段差吸収用セラミック層17は、容量形成用セラミック層16の上記一方主面上であって内部電極14が形成されない領域に内部電極14と端縁同士が接するように形成される。
この発明の特徴的構成として、容量形成用セラミック層16はチタン酸塩系セラミックからなり、段差吸収用セラミック層17はCaZrO系セラミックからなる。
ここで、チタン酸塩系セラミックとしては、TiO、BaTiO、CaTiO、SrTiO、Ba(Ti,Zr)Oなどがあるが、容量形成用セラミック層16が薄層化されるためには、BaTiOを用いることが好適である。
また、CaZrO系セラミックは、CaZrOのほか、Caの一部(20モル%以下)および/またはZrの一部(20モル%以下)を他の元素で置換したものであってもよい。さらに、CaZrO系セラミックは、その他、微量の副成分を含んでいてもよい。
このような積層セラミックコンデンサ11を製造するため、図3に示すように、焼結後にチタン酸塩系セラミックとなる容量形成用セラミックグリーンシート16aが用意される。図3に示した容量形成用セラミックグリーンシート16aは、マザーの状態のものであり、複数の積層セラミックコンデンサ11を得るための工程が同時に実施され、複数の積層セラミックコンデンサ11を取り出すため、後の工程で切断線18に沿って切断されることが予定されている。
容量形成用セラミックグリーンシート16aの一方主面上には、ニッケルを主成分とする導電性ペーストを印刷することにより、内部電極14が部分的に形成される。図3に示した切断線18は、図2に示したセラミック素体13のたとえば図2における横方向に延びる辺に対応している。内部電極14は、その端縁部分19が容量形成用セラミックグリーンシート16aの一方主面に対してスロープ20を形成するようにされる。
次に、容量形成用セラミックグリーンシート16aの一方主面上であって内部電極14が形成されない領域に内部電極14と端縁同士が接するように、焼結後にCaZrO系セラミックとなる段差吸収用セラミックグリーン層17aがたとえば印刷により形成される。この段差吸収用セラミックグリーン層17aは、その端縁部分21が内部電極14の端縁部分19のスロープ20上に重なるように形成される。
次に、上述のように内部電極14および段差吸収用セラミックグリーン層17aが形成された容量形成用セラミックグリーンシート16aが、所定の枚数だけ積み重ねられ、さらにその上下に内部電極および段差吸収用セラミックグリーン層のいずれもが形成されていないセラミックグリーンシートが積み重ねられ、積層方向にプレスされ、さらに、前述した切断線18に沿って切断されることによって、積層体12の生の状態のものが得られる。
その後、生の積層体は、焼成工程に付され、それによって、焼結後の積層体12が得られる。図4には、積層体12の、切断線18に沿う切断によって現われた端面近傍が拡大されて断面図で示されている。図4において、容量形成用セラミックグリーンシート16aに由来する焼結後の容量形成用セラミック層16、段差吸収用セラミックグリーン層17aに由来する焼結後の段差吸収用セラミック層17、および焼結後の内部電極14が図示されている。
図4に示した内部電極14を、前述の図3に示したものと比較すればわかるように、前述した積層およびプレス工程の結果、内部電極14の端縁部分19において、厚みの薄くなっている領域22が増えている。また、図4に示した段差吸収用セラミック層17の形態から、段差吸収用セラミックグリーン層17aを構成するセラミックペーストは、積層およびプレス工程時にセラミック粒子が流動することにより、このセラミックペーストの一部が内部電極14とその下にある容量形成用セラミックグリーンシート16aとの界面にも流れ込み、その結果、内部電極14の端縁部分19を厚み方向に挟む状態となることがわかる。
このようなことから、焼成中に、内部電極14の端縁部分19での電極切れ、それに伴う厚みの増大が抑制され、絶縁耐性に対する信頼性の高い積層セラミックコンデンサ11が得られる。また、段差吸収用セラミック層17あるいは段差吸収用セラミックグリーン層17aの存在は、内部電極14の厚みによる構造欠陥や褶曲などの不具合が引き起こされることを有利に防止する。
また、上述した段差吸収用セラミックグリーン層17a中の樹脂比率が、容量形成用セラミックグリーンシート16a中の樹脂比率より低くされることが好ましい。これによって、段差吸収用セラミックグリーン層17aに含まれるCaZrO粒子と内部電極17との接点が増え、より効率良く、内部電極14の端縁部分19での電極切れを抑制できるからである。
その後、積層体12の各端部に外部電極15が形成され、それによって、図1に示すような積層セラミックコンデンサ11が完成される。
図4に示すように、内部電極14の端縁部分19が第2のセラミック部分としての段差吸収用セラミック層17によって厚み方向に挟まれた構造を得るため、上述したように、段差吸収用セラミックグリーン層17aを構成するセラミックペーストの流動を利用することが工程の能率上好ましいが、このような利点を望まないが、一方で、耐圧性に対する信頼性をより向上させたいならば、段差吸収用セラミックグリーン層17aを形成する工程を、内部電極14を形成する工程の前後にそれぞれ実施するようにしてもよい。
図5は、この発明の第2の実施形態による積層セラミックコンデンサ11aを説明するための図2に対応する図である。図5において、図2に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
この発明では、前述したように、セラミック素体は、チタン酸塩系セラミックからなる第1のセラミック部分とCaZrO系セラミックからなる第2のセラミック部分とを有し、内部電極の、積層体内に位置する端縁部分が、第2のセラミック部分に接していることが特徴である。したがって、第2のセラミック部分は、上述の第1の実施形態の場合のように、段差吸収用セラミック層17によって与えられることを必ずしも必要としない。
図5に示した第2の実施形態では、容量形成用セラミック層16によって第1のセラミック部分が与えられながら、CaZrO系セラミックからなる第2のセラミック部分25は、内部電極14の、積層体12内に位置する端縁部分19の近傍にのみ形成される。この実施形態においても、内部電極14の端縁部分19にスロープを形成し、第2のセラミック部分25の端縁部分が内部電極14の端縁部分19のスロープ上に重なるように形成されてもよい。
図6は、この発明の第3の実施形態による積層セラミックコンデンサ11bを示す、図1に対応する図である。図6において、図1に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図6に示した積層セラミックコンデンサ11bでは、積層体12に備えるセラミック素体13は、チタン酸塩系セラミックからなる第1のセラミック部分28を、CaZrO系セラミックからなる第2のセラミック部分29によって取り囲んだ構造とされる。これによって、内部電極14の、積層体12内に位置する端縁部分19は、第2のセラミック部分内に位置され、かつ第2のセラミック部分29によって厚み方向に挟まれた状態となる。
このような構造のセラミック素体13は、第1のセラミック部分28となるべき領域を取り囲むように、第2のセラミック部分29となるべき領域が形成されたセラミックグリーンシートを積層することによって得られる。
次に、この発明による効果を確認するために実施した実験例について説明する。
この実験では、表1に示すような試料1〜7を作製した。
(試料1)
平均粒子径が0.15μmであるBaTiO粉末を用意した。このBaTiO粉末100モル部に対し、1.2モル部のBa、0.6モル部のDy、0.1モル部のMnおよび1.5モル部のLiをそれぞれ金属石鹸で添加し、2.5モル部のSiをSiOゾルで添加した。これらを、有機溶剤中のボールミルによる混合、溶剤除去による乾燥、300℃の温度での熱処理、および整粒を経て、誘電体セラミック原料粉末を作製した。
この誘電体セラミック原料粉末に、ブチラール系バインダと可塑剤とを加え、トルエンおよびエタノールからなる混合溶剤を用いてボールミルによる有機スラリー化し、シート状に成形することによって、厚み1.0μmの容量形成用セラミックグリーンシートを得た。このグリーンシート中の樹脂比率は、表1に示すように、体積比率で45%とした。
次に、めっき法およびフォトリソグラフィー法により、PET(ポリエチレンテレフタレート)フィルム上にパターニング形成された金属膜を、上記の容量形成用セラミックグリーンシート上に転写することにより、表1に示すように、平均厚み0.20μmのニッケルを主成分とする内部電極を形成した。この内部電極は、その端縁から30μmの領域において、厚みが200nm未満となっていた。
他方、予めボールミルにて十分に粉砕した、平均粒子径0.15μmのCaZrO粉末に、エチルセルロース系の樹脂を用いて、セラミックペーストを作製した。このセラミックペースト中の溶剤分を除く樹脂比率は、表1に示すように、体積比率で38%とした。このセラミックペーストを、上記容量形成用セラミックグリーンシート上の内部電極が形成されていない領域に、スクリーン印刷により塗布した。このとき、内部電極における端縁から25μmまでの領域では、セラミックペーストを内部電極と重なるように付与した。このように形成された段差吸収用セラミックグリーン層の最大乾燥塗膜厚は、表1に示すように、0.18μmであり、内部電極の厚みより20nm薄かった。
次に、上述のように内部電極および段差吸収用セラミックグリーン層を形成した容量形成用セラミックグリーンシートを、対をなす内部電極によって構成される誘電体素子が並列接続になるように積み重ね、プレスすることにより、有効素子数が200となる生のマザー状態の積層体を作製した。次に、マザー状態の積層体を所定の大きさに切断して、個々の積層セラミックコンデンサのための生の積層体を得た。
この生の積層体を、窒素気流中、250℃の温度に加熱して脱バインダ処理し、次いで、N−H−HO還元性雰囲気中で、1050℃の温度にて焼成した。
上述の焼成によって焼結した積層体の、内部電極が引き出された端面に、銅を主成分とする導電性ペーストを塗布し、焼き付けることによって、外部電極を形成し、試料となる積層セラミックコンデンサを得た。得られた積層セラミックコンデンサは、寸法が2.0mm×1.25mm×0.65mmであり、表1に示すように、容量形成用セラミック層の平均厚みは0.80μmであり、内部電極の平均厚みは0.24μmであった。
得られた積層セラミックコンデンサについて、自動ブリッジ式LCRメータを用い、120Hz、0.5Vrmsの条件で静電容量を測定した。さらに、直流電圧を100V/秒の速度で昇圧しながら印加し、100mAの電流が流れたときの電圧から絶縁破壊電圧を求めた。これら静電容量、および絶縁破壊電圧に基づいて算出した破壊電界が表1に示されている。
また、内部電極の端縁部分での電極切れの状態を、次のようにして調べた。静電容量を測定した試料の片側の幅方向のギャップ部分を研磨により除去し、内部電極の端縁部分を露出させた。この時点で、静電容量を再び測定し、幅方向ギャップ部分除去前と変化がないことを確認した。同時に、この時点の幅方向寸法(Ws)をマイクロメータで測定した。そして、同じ面を少しずつさらに研磨し、静電容量が低下するポイントを探した。このポイントに達したときの幅方向寸法(We)を測定し、Ws−Weを計算して、端縁部分の電極切れ量とした。また、Weまで研磨した時点で露出した積層体の断面について、SEM写真を撮影し、この写真から容量形成用セラミック層の端縁部分の厚みおよび内部電極の端縁部分の厚みをそれぞれ求めた。これら端縁部分の電極切れ量、容量形成用セラミック層の端縁部分の厚みおよび内部電極の端縁部分の厚みについても、表1に示されている。
(試料2〜4)
内部電極の平均厚み、セラミックペースト中の樹脂比率、およびセラミックペーストの最大乾燥塗膜厚のいずれかを、表1に示すように変更した以外は、試料1の場合と同様にして、積層セラミックコンデンサを作製し、試料1の場合と同様の評価を行なった。
(試料5)
CaZrOの代わりにSrTiOを用いたことを除いて、試料3の場合と同様にして、積層セラミックコンデンサを作製した。そして、得られた積層セラミックコンデンサについて、試料1の場合と同様に評価した。
(試料6)
CaZrOの代わりにBa(Ti,Zr)Oを用いたことを除いて、試料3の場合と同様にして、積層セラミックコンデンサを作製した。そして、得られた積層セラミックコンデンサについて、試料1の場合と同様の評価を行なった。
(試料7)
CaZrOを含むセラミックペーストを印刷しなかったことを除いて、試料3〜6と同様にして、積層セラミックコンデンサを得た。また、得られた積層セラミックコンデンサについて、試料1の場合と同様の評価を行なった。
Figure 2008016706
表1から、次のことがわかる。
試料1〜4のように、内部電極の端縁部分に接するセラミック部分を形成するために用いられるセラミックペーストがCaZrOを含んでいると、内部電極の厚みを0.20μmまで薄くしても、端縁部分での電極切れが少なくなり、内部電極の端縁部分での厚みの増大(容量形成用セラミック層の端縁部分での厚みの減少)も抑制される。その結果、高い静電容量(10μF以上)および高い破壊電界(150kV/mm以上)が得られる。
特に、試料1のように、容量形成用セラミックグリーンシート中の樹脂比率より、段差吸収用グリーンセラミック層のためのセラミックペースト中の樹脂比率を低くすると、上述した効果がさらに顕著なものとなる。
これに対して、試料5および6のように、セラミックペースト中の材料を、SrTiOやBa(Ti,Zr)Oといったチタン酸塩に置き換えると、内部電極の端縁部分での電極切れがより顕著に生じるようになる。その結果、内部電極の端縁部分の厚みが増大し、容量形成用セラミック層の端縁部分の厚みが減少する。そのため、静電容量が低下し(10μF未満)、破壊電界も低下してしまう(150kV/mm未満)。
また、試料7のように、セラミックペーストを印刷しない場合には、得られた試料の全数がショート不良となる。
この発明の第1の実施形態による積層セラミックコンデンサ11を示す断面図である。 図1に示した積層体12を、特定の内部電極14が通る面に沿って示した断面図である。 積層セラミックコンデンサ11を製造するために用意される容量形成用セラミックグリーンシート16a上に内部電極14および段差吸収用セラミックグリーン層17aを形成した状態を示す断面図である。 図3に示した容量形成用セラミックグリーンシート16aを含む生の積層体を焼成して得られた焼結後の積層体12の一部を示す断面図である。 この発明の第2の実施形態による積層セラミックコンデンサ11aを示す、図2に対応する図である。 この発明の第3の実施形態による積層セラミックコンデンサ11bを示す、図1に対応する図である。 この発明にとって興味ある従来の典型的な積層セラミックコンデンサに備える積層体1を示すもので、長さ方向寸法および厚み方向寸法によって規定される断面を示している。 図7に示した部分Eにおける内部電極3を拡大して示すもので、(1)は焼成前の状態、(2)は焼成後の状態を示している。
符号の説明
11,11a,11b 積層セラミックコンデンサ
12 積層体
13 セラミック素体
14 内部電極
16 容量形成用セラミック層
16a 容量形成用セラミックグリーンシート
17 段差吸収用セラミック層
17a 段差吸収用セラミックグリーン層
19,21 端縁部分
20 スロープ
25,29 第2のセラミック部分
28 第1のセラミック部分

Claims (6)

  1. 誘電体セラミックからなるセラミック素体と、前記セラミック素体の内部に積層状に形成されかつニッケルを主成分とする複数の内部電極とからなる積層構造を有する積層体を備え、
    前記セラミック素体は、チタン酸塩系セラミックからなる第1のセラミック部分とCaZrO系セラミックからなる第2のセラミック部分とを有し、
    前記内部電極の、前記積層体内に位置する端縁部分は、前記第2のセラミック部分に接している、
    積層セラミックコンデンサ。
  2. 前記内部電極の、前記積層体内に位置する端縁部分は、前記第2のセラミック部分によって厚み方向に挟まれている、請求項1に記載の積層セラミックコンデンサ。
  3. 前記セラミック素体は、各前記内部電極をその一方主面の一部上に形成しかつ前記積層体の主面方向全域にわたって延びる、複数の容量形成用セラミック層と、各前記容量形成用セラミック層の前記一方主面上であって前記内部電極が形成されない領域に前記内部電極と端縁同士が接するように形成される段差吸収用セラミック層とを備え、前記第1のセラミック部分は前記容量形成用セラミック層によって与えられ、第2のセラミック部分は前記段差吸収用セラミック層によって与えられる、請求項1または2に記載の積層セラミックコンデンサ。
  4. 前記内部電極の、前記積層体内に位置する端縁部分は、前記容量形成用セラミック層の前記一方主面に対してスロープを形成しており、前記段差吸収用セラミック層は、その端縁部分が前記内部電極の端縁部分の前記スロープ上に重なるように形成されている、請求項3に記載の積層セラミックコンデンサ。
  5. 焼結後にチタン酸塩系セラミックとなる容量形成用セラミックグリーンシートを用意する工程と、
    前記容量形成用セラミックグリーンシートの一方主面上に、ニッケルを主成分とする内部電極を部分的に形成する工程と、
    前記容量形成用セラミックグリーンシートの一方主面上であって前記内部電極が形成されない領域に前記内部電極と端縁同士が接するように、焼結後にCaZrO系セラミックとなる段差吸収用セラミックグリーン層を形成する工程と、
    前記内部電極および前記段差吸収用セラミックグリーン層が形成された前記容量形成用セラミックグリーンシートを積層することによって、生の積層体を得る工程と、
    前記生の積層体を焼成する工程と
    を備え、
    前記内部電極を形成する工程において、前記内部電極は、その端縁部分が前記容量形成用セラミックグリーンシートの前記一方主面に対してスロープを形成するようにされ、
    前記段差吸収用セラミックグリーン層を形成する工程において、前記段差吸収用セラミックグリーン層は、その端縁部分が前記内部電極の端縁部分の前記スロープ上に重なるように形成される、
    積層セラミックコンデンサの製造方法。
  6. 前記段差吸収用セラミックグリーン層中の樹脂比率は、前記容量形成用セラミックグリーンシート中の樹脂比率より低くされる、請求項5に記載の積層セラミックコンデンサの製造方法。
JP2006187816A 2006-07-07 2006-07-07 積層セラミックコンデンサおよびその製造方法 Active JP4807169B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006187816A JP4807169B2 (ja) 2006-07-07 2006-07-07 積層セラミックコンデンサおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006187816A JP4807169B2 (ja) 2006-07-07 2006-07-07 積層セラミックコンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2008016706A true JP2008016706A (ja) 2008-01-24
JP4807169B2 JP4807169B2 (ja) 2011-11-02

Family

ID=39073430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006187816A Active JP4807169B2 (ja) 2006-07-07 2006-07-07 積層セラミックコンデンサおよびその製造方法

Country Status (1)

Country Link
JP (1) JP4807169B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226030A (ja) * 2009-03-25 2010-10-07 Tdk Corp 積層貫通コンデンサの製造方法
JP2011071162A (ja) * 2009-09-24 2011-04-07 Murata Mfg Co Ltd 積層セラミック電子部品
JP2011091083A (ja) * 2009-10-20 2011-05-06 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法、積層セラミック電子部品用の扁平状導電性微粉末ならびに積層セラミック電子部品用の扁平状導電性微粉末分散液
CN102903519A (zh) * 2011-07-28 2013-01-30 三星电机株式会社 多层陶瓷电子组件
JP2013089944A (ja) * 2011-10-18 2013-05-13 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2014107537A (ja) * 2012-11-29 2014-06-09 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及び積層セラミックキャパシタの回路基板実装構造
JP2014112730A (ja) * 2011-01-12 2014-06-19 Murata Mfg Co Ltd 積層セラミックコンデンサ
WO2016002789A1 (ja) * 2014-07-02 2016-01-07 株式会社村田製作所 積層型電子部品の製造方法
KR20170098560A (ko) 2016-02-22 2017-08-30 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
US10304632B2 (en) 2015-11-27 2019-05-28 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component with improved withstand voltage characteristics and method of manufacturing the same
CN114255994A (zh) * 2020-09-24 2022-03-29 株式会社村田制作所 层叠陶瓷电容器
WO2023223652A1 (ja) * 2022-05-20 2023-11-23 株式会社村田製作所 積層セラミックコンデンサ

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260023A (ja) * 1993-02-26 1994-09-16 Taiyo Yuden Co Ltd 誘電体磁器及び磁器コンデンサ
JP2000049033A (ja) * 1998-07-27 2000-02-18 Murata Mfg Co Ltd セラミック電子部品
JP2000281435A (ja) * 1999-03-31 2000-10-10 Tdk Corp 誘電体組成物及びこれを用いたセラミックコンデンサ
JP2000311831A (ja) * 1999-02-23 2000-11-07 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2001167971A (ja) * 1999-12-13 2001-06-22 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP2001358036A (ja) * 2000-04-10 2001-12-26 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP2004152908A (ja) * 2002-10-29 2004-05-27 Kyocera Corp セラミック積層体の製法
JP2004269325A (ja) * 2003-03-10 2004-09-30 Murata Mfg Co Ltd セラミックペーストの製造方法、及びセラミックペーストを用いた積層型セラミック電子部品の製造方法
JP2006278566A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層電子部品及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260023A (ja) * 1993-02-26 1994-09-16 Taiyo Yuden Co Ltd 誘電体磁器及び磁器コンデンサ
JP2000049033A (ja) * 1998-07-27 2000-02-18 Murata Mfg Co Ltd セラミック電子部品
JP2000311831A (ja) * 1999-02-23 2000-11-07 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2000281435A (ja) * 1999-03-31 2000-10-10 Tdk Corp 誘電体組成物及びこれを用いたセラミックコンデンサ
JP2001167971A (ja) * 1999-12-13 2001-06-22 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP2001358036A (ja) * 2000-04-10 2001-12-26 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP2004152908A (ja) * 2002-10-29 2004-05-27 Kyocera Corp セラミック積層体の製法
JP2004269325A (ja) * 2003-03-10 2004-09-30 Murata Mfg Co Ltd セラミックペーストの製造方法、及びセラミックペーストを用いた積層型セラミック電子部品の製造方法
JP2006278566A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層電子部品及びその製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226030A (ja) * 2009-03-25 2010-10-07 Tdk Corp 積層貫通コンデンサの製造方法
JP2011071162A (ja) * 2009-09-24 2011-04-07 Murata Mfg Co Ltd 積層セラミック電子部品
US8358495B2 (en) 2009-09-24 2013-01-22 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component
JP2011091083A (ja) * 2009-10-20 2011-05-06 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法、積層セラミック電子部品用の扁平状導電性微粉末ならびに積層セラミック電子部品用の扁平状導電性微粉末分散液
JP2014112730A (ja) * 2011-01-12 2014-06-19 Murata Mfg Co Ltd 積層セラミックコンデンサ
US9355781B2 (en) 2011-01-12 2016-05-31 Murata Manufacturing Co., Ltd. Laminated ceramic capacitor
US9490069B2 (en) 2011-07-28 2016-11-08 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
CN102903519A (zh) * 2011-07-28 2013-01-30 三星电机株式会社 多层陶瓷电子组件
JP2013030754A (ja) * 2011-07-28 2013-02-07 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2013089944A (ja) * 2011-10-18 2013-05-13 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2014107537A (ja) * 2012-11-29 2014-06-09 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及び積層セラミックキャパシタの回路基板実装構造
CN103854851A (zh) * 2012-11-29 2014-06-11 三星电机株式会社 多层陶瓷电容器及安装有多层陶瓷电容器的电路板的安装结构
WO2016002789A1 (ja) * 2014-07-02 2016-01-07 株式会社村田製作所 積層型電子部品の製造方法
JPWO2016002789A1 (ja) * 2014-07-02 2017-04-27 株式会社村田製作所 積層型電子部品の製造方法
CN106663536A (zh) * 2014-07-02 2017-05-10 株式会社村田制作所 层叠型电子元器件的制造方法
US10304632B2 (en) 2015-11-27 2019-05-28 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component with improved withstand voltage characteristics and method of manufacturing the same
US10943736B2 (en) 2015-11-27 2021-03-09 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a multilayer ceramic electronic component with improved withstand voltage characteristics
KR20170098560A (ko) 2016-02-22 2017-08-30 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
US10256043B2 (en) 2016-02-22 2019-04-09 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same
KR20220106943A (ko) 2016-02-22 2022-08-01 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
CN114255994A (zh) * 2020-09-24 2022-03-29 株式会社村田制作所 层叠陶瓷电容器
WO2023223652A1 (ja) * 2022-05-20 2023-11-23 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
JP4807169B2 (ja) 2011-11-02

Similar Documents

Publication Publication Date Title
JP4807169B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP6309991B2 (ja) 積層セラミックコンデンサ
JP2015146454A (ja) 積層セラミックキャパシタ及びその製造方法
JP5825322B2 (ja) 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板
JP6515758B2 (ja) 積層電子部品
JP2016189423A (ja) 積層セラミックコンデンサ
JP2012253337A (ja) 積層セラミック電子部品
JP2013149939A (ja) 積層セラミック電子部品及びその製造方法
JP2017152621A (ja) 積層セラミックコンデンサ
JP2011139028A (ja) 積層セラミックキャパシタ及びその製造方法
JP2013030775A (ja) 積層セラミック電子部品
JP2014082435A (ja) 積層セラミック電子部品及びその製造方法
KR102551219B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP2011124540A (ja) 積層セラミックキャパシタ及びその製造方法
JP5414940B1 (ja) 積層セラミックコンデンサ
KR102107029B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
US9443654B2 (en) Multilayer ceramic electronic component and method for manufacturing multilayer ceramic electronic component
WO2011114808A1 (ja) 積層セラミック電子部品
JP2018133501A (ja) 積層セラミックコンデンサおよびその製造方法
JP2009249257A (ja) 誘電体セラミック、及び積層セラミックコンデンサ
JP5527405B2 (ja) 積層セラミック電子部品
JP2006041393A (ja) 積層セラミックコンデンサ
JP5527403B2 (ja) 積層セラミック電子部品
JP5527401B2 (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4807169

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150