WO2023223652A1 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
WO2023223652A1
WO2023223652A1 PCT/JP2023/010659 JP2023010659W WO2023223652A1 WO 2023223652 A1 WO2023223652 A1 WO 2023223652A1 JP 2023010659 W JP2023010659 W JP 2023010659W WO 2023223652 A1 WO2023223652 A1 WO 2023223652A1
Authority
WO
WIPO (PCT)
Prior art keywords
internal electrode
multilayer ceramic
electrode layer
ceramic capacitor
length
Prior art date
Application number
PCT/JP2023/010659
Other languages
English (en)
French (fr)
Inventor
和博 西林
悠子 河崎
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2023223652A1 publication Critical patent/WO2023223652A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to a multilayer ceramic capacitor.
  • Multilayer ceramic capacitors are widely used in digital circuits such as digital home appliances, computers, and car electronics, but in recent years, especially in mobile device products, low impedance is required in electronic circuit lines. There is an increasing need for ceramic capacitors to have larger capacitance and lower residual inductance.
  • Multilayer ceramic capacitors have an inner layer formed by laminating multiple dielectric layers and multiple internal electrode layers as the main part that stores charge. In order to reduce this, it is effective to make the internal electrode layers and dielectric layers thinner and to increase the number of internal electrode layers.
  • the dielectric layer when the dielectric layer is made thinner, the electric field strength applied per layer becomes relatively high. Furthermore, if the internal electrode layer is made thin, it becomes difficult to form a continuous and uniform layer during the manufacturing process. In particular, at the end of the internal electrode layer located near the center height of the laminate, which is susceptible to pressure from above and below, and located away from the end face of the laminate, a phenomenon in which the internal electrode layer is fragmented into small pieces, the so-called Beading phenomenon is likely to occur. These finely divided internal electrode layers hinder the formation of a smooth dielectric layer, impede the insulation function that the dielectric layer should have, and, in combination with high electric field strength, cause dielectric breakdown of the multilayer ceramic capacitor. It may lead to
  • the present invention suppresses the phenomenon in which the internal electrode layer is divided into small pieces at the end of the internal electrode layer, and maintains good dielectric properties even when the dielectric layer and the internal electrode layer are made thinner and smaller.
  • An object of the present invention is to provide a multilayer ceramic capacitor with excellent reliability that does not cause such problems.
  • the present inventor conducted a study and found that when looking at a cross section of a multilayer ceramic capacitor taken parallel to the side surface at the center in the width direction, In an internal electrode layer having an end disposed away from the end surface of the laminate, the length of any one of the five internal electrode layers that are consecutively arranged in the horizontal direction from the end is set horizontally at the center in the length direction. If the length is longer than 0.2 times the average length of the 10 internal electrode layers arranged in succession, it is possible to obtain a highly reliable multilayer ceramic capacitor that maintains good dielectric properties and does not cause dielectric breakdown. We have discovered that this can be done, and have completed the present invention.
  • the present invention includes an inner layer portion in which a plurality of dielectric layers and internal electrode layers are alternately laminated, and a pair of main surfaces facing each other in the lamination direction and a pair of main surfaces facing each other in the length direction perpendicular to the lamination direction.
  • a first internal electrode layer and a second internal electrode layer constituting the internal electrode layer are multilayer ceramic capacitors connected to the end surface external electrode and the side surface external electrode, respectively, When looking at a cut surface obtained by cutting the center portion of the multilayer ceramic capacitor in the width direction parallel to the side surface, In the internal electrode layer having an end located at the center in the stacking direction and located away from the end surface, If the average length of the 10 internal electrode layers consecutively arranged in the horizontal direction at the central part in the length direction is a, then any of the 5 internal electrode layers continuously arranged in the horizontal direction from the end is This is a multilayer ceramic capacitor with a length longer than 0.2a.
  • the internal electrode layer is divided into small pieces at the end portion of the internal electrode layer located away from the end surface of the laminate. It becomes possible to provide a three-terminal multilayer ceramic capacitor that exhibits excellent dielectric properties and has excellent reliability without causing dielectric breakdown or the like.
  • FIG. 1 is a schematic diagram showing a multilayer ceramic capacitor of the present invention.
  • FIG. 2 is an external view of the first embodiment. It is a sectional view of a 1st embodiment.
  • FIG. 3 is a schematic diagram showing the structure of the inner layer portion of the first embodiment. It is an external view of a 2nd embodiment. It is a sectional view of a 2nd embodiment.
  • FIG. 7 is a schematic diagram showing the structure of the inner layer portion of the second embodiment.
  • each embodiment is an illustrative example of an embodiment of the present invention, and the present invention is not limited to the content of the embodiment.
  • the drawings may be drawn in a simplified manner in order to explain the content of the invention, and the drawn components or the dimensional ratios between the components may be different from those described in the specification. The dimensions may not match the proportions.
  • constituent elements described in the specification are omitted in the drawings or drawn with their numbers omitted.
  • FIGS. 2 to 4 show the shape and structure of a three-terminal multilayer ceramic capacitor 100.
  • FIG. 2 is an external view of the three-terminal multilayer ceramic capacitor 100.
  • FIG. 3 is a cross-sectional view (LT cross-sectional view) of the three-terminal multilayer ceramic capacitor 100 taken along the line II at the center in the width direction W shown in FIG.
  • FIG. 4 is a schematic diagram showing the structure of the inner layer. Note that the direction in which the dielectric layers and internal electrode layers are laminated is defined as the lamination direction T, the length direction L is perpendicular to the lamination direction T, and the width direction W is perpendicular to the lamination direction T and the length direction L.
  • the structure of ceramic capacitor 100 will be described.
  • the width direction W, the length direction L, and the lamination direction T are orthogonal to each other, but they are not necessarily orthogonal to each other, and may be intersecting to each other.
  • the multilayer ceramic capacitor 100 includes a multilayer body 1 having a rectangular parallelepiped shape.
  • the laminate 1 includes an inner layer part 2, and has a pair of main surfaces TS1 and TS2 facing each other in the stacking direction T, and a pair of end faces LS1 facing each other in the length direction L perpendicular to the stacking direction T. LS2, and a pair of side surfaces WS1 and WS2 that face each other in the width direction W perpendicular to both the stacking direction T and the length direction L.
  • the dimensions of the multilayer ceramic capacitor 100 are not particularly limited, but for example, the dimension in the height direction T is about 0.1 mm to 2.5 mm, and the dimension in the length direction L is about 0.1 mm to 3.5 mm.
  • the width can be approximately 2 mm, and the dimension in the width direction W can be approximately 0.1 mm to 2.5 mm.
  • a first end surface external electrode 3a, a second end surface external electrode 3b, a first side surface external electrode 4a, and a second side surface external electrode 4b are formed.
  • the first end surface external electrode 3a is formed on the first end surface LS1 of the stacked body 1.
  • the first end surface external electrode 3a is formed in a cap shape, and the edge portion extends from the first end surface LS1 of the laminate 1 to the first main surface TS1, the second main surface TS2, the first side surface WS1, and the second main surface TS1. It is formed to extend to the side surface WS2.
  • the second end surface external electrode 3b is formed on the second end surface LS2 of the stacked body 1.
  • the second end surface external electrode 3b is formed in a cap shape, and the edge portion extends from the second end surface LS2 of the laminate 1 to the first main surface TS1, the second main surface TS2, the first side surface WS1, and the second end surface LS2. It is formed to extend to the side surface WS2.
  • the first side external electrode 4a is formed on the first side WS1 of the stacked body 1.
  • the first side surface external electrode 4a is formed in a C-shape, and the edge portion extends from the first side surface WS1 of the stacked body 1 to the first main surface TS1 and the second main surface TS2. There is.
  • the second side surface external electrode 4b is formed on the second side surface WS2 of the stacked body 1.
  • the second side surface external electrode 4b is formed in a C-shape, and the edge portion extends from the second side surface WS2 of the laminate 1 to the first main surface TS1 and the second main surface TS2. There is.
  • the end surface external electrode 3 and the side surface external electrode 4 can have a structure including, for example, a base electrode layer and a plating layer disposed on the base electrode layer.
  • the baked electrode layer is a layer containing glass and metal, and may be one layer or multiple layers.
  • the metal includes, for example, metals such as Cu, Ni, Ag, Pd, and Au, or an alloy of Ag and Pd.
  • the base electrode layer is formed by applying a conductive paste containing glass and metal to the laminate and baking it.
  • the baking may be performed simultaneously with the firing of the laminate or after the laminate is fired.
  • the plating layer disposed on the base electrode layer includes, for example, at least one of metals such as Cu, Ni, Ag, Pd, and Au, or an alloy of Ag and Pd.
  • the plating layer may be one layer or multiple layers.
  • the plating layer can have, for example, a two-layer structure of a Ni plating layer and a Sn plating layer.
  • the inner layer portion 2 is composed of a plurality of dielectric layers 5 and a plurality of internal electrode layers 6 stacked together. Note that the internal electrode layer 6a corresponds to a first internal electrode layer, and the internal electrode layer 6b corresponds to a second internal electrode layer.
  • dielectric ceramics containing BaTiO 3 as a main component can be used.
  • dielectric ceramics containing other materials as main components such as CaTiO 3 , SrTiO 3 , CaZrO 3 , etc. may be used.
  • the thickness of the dielectric layer 5 is not particularly limited; The thickness can be approximately .0 ⁇ m.
  • the number of layers of the dielectric layer 5 is not particularly limited, but for example, in the effective area of capacitance formation formed by the first internal electrode layer 6a and the second internal electrode layer 6b, the number of layers is 1 to 6000 layers. It can be done.
  • an outer layer section 7 is provided, which is composed only of the dielectric layer 5 without the internal electrode layer 6 formed thereon.
  • the thickness of the outer layer portion 7 is not limited, but may be, for example, 15 ⁇ m to 150 ⁇ m. Note that the thickness of the dielectric layer in the outer layer portion 7 may be larger than the thickness of the dielectric layer in the effective area for forming capacitance where the internal electrode layer 6 is formed. Further, the material of the dielectric layer in the outer layer portion may be different from the material of the dielectric layer in the inner layer portion.
  • FIG. 4 shows the inner layer portion 2 broken down into dielectric layers 5 in the lamination direction T.
  • the internal electrode layer 6 is formed by sintering an internal electrode paste containing a metal powder serving as a conductor, additives such as a plasticizer and a dispersant, an organic solvent, etc. on a dielectric layer. .
  • Internal electrode layers 6 and dielectric layers 5 are alternately laminated to form inner layer portion 2 .
  • the internal electrode layer 6 is composed of a first internal electrode layer 6a and a second internal electrode layer 6b. The first internal electrode layer 6a and the second internal electrode layer 6b are arranged on the dielectric layers 5a and 5b, respectively.
  • the first internal electrode layer 6a penetrates the inside of the laminate 1 in the length direction L and connects to the end surface external electrode 3.
  • the first internal electrode layer 6a has a shape in which both ends are drawn out to the end surface LS of the laminate and connected to the end surface external electrode 3, but are not drawn out to the side surface WS of the laminate and are not connected to the side surface external electrode 4. do.
  • the shape is rectangular as shown in FIG. 4, but the shape is not limited to this, and any shape can be adopted as long as it is connected to the end surface external electrode 3 and not connected to the side surface external electrode 4. can do.
  • the second internal electrode layer 6b penetrates the inside of the laminate 1 in the width direction W, connects to the side external electrode 4, and forms an electrostatic capacitance with the first internal electrode layer 6a.
  • both ends of the second internal electrode layer 6b are drawn out to the side surface WS of the laminate and connected to the side surface external electrode 4, but are not drawn out to the end surface LS of the laminate and are not connected to the end surface external electrode 3.
  • the second internal electrode layer 6b can have a substantially cross shape as shown in FIG. 4, but is not limited to this shape. Any shape can be adopted.
  • the internal electrode layer 6 can use Ni as a main component, but other metals such as Cu, Ag, Pd, and Au may be used instead of Ni. Further, Ni, Cu, Ag, Pd, Au, etc. may be alloyed with other metals.
  • the thickness of the internal electrode layer 6 is not particularly limited, but may be, for example, about 0.3 ⁇ m to 1.5 ⁇ m.
  • Capacitor 100 can be used as a three-terminal capacitor. That is, in the multilayer ceramic capacitor 100, a power supply line or a signal line is interrupted in the middle of the circuit, the first end surface external electrode 3a is connected to the interrupted one, and the second end surface external electrode 3b is connected to the interrupted other side, and By connecting the first side external electrode 4a and the second side external electrode 4b to the ground, it can be used as a three-terminal type capacitor. In this case, the first internal electrode layer 6a becomes a through electrode, and the second internal electrode layer 6b becomes a ground electrode.
  • FIGS. 5 to 7 show the shape and structure of a two-terminal multilayer ceramic capacitor 200.
  • FIG. 5 is an external view of a two-terminal multilayer ceramic capacitor 200.
  • FIG. 6 is a cross-sectional view (LT cross-sectional view) of the two-terminal multilayer ceramic capacitor 200 taken along the line II-II at the center of the width direction W shown in FIG.
  • FIG. 7 is a schematic diagram showing the structure of the inner layer portion.
  • a two-terminal multilayer ceramic capacitor 200 includes a multilayer body 1 having a rectangular parallelepiped shape.
  • the laminate 1 includes an inner layer portion 2, a pair of main surfaces TS1 and TS2 facing each other in the stacking direction T, and a pair of main surfaces TS1 and TS2 facing each other in the length direction L perpendicular to the stacking direction T. It has one end surface LS1, a second end surface LS2, and a pair of first side surfaces WS1 and second side surfaces WS2 that face each other in the width direction W perpendicular to both the stacking direction T and the length direction L.
  • the inner layer portion 2 is composed of a plurality of dielectric layers 5 and a plurality of internal electrode layers 6 stacked together.
  • the internal electrode layer is composed of a first internal electrode layer 6a and a second internal electrode layer 6b.
  • the first internal electrode layer 6a and the second internal electrode layer 6b are arranged on the dielectric layers 5a and 5b, respectively.
  • the internal electrode layers 6a and 6b both extend in the length direction L and have a rectangular shape in plan view.
  • the first internal electrode layer 6a is drawn out to the first end surface LS1 of the laminate 1
  • the second internal electrode layer 6b is drawn out to the second end surface LS2 of the laminate 1.
  • a first external electrode 8a and a second external electrode 8b are formed on the surface of the laminate 1.
  • the first external electrode 8a is formed on the first end surface LS1 of the stacked body 1.
  • the first external electrode 8a is formed in a cap shape, and the edge portion extends from the first end surface LS1 of the laminate 1 to the main surface TS1, the main surface TS2, the first side surface WS1, and the second side surface WS2. It is formed by
  • the second external electrode 8b is formed on the second end surface LS2 of the laminate 1.
  • the second external electrode 8b is formed in a cap shape, and the edge portion extends from the second end surface LS2 of the laminate 1 to the main surface TS1, the main surface TS2, the first side surface WS1, and the second side surface WS2. It is formed by
  • the first internal electrode layer 6a drawn out to the first end surface LS1 of the multilayer body 1 is connected to the first external electrode 8a.
  • the second internal electrode layer 6b drawn out to the second end surface LS2 of the laminate 1 is connected to the second external electrode 8b.
  • the same raw materials and configurations as those for the three-terminal multilayer ceramic capacitor or with modifications can be used.
  • FIG. 1 is a schematic diagram showing a cross section (LT cross section) of the multilayer ceramic capacitor taken through the central portion in the width direction W parallel to the side surface WS.
  • the dielectric layer 5 and the internal electrode layer 6 are made thinner as the multilayer ceramic capacitor becomes smaller, the end portion of the internal electrode layer away from the end surface LS is likely to be separated during the manufacturing process, and the dielectric layer
  • the internal electrode layer S which is located at the center in the stacking direction T and has an end E disposed away from the end surface LS of the stack
  • the average length of the 10 internal electrode layers arranged horizontally in the central part of L (10 internal electrode layers in the central part C in the figure) is a, continuous from the end E in the horizontal direction Dielectric breakdown can be prevented by making any of the five internal electrode layers lined up (in the figure, the five internal electrode layers at the end R) longer than 0.2 times the length a (0.2a). can be effectively prevented.
  • a multilayer ceramic capacitor In order to form a multilayer ceramic capacitor, first prepare a green sheet by coating and drying a ceramic paste that will form a dielectric layer, then apply a conductive paste that will form an internal electrode layer on top of the green sheet. For example, it is applied in a predetermined pattern by a screen printing method, a gravure printing method, or the like. Then, green sheets coated with conductive paste in each pattern are stacked in a predetermined order so that internal electrode layers of a predetermined shape are arranged in the stacking direction, cut into a predetermined size to form a green chip, and fired.
  • a multilayer ceramic capacitor is formed through processes such as attaching external electrodes, but in the process of applying conductive paste to the green sheets, the thickness of the internal electrode layer at the end R of each green sheet is equal to that of the internal electrode layer at the center C.
  • the thickness of the internal electrode layer at the end R of each green sheet is equal to that of the internal electrode layer at the center C.
  • the length of the portion where the conductive paste is thickly applied at the end portion R is 3 times the length of the so-called effective portion, which is the area where the upper and lower internal electrode layers face each other and hold charges in the length direction L of the multilayer ceramic capacitor. % or more is suitable.
  • the thickness of the conductive paste at the end portion R can be increased by changing the printing pattern at the end R and the center C.
  • other means include means for oxidizing the green chip.
  • oxidizing the green chip before firing and raising the melting point of the internal electrode layer we suppress the shrinkage of the internal electrode layer that occurs during firing, and suppress the splitting of the internal electrode layer at the end that occurs when the internal electrode layer shrinks. can do.
  • the degree of oxidation of Ni contained in the internal electrode layer is made to be 0.5% or more in the central part C and 1.0% or more in the terminal part R by heating in a predetermined atmosphere, a remarkable effect can be obtained. be able to.
  • other means include means for adjusting the particle size of the metal component contained in the internal electrode layer.
  • means for adjusting the particle size of the metal component contained in the internal electrode layer By using a large particle size of the metal component contained in the internal electrode layer at the end portion R, it is possible to suppress division of the internal electrode layer at the end portion R.
  • the particle size of Ni contained in the internal electrode layer if the particle size at the end part is made 0.5% larger than the particle size at the center part, it is possible to effectively suppress the splitting of the internal electrode layer at the end part. It becomes possible.
  • the phenomenon in which the end portion of the internal electrode layer far from the end face of the laminate is divided into small pieces is caused by the fact that the end of the internal electrode layer located at the center of the laminate in the width direction W and in the center of the stacking direction T receives pressure from above and below. It tends to occur more easily in some areas.
  • the central portion in the width direction W at which the multilayer ceramic capacitor is cut is in the range of 2/5 to 3/5 of the total width of the multilayer ceramic capacitor.
  • the number of internal electrode layers above the internal electrode layer S and the internal is 0 or more and 2 or less.
  • the ten internal electrode layers arranged consecutively in the center in the length direction L should cover the area where relatively long internal electrode layers are arranged among the internal electrode layers, and should cover 1 of the total length of the multilayer ceramic capacitor. A range of /4 to 3/4 is preferable.

Abstract

内部電極層の末端部において、内部電極層が細かく分断する現象を抑え、誘電体層と内部電極層を薄くして小型化した場合にも、良好な誘電特性を維持し絶縁破壊等を生じない優れた信頼性を備えた積層セラミックコンデンサを提供する。　幅方向における中央部を側面と平行に切断した切断面を見たときに、積層方向の中央部にあり、端面ＬＳから離れて配置される末端Ｅを有する内部電極層Ｓにおいて、末端Ｅから水平方向に連続して並ぶ５個の内部電極層のいずれかの長さを、長さ方向の中央部Ｃに水平方向に連続して並ぶ１０個の内部電極層の平均長さの０．２倍より長くした積層セラミックコンデンサ。

Description

積層セラミックコンデンサ
　本発明は、積層セラミックコンデンサに関する。
　積層セラミックコンデンサは、デジタル家電製品、コンピュータ、カーエレクトロニクスなどのデジタル回路に広く利用されるが、特に、近年では、モバイル機器製品を中心に、電子回路ラインにおいて低インピーダンスであることが求められ、積層セラミックコンデンサの大容量化および残留インダクタンスの低減の必要性が増している。
　積層セラミックコンデンサは、電荷を蓄積する主要部として複数の誘電体層と複数の内部電極層が相互に積層して形成された内層部を備えており、静電容量の大容量化および残留インダクタンスの低減を図るためには、内部電極層と誘電体層を薄くするとともに内部電極層の数を増加することが有効である。
　しかしながら、誘電体層を薄くすると、１層あたりに加わる電界強度が相対的に高くなる。また、内部電極層を薄くすると、製造工程において連続した均一な層を形成することが困難となる。特に、上下方向から圧力を受け易い積層体の中央の高さ付近にあり、積層体の端面から離れた位置にある内部電極層の末端部においては、内部電極層が細かく分断する現象、所謂、玉化現象が生じ易い。そして、このように細かく分断した内部電極層は、平滑な誘電体層の形成を阻害し、本来、誘電体層が備えるべき絶縁機能に支障をきたし、高い電界強度と相まって積層セラミックコンデンサの絶縁破壊につながるおそれがある。
　このため、誘電体層と内部電極層を薄くして小型化した場合にも、良好な誘電特性を維持し絶縁破壊等を生じない優れた信頼性を備えた積層セラミックコンデンサの開発が求められる。
特開２００４－３６３２８５号公報
　本発明は、内部電極層の末端部において、内部電極層が細かく分断する現象を抑え、誘電体層と内部電極層を薄くして小型化した場合にも、良好な誘電特性を維持し絶縁破壊等を生じない優れた信頼性を備えた積層セラミックコンデンサを提供することを目的とする。
　上記課題を解決するために、本発明者が検討を行った結果、積層セラミックコンデンサの幅方向における中央部を側面と平行に切断した切断面を見たときに、積層方向の中央部にあり、積層体の端面から離れて配置される末端を有する内部電極層において、末端から水平方向に連続して並ぶ５個の内部電極層のいずれかの長さを、長さ方向の中央部に水平方向に連続して並ぶ１０個の内部電極層の平均長さの０．２倍より長くすると、良好な誘電特性を維持しつつ絶縁破壊等を生じない信頼性に優れた積層セラミックコンデンサを得ることができることを見出し、本発明を完成するに至った。
　すなわち本発明は、誘電体層と内部電極層を交互に複数積層した内層部を含み、積層方向において相互に対向する１対の主面と、前記積層方向に直交する長さ方向において相互に対向する１対の端面と、前記積層方向および前記長さ方向に直交する幅方向において相互に対向する１対の側面と、を形成する積層体と、
　前記積層体の端面に相互に対向する端面外部電極と、
　前記積層体の側面に相互に対向する側面外部電極と、を備え、
　前記内部電極層を構成する第１内部電極層と第２内部電極層は、それぞれ前記端面外部電極と前記側面外部電極に接続する積層セラミックコンデンサであって、
　前記積層セラミックコンデンサの前記幅方向における中央部を前記側面と平行に切断した切断面を見たときに、
　前記積層方向の中央部にあり、前記端面から離れて配置される末端を有する内部電極層において、
　前記長さ方向の中央部に水平方向に連続して並ぶ１０個の内部電極層の平均長さをａとすると、末端から水平方向に連続して並ぶ５個の内部電極層のいずれかが、長さ０．２ａより長い、積層セラミックコンデンサである。
　本発明によれば、誘電体層と内部電極層を薄くして小型化した場合にも、積層体の端面から離れた位置にある内部電極層の末端部において、内部電極層が細かく分断する現象を抑制することができ、良好な誘電特性を発揮しながら絶縁破壊等が生じない優れた信頼性を備えた３端子型積層セラミックコンデンサを提供することが可能となる。
本発明の積層セラミックコンデンサを示す模式図である。 第１実施形態の外観図である。 第１実施形態の断面図である。 第１実施形態の内層部の構造を示す模式図である。 第２実施形態の外観図である。 第２実施形態の断面図である。 第２実施形態の内層部の構造を示す模式図である。
　以下、本発明の積層セラミックコンデンサの実施形態として、３端子型積層セラミックコンデンサによる第１実施形態と２端子型積層セラミックコンデンサによる第２実施形態について説明する。
　なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、図面は、発明の内容を説明するため、模式的に簡略化して描画している場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
（第１実施形態）
　第１実施形態として、図２～図４に、３端子型積層セラミックコンデンサ１００の形状および構造を示す。図２は、３端子型積層セラミックコンデンサ１００の外観図である。図３は、図２に示す幅方向Ｗ中央部のＩ－Ｉ線で切断した３端子型積層セラミックコンデンサ１００の断面図(ＬＴ断面図)である。図４は、内層部の構造を示す模式図である。なお、誘電体層と内部電極層を積層する方向を積層方向Ｔとし、積層方向Ｔに直交する長さ方向Ｌ、さらに積層方向Ｔと長さ方向Ｌに直交する幅方向Ｗを用いて、積層セラミックコンデンサ１００の構造について言及する。なお、実施形態においては、幅方向Ｗ、長さ方向Ｌ、および積層方向Ｔは、互いに直交しているが、必ずしも互いに直交する関係になるとは限らず、互いに交差する関係であってもよい。
　積層セラミックコンデンサ１００は、直方体形状からなる積層体１を備えている。積層体１は、内層部２を含み、積層方向Ｔにおいて相互に対向する１対の主面ＴＳ１、ＴＳ２と、積層方向Ｔに直交する長さ方向Ｌにおいて相互に対向する１対の端面ＬＳ１、ＬＳ２と、積層方向Ｔおよび長さ方向Ｌの両方に直交する幅方向Ｗにおいて相互に対向する１対の側面ＷＳ１、ＷＳ２を有している。
　積層セラミックコンデンサ１００の寸法は、特に限定されるべきものではないが、例えば、高さ方向Ｔの寸法を０．１ｍｍ～２．５ｍｍ程度とし、長さ方向Ｌの寸法を０．１ｍｍ～３．２ｍｍ程度とし、幅方向Ｗの寸法を０．１ｍｍ～２．５ｍｍ程度とすることができる。
　積層体１の表面に、第１端面外部電極３ａ、第２端面外部電極３ｂ、第１側面外部電極４ａ、第２側面外部電極４ｂが形成されている。
　第１端面外部電極３ａは、積層体１の第１端面ＬＳ１に形成されている。第１端面外部電極３ａは、キャップ形状に形成されており、縁の部分が、積層体１の第１端面ＬＳ１から、第１主面ＴＳ１、第２主面ＴＳ２、第１側面ＷＳ１、第２側面ＷＳ２に延出して形成されている。
　第２端面外部電極３ｂは、積層体１の第２端面ＬＳ２に形成されている。第２端面外部電極３ｂは、キャップ形状に形成されており、縁の部分が、積層体１の第２端面ＬＳ２から、第１主面ＴＳ１、第２主面ＴＳ２、第１側面ＷＳ１、第２側面ＷＳ２に延出して形成されている。
　第１側面外部電極４ａは、積層体１の第１側面ＷＳ１に形成されている。第１側面外部電極４ａは、Ｃ字形状に形成されており、縁の部分が、積層体１の第１側面ＷＳ１から、第１主面ＴＳ１、第２主面ＴＳ２に延出して形成されている。
　第２側面外部電極４ｂは、積層体１の第２側面ＷＳ２に形成されている。第２側面外部電極４ｂは、Ｃ字形状に形成されており、縁の部分が、積層体１の第２側面ＷＳ２から、第１主面ＴＳ１、第２主面ＴＳ２に延出して形成されている。
　端面外部電極３および側面外部電極４は、例えば、下地電極層と、下地電極層上に配置されためっき層を備えた構造とすることができる。
　焼付け電極層は、ガラスと金属とを含む層であり、１層であってもよいし、複数層であってもよい。金属は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、およびＡｕなどの金属、またはＡｇとＰｄの合金などを含む。
　下地電極層は、ガラスおよび金属を含む導電ペーストを積層体に塗布して焼き付けることによって形成される。焼付けは、積層体の焼成と同時に行ってもよいし、積層体の焼成後に行ってもよい。
　下地電極層上に配置されるめっき層は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、およびＡｕなどの金属、またはＡｇとＰｄの合金などのうちの少なくとも１つを含む。めっき層は、１層であってもよいし、複数層であってもよい。めっき層は、例えば、Ｎｉめっき層とＳｎめっき層の２層構造とすることができる。
　内層部２は、複数の誘電体層５と複数の内部電極層６が積層されたものからなる。なお、内部電極層６ａが第１内部電極層、内部電極層６ｂが第２内部電極層に該当する。
　誘電体層５の材質は任意であるが、例えば、ＢａＴｉＯ３を主成分とする誘電体セラミックスを使用することができる。ただし、ＢａＴｉＯ３に代えて、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３など、他の材質を主成分とする誘電体セラミックスを使用してもよい。
　誘電体層５の厚さは、特に限定されるべきものではないが、例えば、第１内部電極層６ａと第２内部電極層６ｂにより形成された容量形成の実効領域において、０．３μｍ～２．０μｍ程度とすることができる。
　誘電体層５の層数は、特に限定されるべきものではないが、例えば、第１内部電極層６ａと第２内部電極層６ｂにより形成された容量形成の実効領域において、１層～６０００層とすることができる。
　内層部２の上下両側に、内部電極層６が形成されず、誘電体層５のみで構成された外層部７が設けられている。外層部７の厚さは限定されるものではないが、例えば、１５μｍ～１５０μｍとすることができる。なお、外層部７における誘電体層の厚さは、内部電極層６が形成されている容量形成の実効領域の誘電体層の厚さよりも大きくしてもよい。また、外層部における誘電体層の材質は、内層部における誘電体層の材質と異なっていてもよい。
　図４は、内層部２を積層方向Ｔに誘電体層５ごとに分解して示したものである。
　内部電極層６は、導電体となる金属粉末と、可塑剤や分散剤等の添加剤と、有機溶剤と、等を含む内部電極用ペーストが誘電体層上で焼結することにより形成される。内部電極層６と誘電体層５は交互に積層され内層部２を形成する。内部電極層６は、第１内部電極層６ａと第２内部電極層６ｂにより構成される。第１内部電極層６ａと第２内部電極層６ｂは、それぞれ誘電体層５ａ、５ｂの上に配置されている。
　第１内部電極層６ａは、長さ方向Ｌにおいて、積層体１の内部を貫通し、端面外部電極３と接続する。第１内部電極層６ａは、その両端が積層体の端面ＬＳに引出され、端面外部電極３と接続する一方、積層体の側面ＷＳには引出されず、側面外部電極４とは接続しない形状とする。実施形態においては、図４に示すような長方形状としているが、これに限定するものではなく、端面外部電極３と接続し、側面外部電極４とは接続しない形状であれば、あらゆる形状を採用することができる。
　第２内部電極層６ｂは、幅方向Ｗにおいて、積層体１の内部を貫通し、側面外部電極４と接続し、第１内部電極層６ａとの間で静電的な容量を形成する。実施形態では、第２内部電極層６ｂの両端が積層体の側面ＷＳに引出され、側面外部電極４と接続する一方、積層体の端面ＬＳには引出されず、端面外部電極３とは接続しない形状とする。第２内部電極層６ｂは、図４に示すような、略十字形状とすることができるが、これに限定されることなく、側面外部電極４と接続し、端面外部電極３とは接続しない形状であれば、あらゆる形状を採用することができる。
　内部電極層６は、主成分としてＮｉを使用することができるが、Ｎｉに代えて、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなど、他の金属を使用してもよい。また、ＮｉやＣｕ、Ａｇ、Ｐｄ、Ａｕなどは、他の金属との合金であってもよい。
　内部電極層６の厚さは特に限定されるものではないが、例えば、０．３μｍ～１．５μｍ程度とすることができる。
　第１内部電極層６ａが第１端面外部電極３ａと第２端面外部電極３ｂに接続され、第２内部電極層６ｂが第１側面外部電極４ａと第２側面外部電極４ｂに接続された積層セラミックコンデンサ１００は、３端子型コンデンサとして使用することができる。すなわち、積層セラミックコンデンサ１００は、回路において電源ラインまたは信号ラインを途中で中断し、中断した一方に第１端面外部電極３ａを接続し、中断した他方に第２端面外部電極３ｂを接続し、かつ、第１側面外部電極４ａと第２側面外部電極４ｂをグランドに接続することによって、３端子型コンデンサとして使用することができる。この場合、第１内部電極層６ａがスルー電極になり、第２内部電極層６ｂがグランド電極になる。
（第２実施形態）
　第２実施形態として、図５～図７に、２端子型積層セラミックコンデンサ２００の形状および構造を示す。図５は、２端子型積層セラミックコンデンサ２００の外観図である。図６は、図５に示す幅方向Ｗ中央のＩＩ－ＩＩ線で切断した２端子型積層セラミックコンデンサ２００の断面図(ＬＴ断面図)である。図７は、内層部の構造を示す模式図である。
　２端子型積層セラミックコンデンサ２００は、直方体形状からなる積層体１を備えている。積層体１は、内層部２を含み、積層方向Ｔにおいて相互に対向する１対の主面ＴＳ１、主面ＴＳ２と、積層方向Ｔに直交する長さ方向Ｌにおいて相互に対向する１対の第１端面ＬＳ１、第２端面ＬＳ２と、積層方向Ｔおよび長さ方向Ｌの両方に直交する幅方向Ｗにおいて相互に対向する１対の第１側面ＷＳ１、第２側面ＷＳ２を有している。
　内層部２は、複数の誘電体層５と複数の内部電極層６が積層されたものからなる。内部電極層は、第１内部電極層６ａと第２内部電極層６ｂで構成される。第１内部電極層６ａと第２内部電極層６ｂは、それぞれ誘電体層５ａ、５ｂの上に配置されている。
　内部電極層６ａ、６ｂは、いずれも、長さ方向Ｌに伸び、平面視において矩形形状をしている。そして、第１の内部電極層６ａが積層体１の第１端面ＬＳ１に引出され、第２の内部電極層６ｂが積層体１の第２端面ＬＳ２に引出されている。
　積層体１の表面に、第１外部電極８ａと第２外部電極８ｂが形成されている。
　第１外部電極８ａは、積層体１の第１端面ＬＳ１に形成されている。第１外部電極８ａは、キャップ形状に形成されており、縁の部分が、積層体１の第１端面ＬＳ１から、主面ＴＳ１、主面ＴＳ２、第１側面ＷＳ１、第２側面ＷＳ２に延出して形成されている。
　第２外部電極８ｂは、積層体１の第２端面ＬＳ２に形成されている。第２外部電極８ｂは、キャップ形状に形成されており、縁の部分が、積層体１の第２端面ＬＳ２から、主面ＴＳ１、主面ＴＳ２、第１側面ＷＳ１、第２側面ＷＳ２に延出して形成されている。
　２端子型積層セラミックコンデンサ２００においては、積層体１の第１端面ＬＳ１に引出された第１内部電極層６ａが、第１外部電極８ａに接続されている。また、積層体１の第２端面ＬＳ２に引出された第２内部電極層６ｂが、第２外部電極８ｂに接続されている。
　２端子型積層セラミックコンデンサを構成する誘電体層、内部電極層、外部電極等には、３端子型積層セラミックコンデンサと同じ又は変更を加えた原材料及び構成を利用することができる。
　図１は、該積層セラミックコンデンサの幅方向Ｗにおける中央部を側面ＷＳと平行に切断した切断面(ＬＴ断面)を示す模式図である。積層セラミックコンデンサにおいては、積層セラミックコンデンサの小型化にともない誘電体層５と内部電極層６を薄くすると、製造工程において、内部電極層の端面ＬＳから離れた末端部は分断されやすく、誘電体層の平滑性が損なわれ絶縁破壊が生じ易い傾向にあるが、積層方向Ｔの中央部にあり、積層体の端面ＬＳから離れて配置される末端Ｅを備えた内部電極層Ｓにおいて、長さ方向Ｌの中央部に水平方向に連続して並ぶ１０個の内部電極層(図中、中央部Ｃにおける１０個の内部電極層)の平均長さをａとしたとき、末端Ｅから水平方向に連続して並ぶ５個の内部電極層(図中、末端部Ｒにおける５個の内部電極層)のいずれかを、長さａの０．２倍(０．２ａ)より長くすることにより、絶縁破壊を効果的に防止することが可能となる。
　以下、末端部Ｒにおける内部電極層の分断を抑制するための具体的手段を記載する。
　積層セラミックコンデンサを形成するためには、まず、誘電体層を形成するセラミックペーストをシート状に塗布し乾燥させたグリーンシートを用意し、グリーンシートの上に内部電極層を形成する導電ペーストを、例えば、スクリーン印刷法やグラビア印刷法などにより所定のパターンに塗布する。そして、積層方向に所定の形状の内部電極層が配置するよう、各パターンに導電ペーストを塗布したグリーンシートを所定の順に積み重ね、所定の大きさにカットしてグリーンチップとし、これを焼成し、外部電極の取り付け等の工程を経て積層セラミックコンデンサを形成するが、グリーンシートに導電ペーストを塗布する工程において、各グリーンシートの末端部Ｒにおける内部電極層の厚みが中央部Ｃの内部電極層の厚みより５％以上厚くなるように印刷することで、末端部における内部電極層が細かく分断する現象を抑えることができる。
　特に、末端部Ｒにおいて導電ペーストを厚く塗布する部分の長さは、積層セラミックコンデンサにおける長さ方向Ｌにおいて、上下の内部電極層が向かい合い電荷を保持する領域、所謂、有効部における長さの３％以上とすることが好適である。
　末端部Ｒにおいて導電ペーストを厚く塗布する方法としては、例えば、末端部Ｒを塗布する印刷版と中央部Ｃを塗布する印刷版とを別に用意し、末端部Ｒに適した印刷版を用いることにより末端部Ｒの導電ペーストを厚くすることが可能となる。また、グラビア印刷などでは、末端部Ｒと中央部Ｃの印刷パターンを変えることで末端部Ｒの導電ペーストの厚みを増すことができる。
　また、その他の手段としては、グリーンチップを酸化処理する手段を挙げることができる。焼成前のグリーンチップを酸化処理し、内部電極層の融点を引き上げることにより、焼成中に生じる内部電極層の収縮を抑制し、内部電極層の収縮において生じる末端部の内部電極層の分断を抑制することができる。例えば、所定の雰囲気中で加熱することにより、内部電極層に含まれるＮｉの酸化度を中央部Ｃにおいて０．５％以上とし、末端部Ｒにおいて１．０％以上とすると顕著な効果を得ることができる。
　さらに、その他の手段としては、内部電極層に含まれる金属成分の粒径を調整する手段を挙げることができる。内部電極層に含まれる金属成分の粒径を末端部Ｒでは大きいものを使用することによって末端部Ｒでの内部電極層の分断を抑制することができる。例えば、内部電極層に含まれるＮｉの粒径ついて、末端部における粒径を中央部における粒径に対し０．５％大きくすると末端部での内部電極層の分断を効果的に抑制することが可能となる。
（信頼性評価）
　積層セラミックコンデンサの信頼性を評価するため高温負荷試験を実施した。高温負荷試験は、温度１５０℃において試料に電圧１００Ｖを印加し、１０００時間経過後の絶縁抵抗を測定し、測定の結果、絶縁抵抗が１０7.5Ω未満の試料を絶縁不良として認定した。つぎに、試験に用いた試料を幅方向Ｗの中央部で切断し、図１に示すような、積層方向Ｔの中央部にある内部電極層Ｓの中央部Ｃにおける１０個の内部電極層の長さを測定して平均長さａを求め、末端部Ｒにおける５個の内部電極層のうち、平均長さａより長い内部電極層の数について分類した。平均長さａより長い内部電極層の数と高温負荷試験で不良として認定した試料の数との関係を表１に示す。なお、内部電極層の長さは、走査型電子顕微鏡を用いて測定した。
Figure JPOXMLDOC01-appb-T000001
　表１に示す結果から、積層方向Ｔの中央部にあり、積層体の端面から離れて配置される末端Ｅを備えた内部電極層Ｓにおいて、長さ方向Ｌの中央部に水平方向に連続して並ぶ１０個の内部電極層(中央部Ｃにおける１０個の内部電極層)の平均長さをａとして、末端Ｅから水平方向に連続して並ぶ５個の内部電極層(末端部Ｒの５個の内部電極層)のうち、長さ０．２ａより長いものが１個以上ある場合には、試験条件において絶縁抵抗が低下しないことが確認された。
　内部電極層の積層体の端面から離れた末端部が細かく分断する現象は、上下方向から圧力を受ける積層体の幅方向Ｗの中央部にあり積層方向Ｔの中央部にある内部電極層の末端部において発生し易い傾向にある。
　このため、積層セラミックコンデンサを切断する幅方向Ｗにおける中央部は、積層セラミックコンデンサの全幅の２／５から３／５の範囲とすることが好適である。
　また、積層方向Ｔの中央部にあり、外部電極から離れて配置される末端Ｅを備えた内部電極層Ｓとしては、当該内部電極層Ｓより上方にある内部電極層の数と下方にある内部電極層の数の差が０以上２以下とすることが好適である。
　長さ方向Ｌの中央部に連続して並ぶ１０個の内部電極層は、内部電極層の中で比較的長い内部電極層が並ぶ領域を対象とするべきであり、積層セラミックコンデンサの全長の１／４から３／４の範囲とすることが好適である。
　以上、本発明の好適な実施形態について説明したが、本発明はこれに限定されず、種々の変更が可能である。
　１００　　３端子型積層セラミックコンデンサ
　２００　　２端子型積層セラミックコンデンサ
　ＴＳ　　主面
　ＴＳ１　　第１主面
　ＴＳ２　　第２主面
　ＷＳ　　側面
　ＷＳ１　　第１側面
　ＷＳ２　　第２側面
　ＬＳ　　端面
　ＬＳ１　　第１端面
　ＬＳ２　　第２端面
　１　　積層体
　２　　内層部
　３　　端面外部電極
　３ａ　　第１端面外部電極
　３ｂ　　第２端面外部電極
　４　　側面外部電極
　４ａ　　第１側面外部電極
　４ｂ　　第２側面外部電極
　５　　誘電体層
　５ａ　　誘電体層
　５ｂ　　誘電体層
　６　　内部電極層
　６ａ　　第１内部電極層
　６ｂ　　第２内部電極層
　７　　外層部
　８　　外部電極
　８ａ　　第１外部電極
　８ｂ　　第２外部電極
　Ｃ　　中央部
　Ｒ　　末端部
　Ｅ　　末端
　Ｓ　　内部電極層

Claims (5)

  1. 　誘電体層と内部電極層を交互に複数積層した内層部を含み、積層方向において相互に対向する１対の主面と、前記積層方向に直交する長さ方向において相互に対向する１対の端面と、前記積層方向および前記長さ方向に直交する幅方向において相互に対向する１対の側面と、を形成する積層体と、
    　前記積層体の端面に相互に対向する端面外部電極と、
    　前記積層体の側面に相互に対向する側面外部電極と、を備え、
    　前記内部電極層を構成する第１内部電極層と第２内部電極層は、それぞれ前記端面外部電極と前記側面外部電極に接続する積層セラミックコンデンサであって、
    　前記積層セラミックコンデンサの前記幅方向における中央部を前記側面と平行に切断した切断面を見たときに、
    　前記積層方向の中央部にあり、前記端面から離れて配置される末端を有する内部電極層において、
    　前記長さ方向の中央部に水平方向に連続して並ぶ１０個の内部電極層の平均長さをａとすると、末端から水平方向に連続して並ぶ５個の内部電極層のいずれかが、長さ０．２ａより長い、積層セラミックコンデンサ。
  2. 　誘電体層と内部電極層を交互に複数積層した内層部を含み、積層方向において相互に対向する１対の主面と、前記積層方向に直交する長さ方向において相互に対向する１対の端面と、前記積層方向および前記長さ方向に直交する幅方向において相互に対向する１対の側面と、を形成する積層体と、
    　前記積層体の端面に相互に対向する第１外部電極と第２外部電極と、を備え、
    　前記内部電極層を構成する第１内部電極層と第２内部電極層は、それぞれ前記第１外部電極と前記第２外部電極に接続する積層セラミックコンデンサであって、
    　前記積層セラミックコンデンサの前記幅方向における中央部を前記側面と平行に切断した切断面を見たときに、
    　前記積層方向の中央部にあり、前記端面から離れて配置される末端を有する内部電極層において、
    　前記長さ方向の中央部に水平方向に連続して並ぶ１０個の内部電極層の平均長さをａとすると、末端から水平方向に連続して並ぶ５個の内部電極層のいずれかが、長さ０．２ａより長い、積層セラミックコンデンサ。
  3. 　前記積層セラミックコンデンサの幅方向における中央部は、前記積層セラミックコンデンサの全幅の２／５から３／５の範囲である請求項１又は２記載の積層セラミックコンデンサ。
  4. 　前記積層方向の中央部にあり、前記端面から離れて配置される末端を有する内部電極層は、該内部電極層より積層方向において上方にある内部電極層の数と積層方向において下方にある内部電極層の数の差が０以上２以下である請求項１又は２記載の積層セラミックコンデンサ。
  5. 　前記積層セラミックコンデンサの長さ方向の中央部は、前記積層セラミックコンデンサの全長の１／４から３／４の範囲である請求項１又は２記載の積層セラミックコンデンサ。
PCT/JP2023/010659 2022-05-20 2023-03-17 積層セラミックコンデンサ WO2023223652A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-083389 2022-05-20
JP2022083389 2022-05-20

Publications (1)

Publication Number Publication Date
WO2023223652A1 true WO2023223652A1 (ja) 2023-11-23

Family

ID=88835223

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/010659 WO2023223652A1 (ja) 2022-05-20 2023-03-17 積層セラミックコンデンサ

Country Status (1)

Country Link
WO (1) WO2023223652A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955335A (ja) * 1995-08-10 1997-02-25 Murata Mfg Co Ltd 積層型貫通コンデンサ
JP2008016706A (ja) * 2006-07-07 2008-01-24 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP2011023707A (ja) * 2009-06-19 2011-02-03 Murata Mfg Co Ltd セラミック電子部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955335A (ja) * 1995-08-10 1997-02-25 Murata Mfg Co Ltd 積層型貫通コンデンサ
JP2008016706A (ja) * 2006-07-07 2008-01-24 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP2011023707A (ja) * 2009-06-19 2011-02-03 Murata Mfg Co Ltd セラミック電子部品

Similar Documents

Publication Publication Date Title
US9685272B2 (en) Multilayer ceramic capacitor having multilayer external electrodes and board having the same
JP6371365B2 (ja) 積層セラミックコンデンサ
CN110164687B (zh) 多层陶瓷电子组件
KR101565641B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US20130258546A1 (en) Multilayer ceramic electronic component and fabrication method thereof
KR102527715B1 (ko) 내부전극용 도전성 분말 및 커패시터
US11551866B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR20190116113A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20120133697A (ko) 적층 세라믹 전자부품
KR20140081568A (ko) 적층 세라믹 전자 부품
US10497517B2 (en) Multilayer ceramic capacitor
KR20140141134A (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
KR20140033750A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20140131794A (ko) 적층 세라믹 전자부품 및 그 실장 기판
JP7460043B2 (ja) 積層セラミック電子部品及びその製造方法
JP5925628B2 (ja) 積層セラミック電子部品及びその製造方法
KR20190116134A (ko) 적층 세라믹 전자 부품
US9281121B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
KR101942739B1 (ko) 적층 세라믹 전자부품
KR20190116183A (ko) 적층 세라믹 전자부품
JPH10144561A (ja) 端子電極ペーストおよび積層セラミックコンデンサ
WO2023223652A1 (ja) 積層セラミックコンデンサ
US20150103468A1 (en) Multilayer ceramic electronic component and method of manufacturing the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23807267

Country of ref document: EP

Kind code of ref document: A1