JPH10144561A - 端子電極ペーストおよび積層セラミックコンデンサ - Google Patents

端子電極ペーストおよび積層セラミックコンデンサ

Info

Publication number
JPH10144561A
JPH10144561A JP30448896A JP30448896A JPH10144561A JP H10144561 A JPH10144561 A JP H10144561A JP 30448896 A JP30448896 A JP 30448896A JP 30448896 A JP30448896 A JP 30448896A JP H10144561 A JPH10144561 A JP H10144561A
Authority
JP
Japan
Prior art keywords
terminal electrode
ceramic capacitor
multilayer ceramic
dielectric material
fabric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30448896A
Other languages
English (en)
Other versions
JP3679529B2 (ja
Inventor
Tsutomu Nishimura
勉 西村
Kazuyuki Okano
和之 岡野
Hideaki Omura
秀明 大村
Nobuyuki Tai
伸幸 田井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP30448896A priority Critical patent/JP3679529B2/ja
Publication of JPH10144561A publication Critical patent/JPH10144561A/ja
Application granted granted Critical
Publication of JP3679529B2 publication Critical patent/JP3679529B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Conductive Materials (AREA)
  • Ceramic Capacitors (AREA)

Abstract

(57)【要約】 【課題】 所定の粒子径を有し、素体の耐還元性誘電体
材料と同組成の共生地を添加することにより、内部電極
層と端子電極層との電気的導通を確保し、設計容量が確
実に得られるとともに、素体端部と端子電極層との密着
を完全にする端子電極ペーストを提供する。 【解決手段】 ニッケル粉末に添加物として共生地を5
重量%以上50重量%以下の範囲で加えた無機成分と、
有機バインダと、溶剤とを混練してなる端子電極ペース
トを塗布し、ニッケルを内部電極とする積層セラミック
コンデンサの未焼結体と同時焼成して、第一の端子電極
を形成する。ここで、共生地は、積層セラミックコンデ
ンサの素体の耐還元性誘電体材料と同組成であり、か
つ、その粒子径は、素体の耐還元性誘電体材料の粒子径
より大きく、両者の平均粒径の差が0.2μm以上1μ
m以下の範囲である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は,ニッケルを内部電
極とする積層セラミックコンデンサの内部電極と電気的
導通を得るための端子電極用ペースト、およびそれを用
いた積層セラミックコンデンサに関するものである。
【0002】
【従来の技術】積層セラミックコンデンサは、電極と誘
電体材料とが層状に構成されているものであり、セラミ
ック作製技術により一体化、固体化されるため、小型、
大容量のものが得られる。さらに、積層セラミックコン
デンサは、電極が内蔵されるため、磁気誘導成分が少な
く高周波用途にも優れた性能を示す。また、チップ型積
層セラミックコンデンサにはリード線がないため、部品
実装の際、直付けが可能で電子機器の小型軽量化への要
求にもマッチし、今後益々発展が期待される。
【0003】一方、コンデンサの材質における分類か
ら、アルミ電解、タンタル電解、有機フィルムなどが上
げられ、積層セラミックコンデンサの容量範囲からそれ
らのすべてと競合関係にある。したがって、積層セラミ
ックコンデンサに対する今後の要求は、小型化、大容量
化、低価格化である。
【0004】小型化に対しては、チップ形状が、3.2
mm×1.6mmから2.0mm×1.25mmや1.
6mm×0.8mm、さらには、1.0mm×0.5m
mへという取り組みがなされている。大容量化に向けて
は、誘電体材料の高誘電率化、高積層化、誘電体層の薄
層化に対する取り組みがなされている。一方、低価格化
であるが、これが最も大きな要求である。なぜならば、
小型大容量化は、低価格化と相反する要求ではなく、同
時に取り組むべき課題だからである。
【0005】従来の積層セラミックコンデンサは、チタ
ン酸バリウムを誘電体材料の主成分とし、内部電極に貴
金属のパラジウム(Pd)を用いている。そのため、生
産コストに占める内部電極材料コストの比率が極めて高
く、7割以上とも言われている。特に静電容量の大きな
ものでは内部電極数が多くなるため、さらにコスト高と
なる。したがって、積層セラミックコンデンサは、容量
効率が高く、誘電的特性に優れかつ高信頼性を有するに
もかかわらず、価格面がその進展に大きな障害となって
いた。
【0006】そのため、コストダウンを目指して各方面
で種々の検討がなされている。たとえば、貴金属の中で
も比較的コストの安い銀(Ag)に着目し、Ag−Pd
を内部電極材料とする方法が検討されている。
【0007】一方、Agでもコストが高いとし、卑金属
化を指向する方向もある。つまり、電極材料にニッケル
(Ni)を用いるというものである。Niなどの卑金属
を内部電極として使用すると、チタン酸バリウムを主成
分とする誘電体と卑金属内部電極とを、Niが酸化され
ない非酸化性雰囲気中で同時焼成しなければならない。
【0008】しかし、この場合、従来のチタン酸バリウ
ムまたはその固溶体からなる誘電体は容易に還元されて
しまい絶縁性を失い、その結果、積層セラミックコンデ
ンサとして実用的な誘電体特性が得られなくなるという
欠点を有していた。そこで、中性または還元性雰囲気で
焼成しても還元されない材料として、耐還元性セラミッ
ク誘電体材料の開発が行われている。
【0009】次に、従来の積層セラミックコンデンサの
端子電極の構成について説明する。内部電極として、貴
金属のPdが用いられている積層セラミックコンデンサ
の場合、素体焼成後、内部電極層と電気的導通を得るた
めに、Agを主成分とする端子電極(外部電極)用ペー
ストが、空気中600℃から800℃程度の温度で焼き
付けられているのが一般的である。
【0010】一方、卑金属のNiを内部電極とする積層
セラミックコンデンサにおいては、端子電極としてAg
を用いることはほとんどない。なぜならば、AgはNi
と合金を作らないため、容量を得ることができなくなる
からである。そのため、まず内部電極層と同じニッケル
を主成分とするペーストを、第一の端子電極層として焼
成前の未焼結チップ(生チップ)の端面に塗布して焼成
した後、さらにその上に第二の端子電極層を焼き付ける
という手法が用いられている。
【0011】このような構成の場合、第二の端子電極層
には、Agを用いることが可能である。それは、Niと
Agとが面接触をするため、容量抜けをおこすことはな
いからである。また、端子電極層を、内部電極層のニッ
ケルと容易に電気的導通が得られる銅ペーストを用い
て、本焼成後に窒素雰囲気中で焼き付けるという方法も
知られている。
【0012】したがって、上記のいずれかの方法により
形成された端子電極層を焼き付けた後、ニッケルメッ
キ、さらにははんだ付け性を良くするためのスズメッキ
またはハンダメッキを施すことにより、積層セラミック
コンデンサが得られる。
【0013】
【発明が解決しようとする課題】上記のように、Niを
内部電極とする積層セラミックコンデンサは、小型大容
量品を低価格で実現するために有効な方法である。しか
し、内部電極に貴金属のPdを用いても、内部電極コス
トの占める割合の低い低容量品を、Niを内部電極とす
る製品に置き換えてもメリットは少ない。そのため、必
然的にNiを内部電極とする積層セラミックコンデンサ
は、誘電体層が薄く、積層数の大きなものとなる。
【0014】一方、積層セラミックコンデンサに要望さ
れる性能には電気的特性、耐熱性、機械的強度、信頼性
など多岐にわたる項目がある。電気的特性は、ほぼ誘電
体材料組成によって決定されるものである。しかしなが
ら、耐熱性、機械的強度、信頼性は、誘電体材料組成に
よるところもあるが、積層セラミックコンデンサの構造
要因の占める割合が極めて高い。たとえば、デラミネー
ション、クラックなどの内部構造欠陥、内部電極と外部
電極との接続状態、素体内部のマイクロクラックの有
無、素体内部の残留応力などが、積層セラミックコンデ
ンサの耐熱性、機械的強度、信頼性を弱くする決定的要
因となる。
【0015】上述したように、Niを内部電極とする積
層セラミックコンデンサの場合、まず、内部電極層と同
じニッケルを主成分とするペーストを端子電極として、
焼成前の未焼結チップ(生チップ)の端面に塗布して素
体と一緒に焼成する。そのため、素体の焼結収縮のタイ
ミングと端子電極部の焼結収縮のタイミングとが著しく
異なる。すなわち、素体の焼結収縮より端子電極の焼結
収縮が低い温度から開始されるのである。そして、その
タイミングのずれは、端子電極と素体端面との密着強度
が得られない場合、端子電極剥離、端子強度不足、容量
抜けなどの原因となっていた。
【0016】逆に、端子電極と素体端面との強度が十分
に確保できた場合は、そのずれが原因となり、焼成後の
素体に内部構造欠陥やマイクロクラックを発生させる。
またこのように視覚的に確認できる欠陥でなくても、内
部応力を素体に残すこととなる。これらは、初期の段階
では性能に大きく影響を及ぼさない場合もあるが、ハン
ダディップなどの方法による基板への実装時や高温高湿
度の下での使用においてクラックの発生やショートの要
因となっていた。
【0017】本来、内部電極のNiと誘電体層の間には
強固な接着性はない。そのため、誘電体層が薄く、積層
数の大きなものが要望されるNiを内部電極とする積層
セラミックコンデンサは、内部構造欠陥、内部電極と外
部電極との接続不良、素体内部のマイクロクラック、素
体内部の残留応力を焼成時に発生させないことが不可欠
である。
【0018】一方、素体の焼成時に端子電極層を形成せ
ず、焼成後に端子電極としてCuを窒素中で焼き付ける
場合、端子電極形成が素体の内部構造欠陥を引き起こす
原因となることは少ない。しかしながら、内部電極との
電気的導通がとりにくく、設計通りの容量が得にくいと
いう問題があった。それは、一般にCuを焼き付ける温
度が700℃から900℃と低く、内部電極のNiと十
分に合金化しないためである。また、合金化を優先して
焼付温度を高くすると、やはり焼付時のCuペーストの
焼結収縮により構造欠陥、マイクロクラック、残留応力
を誘発するという問題があった。
【0019】本発明の目的は、内部電極層と端子電極層
との電気的導通を確保し、設計容量が確実に得られると
ともに、素体と同時に焼成しても、内部構造欠陥、マイ
クロクラックの発生を防止して焼成後の残留応力を低減
し、素体端部と端子電極層との密着を完全にする端子電
極ペースト、および、耐熱性、機械的強度、信頼性に優
れ、薄層高積層で小型大容量のニッケルを内部電極とす
る積層セラミックコンデンサを提供することである。
【0020】
【課題を解決するための手段】上記課題を解決するため
に、本発明による第一の端子電極ペーストは、ニッケル
を内部電極とする積層セラミックコンデンサの未焼結体
と同時焼成可能な端子電極ペーストであって、ニッケル
粉末に添加物として共生地を5重量%以上50重量%以
下の範囲で加えた無機成分と、有機バインダと、溶剤と
を混練してなり、共生地は、積層セラミックコンデンサ
の素体の耐還元性誘電体材料と同組成であり、かつ、共
生地の粒子径は、素体の耐還元性誘電体材料の粒子径よ
り大きく、両者の平均粒径の差は、0.2μm以上1μ
m以下の範囲であることを特徴とする。
【0021】次に、本発明による第二の端子電極ペース
トは、ニッケルを内部電極とする積層セラミックコンデ
ンサの未焼結体と同時焼成可能な端子電極ペーストであ
って、ニッケル粉末に添加物として共生地を5重量%以
上50重量%以下の範囲で加えた無機成分と、有機バイ
ンダと、溶剤とを混練してなり、共生地は、積層セラミ
ックコンデンサの素体の耐還元性誘電体材料と同組成で
あり、かつ、無機成分のニッケル粉末の粒子径は、内部
電極に用いられるニッケルペーストのニッケル粉の粒子
径より大きく、両者の平均粒径の差は、0.2μm以上
1μm以下の範囲であることを特徴とする。
【0022】次に、本発明による第三の端子電極ペース
トは、ニッケルを内部電極とする積層セラミックコンデ
ンサの未焼結体と同時焼成可能な端子電極ペーストであ
って、ニッケル粉末に添加物として共生地を5重量%以
上50重量%以下の範囲で加えた無機成分と、有機バイ
ンダと、溶剤とを混練してなり、共生地は、積層セラミ
ックコンデンサの素体のチタン酸バリウム系耐還元性誘
電体材料と同組成であり、かつ、共生地の耐還元性誘電
体材料に用いられるチタン酸バリウムのBa/Ti比
は、素体の耐還元性誘電体材料に用いられるチタン酸バ
リウムのBa/Ti比よりも大きく、両者の差は、0.
001以上0.01以下の範囲であることを特徴とす
る。
【0023】次に、本発明による第四の端子電極ペース
トは、ニッケルを内部電極とする積層セラミックコンデ
ンサの未焼結体と同時焼成可能な端子電極ペーストであ
って、ニッケル粉末に添加物として共生地を5重量%以
上50重量%以下の範囲で加えた無機成分と、有機バイ
ンダと、溶剤とを混練してなり、共生地は、積層セラミ
ックコンデンサの素体のチタン酸バリウム系耐還元性誘
電体材料と同組成であり、かつ、共生地のチタン酸バリ
ウム系耐還元性誘電体材料のAサイト/Bサイト比が、
素体のチタン酸バリウム系耐還元性誘電体材料のAサイ
ト/Bサイト比よりも大きくなるように、Ba、Ca、
Sr、Mg成分のうち少なくとも一つ以上を、共生地に
対して0.2mol%以上3mol%以下の範囲で含有
することを特徴とする。
【0024】上記の各端子電極ペーストは、端子電極層
の焼結収縮を遅らせ、素体の焼結収縮のタイミングにで
きるだけ合わせ、内部構造欠陥等の耐熱性や機械的強度
さらには信頼性を悪くする要因を取り除くことができ
る。したがって、内部電極層と端子電極層との電気的導
通を確保し、設計容量が確実に得られるとともに、素体
と同時に焼成しても、内部構造欠陥、マイクロクラック
の発生を防止して焼成後の残留応力を低減し、素体端部
と端子電極層との密着を完全にすることができる。
【0025】また、上記の各端子電極ペーストの各成分
の重量割合は、共生地以外は特に制限するものではない
が、端子電極ペースト全体に対して、無機成分が、40
〜80重量%、有機バインダが、3〜10重量%、溶剤
が、10〜57重量%が好ましい。
【0026】次に、本発明による積層セラミックコンデ
ンサは、上記のいずれかの端子電極ペーストにより形成
される第一端子電極層と、第一端子電極層上に形成され
る第二端子電極層と、第二端子電極層上に形成されるニ
ッケルメッキ層と、ニッケルメッキ層上に形成されるハ
ンダメッキ層とを備え、第二端子電極層は、Ag、C
u、およびそれらの合金のうちから選ばれた少なくとも
一種以上の金属を主成分とする。この場合、内部電極層
と端子電極層との電気的導通を確保し、素体端部と端子
電極層との密着を完全にすることができるので、耐熱
性、機械的強度、信頼性に優れた薄層高積層の小型大容
量のNiを内部電極とする積層セラミックコンデンサを
提供することができる。
【0027】
【発明の実施の形態】以下,本発明の実施の形態につい
て詳しく説明する。 (実施の形態1)まず、チタン酸バリウムを主成分とす
る耐還元性誘電体材料粉末と有機バインダと可塑剤から
なる厚み13μmのグリーンシートを用意し、このグリ
ーンシート上にニッケルを主成分とする導電性ペースト
を用い、所望のパターンに印刷し、内部電極層を形成し
た。この内部電極層の乾燥厚みは、約2.5μmであっ
た。使用した内部電極用のNi粉末および耐還元性誘電
体粉末の平均粒径は、表1に示している。
【0028】このようにして得られたシートを誘電体有
効層が100層になるように積層、熱圧着し、さらに切
断をして積層セラミックコンデンサ用生チップとした。
なお、生チップは、焼成後に3.2mm×1.6mm
(3216タイプまたは13タイプ)の形状になるよう
にあらかじめ焼結収縮を計算して準備した。図2に生チ
ップの断面図を簡略化して示す。ここで、誘電体層1
は、上記のグリーンシートからなり、内部電極2は、上
記の内部電極層からなる。
【0029】以上のようにして作製した生チップを用
い、その両端面に端子電極ペーストを塗布する。端子電
極ペーストに用いたNi粉末および共生地の平均粒径、
添加量もまた表1に示す。なお、共生地は、グリーンシ
ートに用いたチタン酸バリウムを主成分とする耐還元性
誘電体材料と同組成である。これらの無機成分と、あら
かじめ調製しておいた有機バインダとしてのエチルセル
ロース、および溶剤としてのα−テルピネオールからな
るビヒクルとを三本ロールミルで混練し、端子電極ペー
ストを得た。端子電極層の乾燥後の塗布厚みは約20μ
mである。 また、上記の端子電極ペーストの各成分の
重量割合は、共生地以外は特に制限するものではない
が、端子電極ペースト全体に対して、無機成分が、60
重量%、有機バインダが、4重量%、溶剤が、36重量
%である。
【0030】表1において*印を付けたロット番号は、
本発明の範囲外のものであり、比較例として記載したも
のである。また#印を付けたロット番号は、端子電極ペ
ーストを塗布せず焼成したもので、素体だけで焼成した
場合の内部構造を確認するために用意したものである。
【0031】このようにして得られた端子電極付きの生
チップを各ロット500個ずつ窒素雰囲気中で400℃
で4時間保持することにより脱バインダし、さらに低酸
素分圧雰囲気中にて1300℃で2時間保持することに
より、本焼成を行なった。焼成後の誘電体層の厚みは、
約7μmであった。図3に端子電極層を塗布して焼成し
た積層セラミックコンデンサの断面図を簡略化して示
す。ここで、1は、誘電体層、2は、内部電極、3は、
上記の端子電極層からなる第一端子電極層、4は、焼成
後の生チップをそれぞれ示す。
【0032】まず、この段階で、焼成後の素体の中から
無作為に選択したものをL(長さ)方向とW(幅)方向
とに各50個ずつ樹脂埋めし、研磨の後、光学顕微鏡に
より内部構造の確認を行った。具体的には、研磨をすす
め、L方向であれば、内部電極が見えはじめる位置(端
部)と素体中央部との2点で確認した。また、W方向の
場合は、対向電極が見えはじめる位置(端部)と素体中
央部との2点で確認した。その結果を同じく表1に示
す。
【0033】その後、焼成済の残りの素体を用い、端子
電極部分全体を覆うように外部電極用銀ペーストを塗布
乾燥し、ベルト炉で大気中にて600℃で焼き付けを行
い、第二端子電極層を形成した。さらに、第二端子電極
層上にニッケルメッキ層およびハンダメッキ層を、電解
メッキ法にて各45分間メッキを行なうことにより形成
し、Niを内部電極とする積層セラミックコンデンサ
(以下、Ni内電積層セラミックコンデンサと称す)を
得た。ここで、ニッケルメッキ層の厚みは約2μm、ハ
ンダメッキ層の厚みは約1μmであった。図1に上記の
ように形成されたNi内電積層セラミックコンデンサの
断面図を簡略化して示す。ここで、1は、誘電体層、2
は、内部電極、3は、第一端子電極層、5は、第二端子
電極層、6は、ニッケルメッキ層、7は、ハンダメッキ
層、8は、積層セラミックコンデンサをそれぞれ示す。
【0034】以上のようにして作製した試料を用い、種
々の評価を行った。まず、試料100個について容量測
定を行ない、設計どうりの容量が得られているかを確認
した。そして、設計容量に対して10%以上容量が低い
ものを容量抜け(C小品と示す)と判断し、その割合を
表1のC小率の欄に示す。
【0035】次に、試料の耐熱性の評価を行った。評価
は、ハンダ耐熱試験により行った。ハンダ耐熱試験は、
銅張りの試験用樹脂基板に試料を熱硬化樹脂で固定した
後、予熱無しでハンダ槽に5秒間ディップするという方
法で行った。試験温度は、270℃、300℃、330
℃の3点とし、試料数は、各温度40個とした。試験
後、試料を試験用樹脂基板のまま研磨し、内部構造を試
料のL方向から光学顕微鏡により確認し、その発生率を
求めた。試験用樹脂基板は、周辺部にランドがあり、2
0個の試料が配置でき、かつ側面を研磨すれば、ハンダ
付けした試料がL方向に研磨されるように設計したもの
である。その結果もあわせて表1に示す。
【0036】表1の結果よりも明らかなように、本発明
の端子電極ペーストを用いることにより、電気的導通が
確実に得られ、内部構造欠陥が皆無の耐熱性の高いNi
内電積層セラミックコンデンサを実現することができ
た。
【0037】なお、本発明の範囲外の端子電極ペースト
を用いた場合、焼成段階で既に内部構造欠陥を有するも
のがある。また、内部構造欠陥に問題がなくても、端子
電極層の密着強度が弱い、容量が設計通りに得られな
い、耐熱性が悪いなどの理由により実用に供することが
できないという問題点があった。したがって、本発明に
おける範囲限定は、上記の結果を根拠とするものであ
る。また、表1において評価結果に空欄があるが、これ
は、その項目の評価に値しない状態にあると判断したた
めである。
【0038】
【表1】
【0039】(実施の形態2)生チップ、および端子電
極ペーストは、実施の形態1と同様の手法で準備した。
素体に使用した内部電極用のNi粉末および耐還元性誘
電体粉末の平均粒径は、表2に示す。端子電極ペースト
に用いたNi粉末や共生地の平均粒径、添加量もまた表
2に示す。なお、表2において*印を付けたロットは、
本発明の範囲外のものであり、比較例として記載したも
のである。また、#印を付けたロットは、端子電極ペー
ストを塗布せず焼成したもので、素体だけで焼成した場
合の内部構造を確認するために用意したものである。
【0040】その後、実施の形態1に示した方法と同じ
方法でNi内電積層セラミックコンデンサを作製し、同
様の評価を行った。その結果を表2に示す。表2の結果
から明らかなように、本発明の端子電極ペーストを用い
ることにより、電気的導通が確実に得られ、内部構造欠
陥が皆無の耐熱性の高いNi内電積層セラミックコンデ
ンサを実現することができる。
【0041】なお、本発明の範囲外の端子電極ペースト
を用いた場合、焼成段階で既に内部構造欠陥を有するも
のがある。また、内部構造欠陥に問題がなくても、端子
電極層の密着強度が弱い、容量が設計通りに得られな
い、耐熱性が悪いなどの理由により実用に供することが
できないという問題点がある。したがって、本発明にお
ける範囲限定は、上記の結果を根拠とするものである。
また、表2において評価結果に空欄があるが、これはそ
の項目の評価に値しない状態にあると判断したためであ
る。
【0042】
【表2】
【0043】(実施の形態3)生チップ、および端子電
極ペーストは、実施の形態1と同様の手法で準備した。
素体に使用した内部電極用のNi粉末の平均粒径は約
0.3μm、耐還元性誘電体粉末の平均粒径は約1μm
である。素体の耐還元性誘電体材料の出発原料のチタン
酸バリウムのBa/Ti比、および端子電極ペーストに
用いた共生地のチタン酸バリウムのBa/Ti比、添加
量を表3に示す。チタン酸バリウムのBa/Ti比は、
蛍光X線によるBaとTiとの強度比を基にしたもので
ある。端子電極ペーストのNi粉末としては、内部電極
ペーストと同じものを使用した。また、共生地の平均粒
子径は、素体と同じ約1μmのものを用いた。なお、表
3において、*印を付けたロットは、本発明の範囲外の
ものであり、比較例として記載したものである。
【0044】その後、実施の形態1に示したと同じ方法
でNi内電積層セラミックコンデンサを作製し、同様の
評価を行った。その結果を表3に示す。表3の結果から
明らかなように、本発明の端子電極ペーストを用いるこ
とにより、電気的導通が確実に得られ、内部構造欠陥が
皆無の耐熱性の高いNi内電積層セラミックコンデンサ
を実現することができる。
【0045】なお、本発明の範囲外の端子電極ペースト
を用いた場合、焼成段階で既に内部構造欠陥を有するも
のがある。また、内部構造欠陥に問題がなくても、端子
電極層の密着強度が弱い、容量が設計通りに得られな
い、耐熱性が悪いなどの理由により実用に供することが
できないという問題点がある。したがって、本発明にお
ける範囲限定は、上記の結果を根拠とするものである。
また、表3において評価結果に空欄があるが、これはそ
の項目の評価に値しない状態にあると判断したためであ
る。
【0046】
【表3】
【0047】(実施の形態4)生チップ、端子電極ペー
ストは実施の形態1と同様の手法で準備した。素体に使
用した内部電極用のNi粉末の平均粒径は約0.3μ
m、耐還元性誘電体粉末の平均粒径は約1μmである。
端子電極ペーストに用いた共生地の添加量、さらに添加
物とした成分の種類と添加量を表4に示す。ここで、添
加物としては、BaCO3、CaCO3、SrCO3 、M
gOが用いられ、積層セラミックコンデンサの素体と同
組成のペロブスカイト酸化物(ABO3 )であるチタン
酸バリウム系耐還元性誘電体材料からなる共生地のAサ
イト/Bサイト比が、素体のチタン酸バリウム系耐還元
性誘電体材料のAサイト/Bサイト比よりも大きくなる
ように、共生地は、Ba、Ca、Sr、Mg成分のうち
少なくとも一つ以上を含有する。
【0048】また、端子電極ペーストのNi粉末として
は内部電極ペーストと同じものを使用した。共生地の平
均粒子径も、素体と同じ約1μmのものを用いた。な
お、表4において、*印を付けたロットは本発明の範囲
外のものであり、比較例として記載したものである。
【0049】その後、実施の形態1に示した方法と同じ
方法でNi内電積層セラミックコンデンサを作製し、同
様の評価を行った。その結果を表4に示す。表4の結果
から明らかなように、本発明の端子電極ペーストを用い
ることにより、電気的導通が確実に得られ、内部構造欠
陥が皆無の耐熱性の高いNi内電積層セラミックコンデ
ンサを実現することができる。
【0050】なお、本発明の範囲外の端子電極ペースト
を用いた場合、焼成段階で既に内部構造欠陥を有するも
のがある。また、内部構造欠陥に問題がなくても、端子
電極層の密着強度が弱い、容量が設計通りに得られな
い、耐熱性が悪いなどの理由により実用に供することが
できないという問題点がある。したがって、本発明にお
ける範囲限定は、上記の結果を根拠とするものである。
表4において評価結果に空欄があるが、これは、その項
目の評価に値しない状態にあると判断したためである。
【0051】
【表4】
【0052】以上本発明の各実施の形態について説明し
た。なお、耐還元性誘電体材料の組成については特に言
及しなかったが、それは、端子電極ペーストの共生地と
して、耐還元性誘電体材料の組成を限定することは重要
でなく、その添加量と、素体の耐還元性誘電体材料との
平均粒径、Ba/Ti比、Aサイト/Bサイト比の差が
重要である。そのため、本発明の端子電極ペーストは、
JIS規格のF、B特性をはじめ種々の温度特性を満足
するNi内電積層セラミックコンデンサ用として適応可
能である。
【0053】また、生チップの構成(有効層厚み、積層
数、寸法)は一種類であったが、本発明の有効性は、こ
の構成に対して限定されるものではなく、より有効層が
薄く高積層なものになるほどその有効性が高くなる。
【0054】また、端子電極ペーストの有機成分につい
ても、各実施の形態に限定されるものではなく、ペース
トとして要求される粘度特性や分散性や安定性を満足す
るものであればよい。また、塗布方式についても特に限
定されるものではなく、塗布厚みについても乾燥厚みが
5μmから50μmの範囲であればよい。
【0055】また、各実施の形態において、第二端子電
極層としてAgを主成分とするペーストを用いたが、こ
れはAgペーストに限定されるものではなく、Cuを主
成分とするCuペーストを窒素雰囲気中で焼き付けた第
二端子電極層であっても良い。また、AgとCuの合金
からなるペーストであってもなんらさしつかえはない。
すなわち、第二端子電極層は、Ag、Cu、およびそれ
らの合金のうちから選ばれた少なくとも一種以上の金属
を、ペースト中の無機成分中に80〜95重量%含有す
るものであればよい。
【0056】さらに、各実施の形態において、面取り工
程については、全く言及しなかったが、面取り工程は、
生チップの状態で行っても、端子電極を塗布して焼成し
た後に行ってもよい。この面取り工程によって本発明の
端子電極ペーストの効果が失われることはない。また、
本発明の実施の形態1から実施の形態4を任意に組み合
わせた端子電極ペーストも本発明の目的を実現する上で
極めて有効であることは言うまでもない。
【0057】
【発明の効果】本発明の端子電極ペーストは、内部電極
層と端子電極層との電気的導通を確保し、設計容量が確
実に得られるとともに、素体端部と端子電極層とが一体
となって焼結するため、密着を確実にすることができ
る。さらに、本発明の端子電極ペーストは、端子電極層
の焼結収縮を遅らせ、素体の焼結収縮のタイミングにで
きるだけ合わせ、内部構造欠陥等の耐熱性や機械的強
度、さらには信頼性を悪くする要因を取り除くことがで
きる。そのため、素体と同時に焼成しても内部構造欠
陥、マイクロクラックの発生が無く、焼成後の残留応力
を低減することができる。また、本発明の積層セラミッ
クコンデンサは、市場の要望である小型大容量、低価格
を実現することができ、ひいては電子機器の小型軽量化
をも可能にすることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態のNi内電積層セラミッ
クコンデンサの断面を簡略化した図
【図2】本発明の一実施の形態において焼成前の生チッ
プの断面を簡略化した図
【図3】本発明の一実施の形態において端子電極層を塗
布して焼成した積層セラミックコンデンサの断面を簡略
化した図
【符号の説明】
1 誘電体層 2 内部電極 3 第一端子電極層 4 焼成後の生チップ 5 第二端子電極層 6 ニッケルメッキ層 7 ハンダメッキ層 8 積層セラミックコンデンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田井 伸幸 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 ニッケルを内部電極とする積層セラミッ
    クコンデンサの未焼結体と同時焼成可能な端子電極ペー
    ストであって、 ニッケル粉末に添加物として共生地を5重量%以上50
    重量%以下の範囲で加えた無機成分と、有機バインダ
    と、溶剤とを混練してなり、 前記共生地は、前記積層セラミックコンデンサの素体の
    耐還元性誘電体材料と同組成であり、かつ、前記共生地
    の粒子径は、前記素体の耐還元性誘電体材料の粒子径よ
    り大きく、両者の平均粒径の差は、0.2μm以上1μ
    m以下の範囲であることを特徴とする端子電極ペース
    ト。
  2. 【請求項2】 ニッケルを内部電極とする積層セラミッ
    クコンデンサの未焼結体と同時焼成可能な端子電極ペー
    ストであって、 ニッケル粉末に添加物として共生地を5重量%以上50
    重量%以下の範囲で加えた無機成分と、有機バインダ
    と、溶剤とを混練してなり、 前記共生地は、前記積層セラミックコンデンサの素体の
    耐還元性誘電体材料と同組成であり、かつ、前記無機成
    分のニッケル粉末の粒子径は、前記内部電極に用いられ
    るニッケルペーストのニッケル粉の粒子径より大きく、
    両者の平均粒径の差は、0.2μm以上1μm以下の範
    囲であることを特徴とする端子電極ペースト。
  3. 【請求項3】 ニッケルを内部電極とする積層セラミッ
    クコンデンサの未焼結体と同時焼成可能な端子電極ペー
    ストであって、 ニッケル粉末に添加物として共生地を5重量%以上50
    重量%以下の範囲で加えた無機成分と、有機バインダ
    と、溶剤とを混練してなり、 前記共生地は、前記積層セラミックコンデンサの素体の
    チタン酸バリウム系耐還元性誘電体材料と同組成であ
    り、かつ、前記共生地の耐還元性誘電体材料に用いられ
    るチタン酸バリウムのBa/Ti比は、前記素体の耐還
    元性誘電体材料に用いられるチタン酸バリウムのBa/
    Ti比よりも大きく、両者の差は、0.001以上0.
    01以下の範囲であることを特徴とする端子電極ペース
    ト。
  4. 【請求項4】 ニッケルを内部電極とする積層セラミッ
    クコンデンサの未焼結体と同時焼成可能な端子電極ペー
    ストであって、 ニッケル粉末に添加物として共生地を5重量%以上50
    重量%以下の範囲で加えた無機成分と、有機バインダ
    と、溶剤とを混練してなり、 前記共生地は、前記積層セラミックコンデンサの素体の
    チタン酸バリウム系耐還元性誘電体材料と同組成であ
    り、かつ、前記共生地のチタン酸バリウム系耐還元性誘
    電体材料のAサイト/Bサイト比が、前記素体のチタン
    酸バリウム系耐還元性誘電体材料のAサイト/Bサイト
    比よりも大きくなるように、Ba、Ca、Sr、Mg成
    分のうち少なくとも一つ以上を、前記共生地に対して
    0.2mol%以上3mol%以下の範囲で含有するこ
    とを特徴とする端子電極ペースト。
  5. 【請求項5】 請求項1から請求項4項までのいずれか
    一項記載の端子電極ペーストにより形成される第一端子
    電極層と、前記第一端子電極層上に形成される第二端子
    電極層と、前記第二端子電極層上に形成されるニッケル
    メッキ層と、前記ニッケルメッキ層上に形成されるハン
    ダメッキ層とを備え、 前記第二端子電極層は、Ag、Cu、およびそれらの合
    金のうちから選ばれた少なくとも一種以上の金属を主成
    分とする積層セラミックコンデンサ。
JP30448896A 1996-11-15 1996-11-15 端子電極ペーストおよび積層セラミックコンデンサ Expired - Fee Related JP3679529B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30448896A JP3679529B2 (ja) 1996-11-15 1996-11-15 端子電極ペーストおよび積層セラミックコンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30448896A JP3679529B2 (ja) 1996-11-15 1996-11-15 端子電極ペーストおよび積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JPH10144561A true JPH10144561A (ja) 1998-05-29
JP3679529B2 JP3679529B2 (ja) 2005-08-03

Family

ID=17933643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30448896A Expired - Fee Related JP3679529B2 (ja) 1996-11-15 1996-11-15 端子電極ペーストおよび積層セラミックコンデンサ

Country Status (1)

Country Link
JP (1) JP3679529B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100647A (ja) * 1998-09-24 2000-04-07 Kyocera Corp 積層セラミックコンデンサおよびその製造方法
JP2000286142A (ja) * 1999-03-31 2000-10-13 Kyocera Corp 積層セラミックコンデンサおよび外部電極ペースト
JP2007234924A (ja) * 2006-03-02 2007-09-13 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
JP2010238742A (ja) * 2009-03-30 2010-10-21 Fdk Corp チップ型電子部品の製造方法、チップ型電子部品
CN102105954A (zh) * 2009-01-28 2011-06-22 株式会社村田制作所 层叠型电子零件
JP2012038917A (ja) * 2010-08-06 2012-02-23 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
WO2012132662A1 (ja) * 2011-03-28 2012-10-04 日本碍子株式会社 セラミックスデバイス、及び圧電デバイス
WO2012132661A1 (ja) * 2011-03-28 2012-10-04 日本碍子株式会社 セラミックスデバイス、及び圧電デバイス
JP2014033241A (ja) * 2010-06-24 2014-02-20 Tdk Corp チップサーミスタ及びその製造方法
CN111180209A (zh) * 2020-02-28 2020-05-19 国巨电子(中国)有限公司 一种高压贴片陶瓷电容及其制作方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100647A (ja) * 1998-09-24 2000-04-07 Kyocera Corp 積層セラミックコンデンサおよびその製造方法
JP2000286142A (ja) * 1999-03-31 2000-10-13 Kyocera Corp 積層セラミックコンデンサおよび外部電極ペースト
JP2007234924A (ja) * 2006-03-02 2007-09-13 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
JP5099609B2 (ja) * 2009-01-28 2012-12-19 株式会社村田製作所 積層型電子部品
CN102105954A (zh) * 2009-01-28 2011-06-22 株式会社村田制作所 层叠型电子零件
JP2010238742A (ja) * 2009-03-30 2010-10-21 Fdk Corp チップ型電子部品の製造方法、チップ型電子部品
JP2014033241A (ja) * 2010-06-24 2014-02-20 Tdk Corp チップサーミスタ及びその製造方法
US8896410B2 (en) 2010-06-24 2014-11-25 Tdk Corporation Chip thermistor and method of manufacturing same
US9324483B2 (en) 2010-06-24 2016-04-26 Tdk Corporation Chip thermistor and method of manufacturing same
JP2012038917A (ja) * 2010-08-06 2012-02-23 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
WO2012132661A1 (ja) * 2011-03-28 2012-10-04 日本碍子株式会社 セラミックスデバイス、及び圧電デバイス
WO2012132662A1 (ja) * 2011-03-28 2012-10-04 日本碍子株式会社 セラミックスデバイス、及び圧電デバイス
CN111180209A (zh) * 2020-02-28 2020-05-19 国巨电子(中国)有限公司 一种高压贴片陶瓷电容及其制作方法

Also Published As

Publication number Publication date
JP3679529B2 (ja) 2005-08-03

Similar Documents

Publication Publication Date Title
JP5483498B2 (ja) 積層セラミック電子部品及びその製造方法
JPH0341710A (ja) 積層セラミックコンデンサ
JP7235388B2 (ja) 積層セラミック電子部品
JP2012099786A (ja) 積層型セラミックキャパシタ及びその製造方法
JP2020167231A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
US11776746B2 (en) Multilayer capacitor
JP5925628B2 (ja) 積層セラミック電子部品及びその製造方法
JP3679529B2 (ja) 端子電極ペーストおよび積層セラミックコンデンサ
JP2943380B2 (ja) 積層セラミックコンデンサとその製造方法
JP5725678B2 (ja) 積層セラミック電子部品、その製造方法及びその実装基板
CN103177875B (zh) 层叠陶瓷电子元器件
JP2012009556A (ja) セラミック電子部品及びその製造方法
KR20150064522A (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
US9117592B2 (en) Multilayer ceramic electronic component and mounting board therefor
JP2002008938A (ja) 積層型電子部品およびその製法
US11908626B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP3544569B2 (ja) 積層セラミックコンデンサ
CN111755248B (zh) 层叠陶瓷电容器
JP2003243246A (ja) 積層セラミック電子部品
JPH07201636A (ja) 積層電子部品及びその製造方法
JP2022166463A (ja) セラミック電子部品および実装基板
JP3716746B2 (ja) 積層セラミック電子部品及びその製造方法
US20230215627A1 (en) Multilayer electronic component
WO2023223652A1 (ja) 積層セラミックコンデンサ
JP2003347148A (ja) 導電性ペースト及び積層セラミック電子部品

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050509

A61 First payment of annual fees (during grant procedure)

Effective date: 20050513

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees