JP2011139028A - 積層セラミックキャパシタ及びその製造方法 - Google Patents
積層セラミックキャパシタ及びその製造方法 Download PDFInfo
- Publication number
- JP2011139028A JP2011139028A JP2010249020A JP2010249020A JP2011139028A JP 2011139028 A JP2011139028 A JP 2011139028A JP 2010249020 A JP2010249020 A JP 2010249020A JP 2010249020 A JP2010249020 A JP 2010249020A JP 2011139028 A JP2011139028 A JP 2011139028A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrodes
- multilayer ceramic
- stacking direction
- protective layer
- ceramic capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/01—Form of self-supporting electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Abstract
【課題】本発明は積層セラミックキャパシタ及びその製造方法に関する。
【解決手段】本発明による積層セラミックキャパシタは複数の誘電体層と複数の第1及び第2内部電極が交互に積層され、上記第1及び第2内部電極の一端が上記誘電体層の積層方向に交互に露出された容量部と、上記容量部の上面及び下面のうち少なくとも一面に形成される保護層と、上記誘電体層の積層方向に露出された第1及び第2内部電極と電気的に連結された第1及び第2外部電極とを含み、上記複数の内部電極のうち積層方向の両端部に位置する1つ以上の内部電極はNi−Mg−Oで表される酸化物を含む。
【選択図】図2
【解決手段】本発明による積層セラミックキャパシタは複数の誘電体層と複数の第1及び第2内部電極が交互に積層され、上記第1及び第2内部電極の一端が上記誘電体層の積層方向に交互に露出された容量部と、上記容量部の上面及び下面のうち少なくとも一面に形成される保護層と、上記誘電体層の積層方向に露出された第1及び第2内部電極と電気的に連結された第1及び第2外部電極とを含み、上記複数の内部電極のうち積層方向の両端部に位置する1つ以上の内部電極はNi−Mg−Oで表される酸化物を含む。
【選択図】図2
Description
本発明は積層セラミックキャパシタ及びその製造方法に関し、より詳細にはクラック及びブリスターの発生率の低い、信頼性に優れた積層セラミックキャパシタ及びその製造方法に関する。
一般的にキャパシタ、インダクタ、圧電体素子、バリスタまたはサーミスタ等のセラミック材料を使用する電子部品は、セラミック材料から成るセラミック本体と、本体の内部に形成された内部電極と、上記内部電極と接続されるようにセラミック本体の表面に設けられた外部電極を備える。
セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層と、一誘電体層を介して対向して配置される内部電極と、上記内部電極に電気的に接続された外部電極を含む。
積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという長所から、コンピュータ、PDA、携帯電話等の移動通信装置の部品として広く用いられている。
最近では、電子製品が小型化及び多機能化されるにつれ、チップ部品も小型化及び高機能化される傾向にあり、積層セラミックキャパシタもそのサイズが小さいながらも容量の大きい高容量の製品が求められている。
一般的に、積層セラミックキャパシタの製造方法は、セラミックグリーンシートを製造し、セラミックグリーンシート上に導電性ペーストを印刷して内部電極膜を形成する。内部電極膜が形成されたセラミックグリーンシートを数十から数百層まで積み重ねてグリーンセラミック積層体を作る。その後、グリーンセラミック積層体を高温及び高圧で圧着し硬いグリーンセラミック積層体を作り、切断工程を経てグリーンチップを製造する。それから、グリーンチップを仮焼、焼成、研磨し、外部電極を形成して積層セラミックキャパシタを完成する。
最近、積層セラミックキャパシタの小型化及び大容量化により、セラミック積層体の薄膜化及び多層化が試されている。しかし、このような薄膜化及び多層化によりクラック及びブリスター等の欠陥が生じ、積層セラミックキャパシタの信頼性の低下をもたらす。
本発明は上記のような問題点を解決するためのもので、本発明の目的はクラック及びブリスターの発生率の低い、信頼性に優れた積層セラミックキャパシタ及びその製造方法を提供することである。
上記課題を解決するための手段として、本発明の一実施形態は複数の誘電体層と複数の第1及び第2内部電極が交互に積層され、上記第1及び第2内部電極の一端が上記誘電体層の積層方向に交互に露出された容量部と、上記容量部の上面及び下面のうち少なくとも一面に形成される保護層と、上記誘電体層の積層方向に露出された第1及び第2内部電極と電気的に連結された第1及び第2外部電極とを含み、上記複数の内部電極のうち積層方向の両端部に位置する1つ以上の内部電極はNi−Mg−Oで表される酸化物を含む積層セラミックキャパシタを提供する。
上記積層方向の両端部の最外郭に位置する1つの内部電極は、30%以上のNi−Mg−Oで表される酸化物を含むことができる。
上記積層方向の両端部から容量部の内部の方に行くほど、内部電極に含まれるNi−Mg−Oで表される酸化物の割合が減少することができる。
上記保護層は0.5から10重量%のMgを含むことができる。
上記保護層は0.5から15重量%のSiを含有するガラスを含むことができる。
本発明の他の実施形態は、複数の誘電体層と複数の第1及び第2内部電極が交互に積層され、上記第1及び第2内部電極の一端が上記誘電体層の積層方向に交互に露出された容量部を設ける段階と、上記容量部の上面及び下面のうち少なくとも一面に保護層を形成する段階と、上記複数の内部電極のうち積層方向の両端に位置する1つ以上の内部電極が酸化する酸素分圧下で焼成する段階と、上記誘電体層の積層方向に露出された第1及び第2内部電極と電気的に連結される第1及び第2外部電極を形成する段階を含む積層セラミックキャパシタの製造方法を提供する。
上記保護層は、0.5から10重量%のMgを含むことができる。
上記保護層は、0.5から15重量%のSiを含有するガラスを含むことができる。
上記焼成は、10−9atm以上のNi−NiOの平衡酸素分圧(PPO2)下で行うことができる。
本発明による積層セラミックキャパシタは、保護層と隣接する容量部に酸化した内部電極を含む。酸化した内部電極はNi−Mg−Oで表される酸化物を含み、これは保護層との結合力に優れる。これにより、容量部と保護層の結合力が向上し、容量部と保護層の間のクラック及びブリスターの発生率が低くなる。
また、酸化した内部電極は、外部から水分が浸透することを防止し、積層セラミックキャパシタの耐湿性を向上させる。
以下、添付の図面を参照して本発明の好ましい実施形態を説明する。
しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲が以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は当該技術分野において平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及びサイズ等は明確な説明のために誇張されることがあり、図面上に同一符号で表示される要素は同一要素である。
図1は本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図であり、図2は図1のA−A'に沿って切開した積層セラミックキャパシタを示す概略的な断面図である。
図1及び図2を参照すると、本実施形態による積層セラミックキャパシタ100は、セラミック素体110と、上記セラミック素体110の内部に形成された第1及び第2内部電極120a、120bと、上記第1及び第2内部電極120a、120bと電気的に連結された第1及び第2外部電極130a、130bを含む。
上記セラミック素体110は、容量部110Bと、上記容量部の上面及び下面に形成された保護層110Aを含む。
上記容量部110Bは、複数の誘電体層111と複数の第1及び第2内部電極120a、120bが交互に積層されたものである。上記第1及び第2内部電極120a、120bは異なる極性を有する1対の電極であって、誘電体層の積層方向に沿って対向して配置され誘電体層により互いが電気的に絶縁されている。上記第1及び第2内部電極120a、120bの一端は交互に上記誘電体層の積層方向に露出される。上記露出される第1及び第2内部電極120a、120bの一端は、夫々第1及び第2外部電極130a、130bと夫々電気的に連結される。
上記第1及び第2外部電極130a、130bに所定の電圧を印加すると、対向する第1及び第2内部電極120a、120bの間には電荷が蓄積され、積層セラミックキャパシタの静電容量は対向する第1及び第2内部電極120a、120bの面積に比例する。
上記容量部110Bの誘電体層111は高い誘電率を有するセラミック材料であれば、特に制限されないが、例えば、チタン酸バリウム(BaTiO3)系セラミック、鉛複合ペロブスカイト系セラミック、またはチタン酸ストロンチウム(SrTiO3)系セラミック等を使用することができる。
上記容量部110Bの上面及び下面のうち少なくとも一面には保護層110Aが形成されることができ、本実施形態のように上面及び下面ともに形成されることもできる。
上記保護層110Aは、セラミック材料から成り、高い誘電率を有するセラミック材料であれば、特に制限されないが、例えば、チタン酸バリウム(BaTiO3)系セラミック、鉛複合ペロブスカイト系セラミックまたはチタン酸ストロンチウム(SrTiO3)系セラミック等を使用することができる。また、上記保護層はMgを0.5から10重量%含む。本実施形態におけるMgは当業界において公知の形態で添加されることができ、特に制限されず、例えば、MgCO3またはMgOの形態で添加されることができる。上記保護層に存在するMgは焼成時に内部電極に移動し、内部電極にNi−Mg−Oで表される酸化物を形成する。Ni−Mg−Oで表される酸化物はNi−Oで表される酸化物より安定で、内部電極にNi−Mg−Oで表される酸化物が多量に存在すると、保護層と内部電極との結合力が向上する。
上記の保護層に存在するMgが0.5重量%未満であれば、保護層と内部電極との結合力が弱くなる恐れがあり、10重量%を超えると、Mgが容量部の誘電特性を低下させる恐れがある。
また、上記保護層はガラス(glass)を含むことができる。上記ガラスはSiを含むもので、Siと共にアルカリ金属またはアルカリ土類金属を含むことができる。上記保護層に含まれるガラスにおけるSiの含量は0.5から15重量%であることができる。上記含量が0.5重量%未満であれば、保護層と内部電極との結合力が弱くなる恐れがあり、上記含量が15重量%を超えると、保護層のSiが容量部の誘電特性を低下させる恐れがある。
上記保護層110Aは容量部110Bの一誘電体層111より厚く形成されることができる。例えば、容量部110Bの一誘電体層111は2μm以下で形成されることができ、約25層以上が積層され、上記容量部110Bの厚さは50から2000μmであることができる。このとき、上記保護層110Aは10から100μmで形成されることができる。
上記第1及び第2内部電極120a、120bは導電性金属で形成され、例えば、NiまたはNi合金から成るものを使用することができる。上記Ni合金としてはNiと共にMn、Cr、CoまたはAlを含有することが好ましい。
上記複数の内部電極のうちセラミック素体の積層方向の両端部に位置する1つ以上の内部電極は、Ni−Mg−Oで表される酸化物を含む。積層方向の両端とは、容量部のうち保護層と接した領域を意味する。
内部電極のうち最外郭に位置する1つの内部電極のみがNi−Mg−Oで表される酸化物を含む酸化した内部電極となることができる。
また、容量部の最外郭から容量部の内部の方に配置された1つ以上の内部電極がNi−Mg−Oで表される酸化物を含むことができる。このとき、最外郭に配置される内部電極の酸化の割合が最も高く、容量部の方に配置される内部電極である程、酸化の割合が低いことができる。積層方向の両端部の最外郭に位置する1つの内部電極は、Ni−Mg−Oで表される酸化物が30%以上含まれることができる。なお、図2では、Ni−Mg−Oで表される酸化物の割合が高いことを、黒色で塗りつぶすことで表現している。
酸化する内部電極の個数及び内部電極の酸化の割合は、焼成時の酸素分圧を調節して形成することができる。
酸化した内部電極は保護層との結合力に優れ、容量部と保護層との結合力が向上する。これにより、容量部と保護層の間のクラック及びブリスターの発生率が低くなる。
また、酸化した内部電極は外部から水分が浸透することを防止し、積層セラミックキャパシタの耐湿性を向上させる。
上記第1及び第2外部電極130a、130bは、導電性金属で形成され、これに制限されないが、例えば銅を含むことができる。
以下、本発明の一実施例による積層セラミックキャパシタの製造方法を説明する。
先ず、容量部に積層される複数のセラミックグリーンシートを設ける。上記セラミックグリーンシートはセラミック粉末、バインダ、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μmの厚さを有するシート(sheet)型で作製する。
そして、セラミックグリーンシートの表面に内部電極ペーストを塗布し第1及び第2内部電極パターンを形成する。上記第1及び第2内部電極パターンはスクリーン印刷法で形成されることができる。上記内部電極ペーストはNiまたはNi合金から成る粉末を有機バインダ及び有機溶剤に分散させ、ペースト型にしたものである。上記Ni合金としてはNiと共にMn、Cr、CoまたはAlを含有するものであってもよい。
上記有機バインダには当業界において公知のものを使用することができ、これに制限されないが、例えば、セルロース系樹脂、エポキシ樹脂、アリール樹脂、アクリル樹脂、フエノールホルムアルデヒド樹脂、不飽和ポリエステル樹脂、ポリカーボネート樹脂、ポリアミド樹脂、ポリイミド樹脂、アルキド樹脂、ロジンエステル等のバインダを使用することができる。
また、有機溶剤も当業界において公知のものを使用することができ、これに制限されないが、例えば、ブチルカルビトール、ブチルカルビトールアセテート、テレビン油、α−テルピネオール、エチルセロソルブ、ブチルフタレート等の溶剤を使用することができる。
次に、第1及び第2内部電極パターンが形成されたセラミックグリーンシートを積層し、積層方向から加圧し、積層されたセラミックグリーンシートと内部電極ペーストを互いに圧着させる。このようにしてセラミックグリーンシートと内部電極ペーストが交互に積層された容量部を製造する。
次に、上記容量部の上面及び下面に積層される複数のセラミックグリーンシートを設ける。上記セラミックグリーンシートはセラミック粒子、Mg、有機バインダ、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μmの厚さを有するシート(sheet)型で作製する。上記Mgの含量は全体の組成物に対して0.5から10重量%を含む。また、Siを含有するガラスを添加することもでき、Siの含量が全体の組成物に対して0.5から15重量%であることができる。
上記容量部に上記セラミックグリーンシートを積層して保護層が形成されたセラミック積層体を製造する。
次に、セラミック積層体を1つのキャパシタに対応する領域毎に切断しチップ化する。このとき、第1及び第2内部電極パターンの一端が側面に交互に露出するように切断する。
その後、チップ化した積層体をセラミック積層体の積層方向の両端に位置する1つ以上の内部電極が酸化する条件で焼成してセラミック素体を製造する。ここで、焼成条件として、通常の酸素分圧(PPO2<10−9atm)より高い酸素分圧、具体的には、Ni−NiOの平衡酸素分圧(PPO2=10−9atm以上)を有する焼成雰囲気を採用する。焼成温度は、例えば1200℃であることができる。酸素分圧により酸化する内部電極の個数及び内部電極の酸化の割合を調節することができる。
次に、セラミック素体の側面を覆って、セラミック素体の側面に露出した第1及び第2内部電極と電気的に連結されるように第1及び第2外部電極を形成する。
その後、外部電極の表面にニッケル、スズ等のメッキ処理を実施することができる。
本実施形態により製造された積層セラミックキャパシタを積層方向に切断し、切断面を研磨した後、この切断面における成分をTEM(Transmission Electron Microscope)のEDS(Energy Dispersive Spectrometer)を利用して分析した。図3はその結果を図示したもので、Ni−Mg−Oで表される酸化物が存在することを確認することができた。
また、下記表1に示したように、保護層の組成を異なるようにして積層セラミックキャパシタを製造し、製造された積層セラミックキャパシタのブリスター及びクラックの発生率を測定した。
本発明は上述の実施形態及び添付の図面により限定されるものではなく、添付の請求の範囲により限定される。従って、請求の範囲に記載の本発明の技術的思想から外れない範囲内で多様な形態の置換、変形及び変更が可能であるということは当技術分野の通常の知識を有する者には自明であり、これも添付の請求の範囲に記載の技術的思想に属する。
100 積層セラミックキャパシタ
110 セラミック素体
110A 保護層
110B 容量部
111 誘電体層
120a、120b 第1及び第2内部電極
130a、130b 第1及び第2外部電極
110 セラミック素体
110A 保護層
110B 容量部
111 誘電体層
120a、120b 第1及び第2内部電極
130a、130b 第1及び第2外部電極
Claims (9)
- 複数の誘電体層と複数の第1内部電極及び複数の第2内部電極を含む複数の内部電極とが交互に積層され、上記複数の第1内部電極の一端と上記複数の第2内部電極の一端とが上記誘電体層の積層方向に交互に上記誘電体層の間から露出される容量部と、
上記容量部の上面及び下面のうち少なくとも一面に形成される保護層と、
上記誘電体層の積層方向に露出された上記複数の第1内部電極と電気的に連結された第1外部電極と、
上記誘電体層の積層方向に露出された上記複数の第2内部電極と電気的に連結された第2外部電極と
を含み
上記複数の内部電極のうち積層方向の両端部に位置する1つ以上の内部電極はNi−Mg−Oで表される酸化物を含む積層セラミックキャパシタ。 - 上記積層方向の両端部の最外郭に位置する1つの内部電極は、30%以上のNi−Mg−Oで表される酸化物を含むことを特徴とする請求項1に記載の積層セラミックキャパシタ。
- 上記積層方向の両端部から容量部の内部の方に行くほど、上記複数の内部電極に含まれるNi−Mg−Oで表される酸化物の割合が減少することを特徴とする請求項1または2に記載の積層セラミックキャパシタ。
- 上記保護層は、0.5から10重量%のMgを含むことを特徴とする請求項1から3の何れか1項に記載の積層セラミックキャパシタ。
- 上記保護層は、0.5から15重量%のSiを含有するガラスを含むことを特徴とする請求項1から3の何れか1項に記載の積層セラミックキャパシタ。
- 複数の誘電体層と複数の第1内部電極及び複数の第2内部電極を含む複数の内部電極とが交互に積層され、上記複数の第1内部電極の一端と上記複数の第2内部電極の一端とが上記誘電体層の積層方向に交互に上記誘電体層の間から露出された容量部を設ける段階と、
上記容量部の上面及び下面のうち少なくとも一面に保護層を形成する段階と、
上記複数の内部電極のうち積層方向の両端に位置する1つ以上の内部電極が酸化する酸素分圧下で焼成する段階と、
上記誘電体層の積層方向に露出された上記複数の第1内部電極と電気的に連結された第1外部電極を形成する段階と、
上記誘電体層の積層方向に露出された上記複数の第2内部電極と電気的に連結された第2外部電極を形成する段階と
を含む積層セラミックキャパシタの製造方法。 - 上記保護層は、0.5から10重量%のMgを含むことを特徴とする請求項6に記載の積層セラミックキャパシタの製造方法。
- 上記保護層は、0.5から15重量%のSiを含有するガラスを含むことを特徴とする請求項6に記載の積層セラミックキャパシタの製造方法。
- 上記焼成は、10−9atm以上のNi−NiOの平衡酸素分圧(PPO2)下で行われることを特徴とする請求項6から8の何れか1項に記載の積層セラミックキャパシタの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2009-0134458 | 2009-12-30 | ||
KR1020090134458A KR101079478B1 (ko) | 2009-12-30 | 2009-12-30 | 적층 세라믹 커패시터 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011139028A true JP2011139028A (ja) | 2011-07-14 |
Family
ID=44187269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010249020A Pending JP2011139028A (ja) | 2009-12-30 | 2010-11-05 | 積層セラミックキャパシタ及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8331079B2 (ja) |
JP (1) | JP2011139028A (ja) |
KR (1) | KR101079478B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014103422A (ja) * | 2014-03-10 | 2014-06-05 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
JP2014146669A (ja) * | 2013-01-29 | 2014-08-14 | Murata Mfg Co Ltd | 積層型セラミック電子部品 |
JP2014146654A (ja) * | 2013-01-28 | 2014-08-14 | Kyocera Corp | 積層型電子部品 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5360425B2 (ja) * | 2010-04-08 | 2013-12-04 | 株式会社村田製作所 | 回路モジュール、および回路モジュールの製造方法 |
KR101422920B1 (ko) * | 2012-09-06 | 2014-07-23 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
KR101412950B1 (ko) * | 2012-11-07 | 2014-06-26 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
KR20140090466A (ko) * | 2013-01-09 | 2014-07-17 | 삼성전기주식회사 | 도전성 수지 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법 |
KR102089695B1 (ko) | 2014-04-30 | 2020-03-16 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
DE102014112678A1 (de) * | 2014-09-03 | 2016-03-03 | Epcos Ag | Elektrisches Bauelement, Bauelementanordnung und Verfahren zur Herstellung eines elektrischen Bauelements sowie einer Bauelementanordnung |
JP2018037492A (ja) | 2016-08-30 | 2018-03-08 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
JP6954519B2 (ja) * | 2017-04-11 | 2021-10-27 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP7431798B2 (ja) * | 2018-07-18 | 2024-02-15 | キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション | バリスタパッシベーション層及びその製造方法 |
CN113410050B (zh) * | 2021-05-27 | 2022-07-22 | 潮州三环(集团)股份有限公司 | 一种镍电极组合物及其制备方法和应用 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11162777A (ja) * | 1997-11-28 | 1999-06-18 | Kyocera Corp | 積層セラミックコンデンサ |
JP2000340450A (ja) * | 1999-05-26 | 2000-12-08 | Kyocera Corp | 積層セラミックコンデンサおよびその製造方法 |
JP2002270458A (ja) * | 2001-03-08 | 2002-09-20 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
JP2009182011A (ja) * | 2008-01-29 | 2009-08-13 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ及びその製造方法 |
JP2009224569A (ja) * | 2008-03-17 | 2009-10-01 | Samsung Electro Mech Co Ltd | 積層セラミックスキャパシタ |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5142437A (en) * | 1991-06-13 | 1992-08-25 | Ramtron Corporation | Conducting electrode layers for ferroelectric capacitors in integrated circuits and method |
JPH113834A (ja) * | 1996-07-25 | 1999-01-06 | Murata Mfg Co Ltd | 積層セラミックコンデンサおよびその製造方法 |
JP4423707B2 (ja) * | 1999-07-22 | 2010-03-03 | Tdk株式会社 | 積層セラミック電子部品の製造方法 |
US6730575B2 (en) * | 2001-08-30 | 2004-05-04 | Micron Technology, Inc. | Methods of forming perovskite-type material and capacitor dielectric having perovskite-type crystalline structure |
DE10147898A1 (de) * | 2001-09-28 | 2003-04-30 | Epcos Ag | Elektrochemisches Bauelement mit mehreren Kontaktflächen |
US6587327B1 (en) * | 2002-05-17 | 2003-07-01 | Daniel Devoe | Integrated broadband ceramic capacitor array |
JP2007035848A (ja) | 2005-07-26 | 2007-02-08 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ及びその製造方法 |
KR100826408B1 (ko) | 2006-10-11 | 2008-05-02 | 삼성전기주식회사 | 적층 세라믹 캐패시터 |
DE102007031510A1 (de) * | 2007-07-06 | 2009-01-08 | Epcos Ag | Elektrisches Vielschichtbauelement |
KR100930192B1 (ko) | 2008-03-25 | 2009-12-07 | 삼성전기주식회사 | 적층 세라믹 캐패시터 |
KR101079408B1 (ko) * | 2009-12-24 | 2011-11-02 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
-
2009
- 2009-12-30 KR KR1020090134458A patent/KR101079478B1/ko active IP Right Grant
-
2010
- 2010-11-05 JP JP2010249020A patent/JP2011139028A/ja active Pending
- 2010-11-08 US US12/941,589 patent/US8331079B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11162777A (ja) * | 1997-11-28 | 1999-06-18 | Kyocera Corp | 積層セラミックコンデンサ |
JP2000340450A (ja) * | 1999-05-26 | 2000-12-08 | Kyocera Corp | 積層セラミックコンデンサおよびその製造方法 |
JP2002270458A (ja) * | 2001-03-08 | 2002-09-20 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
JP2009182011A (ja) * | 2008-01-29 | 2009-08-13 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ及びその製造方法 |
JP2009224569A (ja) * | 2008-03-17 | 2009-10-01 | Samsung Electro Mech Co Ltd | 積層セラミックスキャパシタ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014146654A (ja) * | 2013-01-28 | 2014-08-14 | Kyocera Corp | 積層型電子部品 |
JP2014146669A (ja) * | 2013-01-29 | 2014-08-14 | Murata Mfg Co Ltd | 積層型セラミック電子部品 |
US9607763B2 (en) | 2013-01-29 | 2017-03-28 | Murata Manufacturing Co., Ltd. | Monolithic ceramic electronic component |
JP2014103422A (ja) * | 2014-03-10 | 2014-06-05 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
Also Published As
Publication number | Publication date |
---|---|
US8331079B2 (en) | 2012-12-11 |
KR101079478B1 (ko) | 2011-11-03 |
US20110157768A1 (en) | 2011-06-30 |
KR20110077797A (ko) | 2011-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6812477B2 (ja) | 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板 | |
KR101079478B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
JP7227690B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
KR101124091B1 (ko) | 적층 세라믹 커패시터 | |
KR101079546B1 (ko) | 적층 세라믹 커패시터 | |
JP5206440B2 (ja) | セラミック電子部品 | |
KR101952843B1 (ko) | 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품 | |
JP5825322B2 (ja) | 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板 | |
KR20160084614A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 | |
JP5156805B2 (ja) | 積層セラミックキャパシタ | |
JP2011124530A (ja) | 積層セラミックキャパシタ | |
KR102388227B1 (ko) | 적층 세라믹 콘덴서 및 그 제조 방법 | |
JP5028514B2 (ja) | 内部電極用導電性ペースト組成物及びそれを用いた積層セラミックキャパシタの製造方法 | |
JP6342245B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2012253338A (ja) | 積層セラミック電子部品 | |
KR20110067509A (ko) | 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법 | |
JP2013214698A (ja) | 内部電極用導電性ペースト組成物及びそれを含む積層セラミック電子部品 | |
WO2012023406A1 (ja) | 積層セラミック電子部品 | |
KR101792275B1 (ko) | 내부 전극용 도전성 페이스트, 이를 포함하는 적층 세라믹 전자 부품 및 그 제조 방법 | |
JP6314466B2 (ja) | 積層セラミック電子部品 | |
JP5498973B2 (ja) | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 | |
JP2009182011A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP2021061289A (ja) | セラミック電子部品の製造方法、およびカバーシート | |
JP2012114403A (ja) | 積層セラミックスキャパシタ用セラミックス組成物、これを含む積層セラミックスキャパシタ及びその製造方法 | |
JP4175284B2 (ja) | 積層セラミック電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121023 |