JP5206440B2 - セラミック電子部品 - Google Patents

セラミック電子部品 Download PDF

Info

Publication number
JP5206440B2
JP5206440B2 JP2009007663A JP2009007663A JP5206440B2 JP 5206440 B2 JP5206440 B2 JP 5206440B2 JP 2009007663 A JP2009007663 A JP 2009007663A JP 2009007663 A JP2009007663 A JP 2009007663A JP 5206440 B2 JP5206440 B2 JP 5206440B2
Authority
JP
Japan
Prior art keywords
electrode layer
electrode
chip
ceramic electronic
side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009007663A
Other languages
English (en)
Other versions
JP2010165910A (ja
Inventor
みゆき 柳田
健人 佐々木
哲 栗本
正彦 今野
友紀 森田
寿之 阿部
Original Assignee
Tdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社 filed Critical Tdk株式会社
Priority to JP2009007663A priority Critical patent/JP5206440B2/ja
Publication of JP2010165910A publication Critical patent/JP2010165910A/ja
Application granted granted Critical
Publication of JP5206440B2 publication Critical patent/JP5206440B2/ja
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Description

本発明は、セラミック電子部品に関する。

セラミック素体とその端面上に端子電極とを有する積層セラミックコンデンサなどのセラミック電子部品が、様々な電子機器等に用いられている。最近、電子機器の小型化、高性能化が進展しており、それに伴って、セラミック電子部品に対する小型化及び高容量化への要求が益々高まりつつある。

セラミック電子部品に関する技術として、実装時の半田付け性や、セラミック素体と端子電極との接合性を良好にするために、セラミック電子部品の端子電極を、組成の異なる複数の電極層が積層された積層構造にすることが提案されている(例えば、特許文献1、2)。このセラミック電子部品の端子電極の最外層には、セラミック電子部品の実装時における半田付け時の電極食われを防止するために、電気めっき法によって形成されるNi,Snめっき層が一般的に用いられている(例えば、特許文献2)。

特開平7−86080号公報 特開2003−243245号公報

セラミック電子部品の高容量化を図るためには、セラミック材料が本来有する絶縁抵抗などの特性を極力維持することが望ましい。ところが、セラミック電子部品のめっき層形成時におけるめっき液の浸食や空気中の水分の浸入等によって、セラミック電子部品の絶縁抵抗が低下する場合がある。また、端子電極を積層構造とすると、各層の焼結性の相違に起因して、クラックが発生したり、剥離したりする場合がある。

セラミック電子部品内部へのめっき液の浸入を抑制する方法としては、セラミック電子部品の頂部と稜部の端子電極を厚く形成する方法が挙げられる。しかし、このような方法では、端子電極が全体的に厚くなるため製品寸法が大型化し、製品寸法規格を満足することが困難となる。例えば、チップコンデンサの場合には、端子電極の厚みを大きくすると、製品寸法規格を満足するためにセラミック素体の形状寸法を小さくする必要があり、高容量化・大容量化を図ることが困難であった。

本発明は、かかる事情に鑑みてなされたものであり、製品寸法を維持しつつ優れた絶縁信頼性を有するセラミック電子部品を提供することを目的とする。

上記目的を達成するため、本発明では、内部電極が埋設された略直方体形状のチップ素体と、内部電極が露出するチップ素体の端面と端面に直交する側面の一部とを覆い、内部電極と電気的に接続された端子電極と、を備えるセラミック電子部品であって、端子電極は、チップ素体側から第1の電極層と、第1の電極層よりもガラス成分の含有量が少ない第2の電極層とを有しており、第2の電極層は、側面上における第1の電極層の一部を覆うように設けられているセラミック電子部品を提供する。

本発明のセラミック電子部品は、優れた絶縁信頼性を有する。本発明者らは、その要因を以下の通り推察している。本発明のセラミック電子部品は、セラミック素体の端面と直交する側面上において、ガラス成分の含有量が多い第1の電極層の一部のみを覆うように、ガラス成分の含有量が少ない第2の電極層が設けられている。このため、第1の電極層の全部を第2の電極層で覆う場合に比べて、電極層の焼結性の違いに基づく収縮率の差によって発生する応力を低減することができる。その結果、第1及び第2の電極層間の剥離の発生や、端子電極におけるクラックの発生等を抑制することができる。また、第1の電極層が、セラミック素体の端面だけではなく、側面の一部をも覆うように設けられているため、例えばめっき処理で第1及び第2の電極層上にめっき層を形成する場合に、チップ素体の端面付近へのめっき液の侵入を十分に防止することができる。これらの要因によって、優れた絶縁信頼性を有するセラミック電子部品とすることができる。

また、本発明のセラミック電子部品は、セラミック素体の側面上における第1の電極層の全てを覆うように第2の電極層を設けたものに比べて、側面上における端子電極の厚みを薄くすることも可能となり、一層の小型化を図ったり、相対的にセラミック素体のサイズを大きくして高容量化を図ったりすることが可能となる。

本発明のセラミック電子部品において、端子電極は、第1の電極層及び第2の電極層を覆う第3の電極層を有することが好ましい。セラミック電子部品が、第3の電極層として、例えばめっき層を有することによって、実装する際の電極食われを十分に抑制することができる。

本発明のセラミック電子部品において、端子電極は、チップ素体の頂部上に第2の電極層を有することが好ましい。このような構造とすることによって、通常破損し易いセラミック素体の頂部を、ガラス成分の含有量が少ない第2の電極層によって保護することが可能となる。また、第2の電極層のガラス成分の含有量が少ないために、頂部における第2の電極層と第3の電極層の密着性を十分に確保することが可能となる。これらの要因によって、絶縁信頼性に一層優れるセラミック電子部品とすることができる。

また、本発明では、第2の電極層が、端面と直交し且つ互いに隣り合う側面の間の稜部において、他方の端面側に伸びるように設けられていることが好ましい。このような構造とすることによって、通常破損し易いセラミック素体の稜部を第2の電極層によって保護することが可能となる。したがって、第3の電極層を、めっき液を用いて形成する場合に、セラミック素体へのめっき液等の浸入を十分に抑制することが可能となり、絶縁信頼性により一層優れるセラミック電子部品とすることができる。

また、本発明のセラミック電子部品の端子電極は、Cu,Ag,Pd,Au,Pt,Fe,Zn,Al,Sn及びNiから選ばれる少なくとも一種の元素を含有することが好ましい。これによって、端子電極の導電性が十分に確保できるセラミック電子部品を得ることができる。

本発明によれば、製品寸法を維持しつつ優れた絶縁信頼性を有するセラミック電子部品を提供することができる。

本発明のセラミック電子部品の好適な一実施形態を示す斜視図である。 図1に示すセラミック電子部品のII−II線の切断面を模式的に示す断面図である。 導体ペーストの付着工程及び導体シートの貼付工程を模式的に示す工程断面図である。 チップ素体1の両端部に焼付電極層8が形成されたチップ部材110の斜視図である。 図4のチップ部材110のV−V線の切断面を模式的に示す断面図である。 端面11と平行で、且つ端面に露出していない内部電極9の端部を通る面によるチップ部材110の切断面を模式的に示す断面図である。

以下、場合により図面を参照して、本発明の好適な実施形態について説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。

図1は、本発明のセラミック電子部品の好適な一実施形態を示す斜視図である。本実施形態のセラミック電子部品100は、チップ状の積層型セラミックコンデンサである。このセラミック電子部品100は、略直方体形状を有しており、例えば、長手方向(横)の長さが2.0mm程度、幅方向の長さ及び奥行き方向の長さが1.2mm程度である。

セラミック電子部品100は、略直方体形状のチップ素体1と、チップ素体1の両端部にそれぞれ形成された一対の端子電極3と、を備えている。チップ素体1は、互いに対向する端面11a及び端面11b(以下、纏めて「端面11」という。)と、端面11に垂直で互いに対向する側面13a及び13b(以下、纏めて「側面13」という。)と、端面11に垂直で互いに対向する側面15a及び側面15b(以下、纏めて「側面15」という。)とを有する。側面13と側面15とは互いに垂直である。

チップ素体1は、端面11と側面13aとの間の稜部R13、端面11と側面13bとの間の稜部R14、端面11と側面15aとの間の稜部R15、端面11と側面15bとの間の稜部R16、側面13aと側面15aとの間の稜部R33、側面15aと側面13bとの間の稜部R34、側面13bと側面11bとの間の稜部R35、及び、側面15bと側面13aとの間の稜部R36を有している。稜部R13〜R16、R33〜R36は、チップ素体1が研磨されてR形状を成している部分である。このようなR形状を有することによって、チップ素体1の稜部R13〜R16、R33〜R36における破損の発生を抑制することができる。チップ素体1における稜部の曲率半径は、例えば、セラミック電子部品100の幅方向の長さの3〜15%とすることができる。

端子電極3は、チップ素体1における端面11、稜部R13、稜部R14、稜部R15及び稜部R16を覆うとともに、側面13,15の端面11側の一部を一体的に覆うように設けられている。このため、端子電極3は、チップ素体1の頂部22を覆うように設けられている。

図2は、図1に示すセラミック電子部品のII−II線の切断面を模式的に示す断面図である。すなわち、図2は、図1に示すセラミック電子部品100を、側面13に垂直で側面15に平行な面で切断した場合の断面構造を示す図である。

端子電極3は、端面11、稜部R14〜16及び頂部22の上において、チップ素体1側から順に第1の電極層4、第2の電極層5及び第3の電極層6がこの順で積層された積層構造を有する。第1の電極層4は、第2の電極層5よりもガラス成分の含有量が高い。

第1の電極層4は、例えば、Cu,Ag,Pd,Au,Pt,Fe,Zn,Al及びNiから選ばれる少なくとも一つの元素を含む金属成分とガラス成分とを含有する。第1の電極層4は、金属成分とガラス成分とバインダ、分散剤及び溶剤の少なくとも一つとを含む導体ペーストを用いて形成される。

第2の電極層5は、例えば、Cu,Ag,Pd,Au,Pt,Fe,Zn,Al及びNiから選ばれる少なくとも一つの元素を含む金属成分を含有する。第2の電極層5は、金属成分とガラス成分とバインダ、分散剤及び溶剤の少なくとも一つとを含む導体ペーストを用いて形成される。第2の電極層5は、ガラス成分を含まなくてもよい。第3の電極層は、例えば、Ni層及びSn層が積層されためっき層であり、めっき液を用いて形成することができる。なお、第3の電極層はめっき層に限定されるものではなく、例えばハンダ付けが可能なAg−Pt等の電極層であってもよい。

第2の電極層5は、チップ素体1の側面13及び側面15上において、第1の電極層4の端面11側の一部を覆うように設けられている。すなわち、第2の電極層5は、チップ素体1の端面11上及び側面13,15の端面11側の一部の上に設けられている。一方、チップ素体1の側面13,15上において、第1の電極層4の他部の上には、第2の電極層は設けられていない。したがって、第1の電極層4の他部は、第2の電極層5によって覆われておらず、第3の電極層6と直接接触している。

チップ素体1の端面11a側に設けられている第2の電極層5は、稜部R33〜R36上において、端面11b側に伸びるように設けられている(図4)。このため、チップ素体1の稜部R33〜R36の一部及び頂部22は、ガラス成分の含有量の少ない緻密な第2の電極層5によって保護されている。

セラミック電子部品100において、端子電極3は、チップ素体1との接触面側にガラス成分の含有量の高い第1の電極層4を有している。このため、端子電極3とチップ素体1は十分に高い強度で接着されており、セラミック電子部品100は接続信頼性に優れる。

端子電極3は、第1の電極層4及び第2の電極層5を覆うように第3の電極層6を有している。具体的には、チップ素体1の端面11、稜部R13〜R16、頂部22、側面13,15の端面11側の一部及び稜部R33〜R36の端面11側の一部において、第3の電極層6が第2の電極層5を覆うように設けられている。このように、第2の電極層5上に第3の電極層6が設けられているため、第2の電極層5と第3の電極層6との密着性を十分に確保することができる。一方、チップ素体1の側面13,15上において、第1の電極層4上に第2の電極層5が設けられていない部分は、第1の電極層4と第3の電極層6とが直接接触するように、第1の電極層4上に第3の電極層6が設けられている。

チップ素体1は、複数の誘電体層7と複数の内部電極9とが交互に積層されて構成されている。この積層方向は、端子電極3が設けられている一対の端面11の対向方向に垂直であり、一対の側面13の対向方向に平行である。なお、説明の都合上、図2では、誘電体層7及び内部電極9の積層数を図面上で容易に視認できる程度の数としているが、所望の電気特性に応じて、誘電体層7及び内部電極9の積層数を適宜変更してもよい。積層数は、例えば、誘電体層7及び内部電極9を、それぞれ数十層としてもよく、100〜500層程度としてもよい。また、誘電体層7は、互いの間の境界が視認できない程度に一体化されていてもよい。

内部電極9aは、一方の端面11a側の端子電極3と電気的に接続されており、他方の端面11b側の端子電極3とは電気的に絶縁されている。また、内部電極9bは、他方の端面11b側の端子電極3と電気的に接続されており、一方の端面11a側の端子電極3とは電気的に絶縁されている。内部電極9a及び内部電極9bは、誘電体層7を挟んで交互に積層されている。本実施形態のセラミック電子部品100は、端面11a側の端子電極3と内部電極9bとの絶縁信頼性、及び端面11b側の端子電極3と内部電極9aとの絶縁信頼性に優れている。

端子電極3は、端面11及び側面13上において、それぞれ最大厚みT及びHを有する。また、端子電極3は、最も外側に配置される内部電極9bの端面11aに向かう延長線上において、厚みFを有する。ここで、従来の略直方体形状のチップ素体は、チップ素体の頂部付近において、端子電極の剥離やクラックの発生により、絶縁信頼性や接続信頼性が損なわれることがあった。優れた絶縁信頼性や接続信頼性を確保する観点からは、頂部付近における端子電極の厚み(図2中のF)を大きくすることが好ましいが、従来のセラミック電子部品では、当該厚みを大きくすると、結果的に端面上と側面上の厚み(図2中のTとH)が大きくなり、製品寸法規格を満足できなくなる場合があった。

しかしながら、本実施形態のセラミック電子部品100は、第2の電極層5が側面13,15上の端面11側の一部と端面11上とを覆うように設けられているため、厚みHの大きさを維持しつつ、厚みFを十分に大きくすることができる。このため、十分な小型化を図りつつ優れた絶縁信頼性を実現することができる。

端子電極3は、Cu,Ag,Pd,Au,Pt,Fe,Zn,Al、Sn及びNiから選ばれる少なくとも一種の元素を含有する金属や合金を含有することが好ましい。これによって、優れた接続信頼性を有するセラミック電子部品とすることができる。内部電極9は、Ni,Cuなどの卑金属を含有することが好ましい。誘電体層7は、例えば、チタン酸バリウムを含有する。

本実施形態の電子部品100では、第2の電極層5が、チップ素体1の側面13,15の端面11側の一部と端面11との上において、第2の電極層5よりもガラス成分の含有量が高い第1の電極層4を覆うように設けられている。このため、第1の電極層4と第2の電極層5との界面において、両電極層の焼結性の差に起因する応力が低減され、第1の電極層4と第2の電極層5と間の剥離や、焼付電極層8におけるクラックの発生を十分に抑制することができる。これによって、チップ素体1の稜部R13〜16上における各電極層の欠陥を十分に低減することができる。

また、ガラス成分の含有量が低く緻密な第2の電極層が稜部R13〜R16や頂部22を覆うように形成されているため、セラミック電子部品100は、十分に優れた機械的強度を有する。また、ガラス成分の含有量が低い第2の電極層の上にめっき層である第3の電極層6が形成されているため、第2の電極層5と第3の電極層6との間の密着性を十分に高いものとすることとができる。このため、第2の電極層5と第3の電極層6と剥離を十分に抑制することができる。このような構造を有するセラミック電子部品100は十分に優れた接続信頼性を有している。

次に、図1及び図2に示すセラミック電子部品100の製造方法の一例について説明する。セラミック電子部品100の製造方法は、チップ素体の形成工程、導体グリーンシートの形成工程、導体ペーストの付着工程、導体シートの貼付工程、乾燥工程、電極焼成工程、及びめっき工程を有する。以下、各工程について詳細に説明する。

チップ素体の形成工程では、チップ素体1を形成する。チップ素体1を形成するために、まず、誘電体層7となるセラミックグリーンシートを形成する。セラミックグリーンシートは、ドクターブレード法等を用いてセラミックスラリーをPETフィルム上に、塗布後、乾燥させて形成することができる。セラミックスラリーは、例えば、チタン酸バリウムを主成分とする誘電体材料に溶剤、及び可塑剤等を加え、混合することによって得ることができる。形成したセラミックグリーンシートに、内部電極9となる電極パターンをスクリーン印刷し、乾燥させる。電極パターンのスクリーン印刷には、Cu粉末又はNi粉末にバインダや溶剤等を混合した電極ペーストを用いることができる。

このようにして複数の電極パターン付グリーンシート形成し、積層する。続いて、電極パターン付グリーンシートの積層体を積層方向と垂直に切断して直方体形状の積層チップを形成し、加熱処理を行って脱バインダを行う。加熱処理は、180〜400℃で0.5〜30時間行うことが好ましい。加熱処理して得られた積層チップを800〜1400℃で0.5〜8.0時間焼成し、バレル研磨して面取りを行い、直方体形状の稜部をR状にする。これによって、チップ素体1を得ることができる。

導体グリーンシートの形成工程では、導体グリーンシートを形成する。具体的には、PET(ポリエチレンテレフタレート)フィルム上に、導体グリーンシート用のペーストを70μm程度の厚みで塗布する。導体グリーンシート用のペーストは、Cu,Ag,Pd,Au,Pt,Fe,Zn,Al又はNiを含む金属や合金の紛末と樹脂性のバインダと有機溶剤とを混合したものを用いることができる。

次に、PETフィルム上に塗布したペーストを乾燥させて、導体グリーンシートを形成する。乾燥後の導体グリーンシートには有機成分が残留している。導体グリーンシートの厚さは、10〜50μm程度とすることができる。

導体グリーンシートをPETフィルム上で所望のサイズに切断して、導体グリーンシート31(図3)を形成する。ここで、導体グリーンシート31は、チップ素体1に貼り合わせる貼り合わせ面が、チップ素体1の端面11よりも若干大きいサイズとなるように切断する。例えば、端面11と導体グリーンシート31の貼り合わせ面とがともに正方形の場合、端面11の面積を基準として、導体グリーンシートの大きさは100〜150%とすることが好ましい。切断後、PETフィルムを剥離することによって、導体グリーンシート31を得ることができる。

導体ペーストの付着工程では、チップ素体1に導体ペーストを付着させる。導体ペーストとしては、導体グリーンシート用のペーストが含有する成分にガラスフリットを加えたものを用いることもできる。チップ素体1の一方の端面11aを下方にして、端面11aと稜部R13〜R16と側面13,15の端面11a側の部分とを導体ペースト中に浸漬する。これにより、チップ素体1の端面11a、稜部R13〜R16、及び側面13,15の端面11側の部分に、導体ペーストを付着させる。

図3に、チップ素体1に導体ペースト33を付着させた後の状態を示す。図3は、導体ペーストの付着工程及び導体シートの貼付工程を模式的に示す工程断面図である。図3に示すように、導体ペーストの付着工程によって、チップ素体1の端面11aと稜部R13〜R16と側面13,15の端面11a側の部分とに導体ペースト33を付着させる。

導体シートの貼付工程では、図3に示すように、チップ素体1の端面11a上に導体グリーンシート31の一面31sを貼り合わせる。すなわち、チップ素体1の導体ペースト33が付着している一方の端面11aが導体グリーンシート31の一面31sに向かうようにして、チップ素体1を導体グリーンシート31に押し付ける。

導体グリーンシート31をチップ素体1の端面11a上に貼り付けると、チップ素体1の端面11aに付着していた導体ペースト33が端面11aの中心から端面11aの縁に向かう方向に押し出され、導体グリーンシート31とチップ素体1とが導体ペースト33を介して接着される。

接着時、導体ペースト33に含まれる有機溶剤が、乾燥した導体グリーンシート31に浸透し、導体グリーンシート31中に残留している有機成分を溶解する。その結果、導体グリーンシート31が可撓性を有することとなり、チップ素体1の稜部R13〜R16及び頂部22に沿うように変形して、導体グリーンシート31と導体ペースト33とが一体化する。なお、導体グリーンシート31中に残留している有機成分としては、例えば、導体グリーンシート用のペーストに含まれるバインダが挙げられる。

乾燥工程では、チップ素体に付着した導体ペースト33及び導体グリーンシート31を乾燥させて、ガラス成分の含有量が互いに異なる2つの層を有する導体層を形成する。この際、チップ素体1の端面11a側を下方に向けた状態で、導体ペースト33及び導体グリーンシート31を乾燥させる。

導体ペースト33は、導体グリーンシート31よりも有機溶剤の含有割合が高いので、導体グリーンシート31よりも乾燥過程における有機溶剤の揮発に伴う収縮率が大きい。このため、乾燥が進むにつれて、導体グリーンシート31が、稜部R13〜R16及び頂部22に沿うように変形する。

導体グリーンシート31の一面31sは、チップ素体1の端面11よりも若干大きいサイズを有している。このため、乾燥工程では、導体グリーンシート31の外周に沿った端部が、端面11a側の側面13,15の一部を覆うように変形する。これによって、ガラス成分の含有量が互いに異なる2つの層を有する導体層が形成される。

なお、導体ペースト33と導体グリーンシート31の一体化性や密着性は、例えば、ペースト中に含まれるバインダの含有量を変えることによって調整することができる。

続いて、チップ素体1の端面11b側についても、端面11a側と同様にして、導体ペーストの付着工程、導体シートの貼付工程及び乾燥工程を行う。これにより、チップ素体1の端面11b側にも端面11a側と同様の導体層を形成する。

電極焼成工程では、端面11上及び側面13,15上に形成された導体層を焼き付けて焼付電極層8を形成する。焼き付けは、例えば400〜850℃で0.2〜5.0時間行なう。焼き付けにより、チップ素体1の側面13,15上に付着した導体ペースト33の厚みが薄くなる。焼き付け後、図4に示すチップ部材110を得る。

図4は、チップ素体1の両端部に焼付電極層8が形成されたチップ部材110の斜視図である。焼付電極層8は、チップ素体1の側面13,15の端面11側の一部及び端面11の上において、チップ素体1側から、第1の電極層4と第2の電極層5とが積層された積層構造を有する。第1の電極層4は、第2の電極層5よりもガラス成分の含有量が高いため、チップ素体1と焼付電極層8とは、第1の電極層4によって強固に接着されている。一方、第2の電極層5は、ガラス成分が少ないため、第1の電極層4よりも緻密である。このため、後述するめっき工程において、めっき液によるチップ素体1の侵食を十分に抑制することができる。

めっき工程は、チップ部材110の焼付電極層8に電気めっきを施して、焼付電極層8の上にめっき層である第3の電極層6を形成する工程である。めっき層は、Niめっき浴(例えば、ワット浴)、Snめっき浴(例えば、中性Snめっき浴)を用いたバレルめっき法により、Niめっき層とSnめっき層と順次形成する方法によって得ることができる。

めっき工程によって、図2に示すような、第1の電極層4、第2の電極層5、第3の電極層6を有する端子電極3が得られる。第3の電極層6であるめっき層は、焼付電極層8の表面に沿って薄く形成されるので、端子電極3と焼付電極層8とは同様の形状を有する。以上の工程を有する製造方法によって、セラミック電子部品100を製造することできる。

なお、本明細書における「略直方体形状」とは、立方体形状や直方体形状のみならず、本実施形態におけるチップ素体1のように、直方体の稜線部分に面取りが施されて、稜部がR形状となっている形状を含むことはいうまでもない。すなわち、本実施形態におけるチップ素体は、実質的に立方体形状又は直方体形状を有していればよい。

以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に何ら限定されるものではない。例えば、上記実施形態では、セラミック電子部品100をコンデンサとして説明したが、これに限定されるものではない。本発明のセラミック電子部品は、バリスタ、インダクタ、又はLCRであってもよい。また、チップ素体1は、上述した誘電体層7に代えてバリスタ層又は磁性層であってもよい。

以下、実施例及び比較例に基づき本発明をさらに具体的に説明するが、本発明は以下の実施例に何ら限定されるものではない。

(実施例1)
<チップ素体の形成>
市販のBaTiO粉末、バインダ、有機溶剤、可塑剤等を混合してセラミックスラリーを調製した。このセラミックスラリーを、ドクターブレード法等を用いて、PETフィルム上に塗布した後、乾燥させてセラミックグリーンシートを形成した。

形成したセラミックグリーンシート上に、Cu粉末又はNi粉末にバインダや溶剤等を混合した電極ペーストをスクリーン印刷し、乾燥させて電極パターン付グリーンシートを形成した。

同じ方法を繰り返して行い、複数の電極パターン付グリーンシートを形成して積層し積層体を作製した。続いて、電極パターン付グリーンシートの積層体を積層方向と垂直に切断して直方体形状の積層チップを形成し、加熱処理を行って脱バインダを行った。加熱処理は、180〜400℃で0.5時間以上行った。加熱処理して得られた積層チップを800〜1400℃で0.5〜8.0時間焼成し、バレル研磨して面取りを行い、直方体形状の稜部をR状に加工して、略直方体形状を有するチップ素体1(図3)を得た。

<導体グリーンシートの形成>
市販のCu紛末と樹脂性バインダと有機溶剤とを混合してペーストを調製した。このペーストを市販のPETフィルム上に塗布して乾燥し、所定のサイズに切断して導体グリーンシートを形成した。なお、導体グリーンシートのチップ素体の端面と貼り合わされる面(主面)は、導体グリーンシートのチップ素体の端面と相似(正方形)であり、該主面の大きさは、該端面の大きさを基準として100〜150%とした。

<チップ部材110の作製>
市販のCu紛末と樹脂性バインダとガラスフリットと有機溶剤とを含有する導体ペーストを調製した。上述の通り形成したチップ素体の一方の端面側を下方にして、端面と該端面に隣接する稜部と側面の該端面側の部分とを導体ペースト中に浸漬した。これにより、図3に示すようにチップ素体1の一方の端面11a上、稜部上、及び側面の端面側の部分の上に、導体ペースト33を付着させた。

次に、図3に示すように、導体ペースト33を介して、チップ素体1の一方の端面11a上が導体グリーンシート31の一面31sに向かうようにして、チップ素体1を導体グリーンシート31に押し付けて、導体グリーンシートを端面11a上に貼り付けた。その後、導体ペースト33及び導体グリーンシート31を乾燥させ、ガラス成分の含有量が互いに異なる2つの層を有する導体層を形成した。導体グリーンシートは、その外周に沿った周縁部が変形し、側面13,15の端面11a側の一部、稜部R13〜R16及び頂部22を覆うように導体層が形成された。ここで、側面13,15上において、導体グリーンシート31は、チップ素体1に付着した導体ペースト33の一部を覆うように設け、乾燥させて導体層を形成した。

続いて、チップ素体1の端面11b側にも、端面11a側と同様にして、導体層を形成した。

次に、チップ素体1の端面11上及び側面13,15上に形成された導体層を、電気炉中、400〜850℃で0.2〜5.0時間の条件で焼き付けて、図4に示すような、端子電極として焼付電極層8を有するチップ部材110を作製した。

焼付電極層8は、チップ素体1の側面13,15における端面11側の一部及び端面11の上において、チップ素体1側から、第1の電極層4と第2の電極層5とが積層された積層構造を有していた。また、チップ素体1の側面13,15の上において、第1の電極層4は、第2の電極層5によって覆われていない部分を有していた。

上述の通り作製したチップ部材110の焼付電極層8の厚みを、以下の通りにして測定した。まず、図4に示すチップ部材110を、V−V線に沿って切断し、この切断面における焼付電極層8の厚みを顕微鏡観察によって、測定した。

図5は、図4に示すチップ部材110のV−V線の切断面を模式的に示す断面図である。すなわち、図5は、端面11に垂直で且つ端面11において対角線上に位置する一対の頂部22を通る面で切断したチップ部材110の模式断面図である。

図5に示す断面において、端面11上における端子電極の最大厚みをT1とし、一方の端面上に露出しておらず且つ最も外側に配置される内部電極9の該端面への延長線上における最大厚みをF1とし、稜部R34,R36上における最大厚みをH1とした場合の最大厚みの測定結果を表1に示す。

次に、同じ製造方法で作製され同じ構造を有する別のチップ部材110を、端面11と平行で且つ端面に露出していない側の内部電極9の端部を通る面で切断して、図6に示すような切断面を得た。図6は、端面11と平行で、且つ端面に露出していない内部電極9の端部を通る面によるチップ部材110の切断面を模式的に示す断面図である。電子顕微鏡観察によって、この切断面における焼付電極層8の厚みを測定した。側面13,15上における焼付電極層8の最大厚みをH2、稜部R33〜R36上における焼付電極層8の最小厚みをrとした場合の測定結果を表1に示す。

<チップコンデンサ100の作製>
チップ部材110の焼付電極層8の上に、バレルめっき法によりNiめっきを行ってNiめっき層を形成し、続いてSnめっきを行ってSnめっき層を形成し、Niめっき層とSnめっき層とがチップ素体側からこの順で積層されためっき層6を形成した。これによって、図1及び図2に示す形状を有するチップコンデンサ100を作製した。

チップコンデンサ100の絶縁信頼性評価を以下の通り行った。まず対向する端子電極間の初期絶縁抵抗(R)を測定した。その後、温度85℃において対向する端子電極の間に6.3Vの電圧を1000時間印加し、印加後の絶縁抵抗(R)を測定した。このRに対するRの割合(R/R)が1/100以下のものを「NG」と判定した。同じ製造方法で作製したチップコンデンサ100を合計100個準備して、上述の絶縁抵抗の測定を行った。「NG」と判定されたチップコンデンサの個数は表1に示すとおりであった。

(比較例1)
実施例1と同様にしてチップ素体を作製し、このチップ素体の一方の端面と該端面に隣接する稜部と側面の該端面側の部分とを実施例1と同じ導体ペースト中に浸漬し、チップ素体の端面上、稜部上、及び側面の端面側の部分の上に導体ペーストを付着させた。導体ペーストが付着したチップ素体を乾燥させて導体層を形成した。チップ素体の他方の端面側にも同様にして導体層を形成した。

次に、チップ素体の端面上及び側面上に形成された導体層を、電気炉中、400〜850℃で0.2〜5.0時間の条件で焼き付けて、端子電極として焼付電極層を有するチップ部材を作製した。このチップ部材は、端子電極としてペーストを用いて形成された1つの電極層のみを有していた。

実施例1と同様にして、上述のチップ部材における焼付電極層の厚みを測定した。測定結果は表1に示す通りであった。

実施例1の「チップコンデンサ100の作製」と同様にして、上述のチップ部材にめっき層を形成した。このようにして得られたチップコンデンサは、側面の両端面側の一部及び端面上において、ペーストを用いて形成された1つの電極層と該電極層の表面全体を覆うめっき層からなる1つの電極層とが積層された2層構造を有する端子電極を備えていた。このようなチップコンデンサの絶縁信頼性の評価を実施例1と同様にして行った。結果は表1に示すとおりであった。

(比較例2)
実施例1と同様にしてチップ素体を作製し、このチップ素体の一方の端面と該端面に隣接する稜部と側面の該端面側の部分とを実施例1と同じ導体ペースト中に浸漬した。導体ペーストが付着したチップ素体を乾燥させて導体層を形成した。その後、さらに上記導体ペースト中にチップ素体を同様に浸漬して、上記導体層を完全に覆うように、該ペーストを付着させた。その後、乾燥させて、更に浸漬及び乾燥を繰り返して、チップ素体1の一方の端面、稜部、及び側面の端面側の部分の上に、積層構造を有する導体層を形成した。チップ素体の他方の端面上にも同様にして導体層を形成した。

次に、チップ素体の端面上及び側面上に形成された導体層を、電気炉中、400〜850℃で0.2〜5.0時間の条件で焼き付けて、端子電極として3つの電極層が積層された焼付電極層を有するチップ部材を作製した。

実施例1と同様にして、上述のチップ部材における焼付電極層の厚みを測定した。評価結果は表1に示す通りであった。

実施例1の「チップコンデンサ100の作製」と同様にして、上述のチップ部材にめっき層を形成した。このようにして得られたチップコンデンサは、側面の両端面側の一部及び端面上において、ペーストを用いて形成された3つの電極層と該電極層の表面全体を覆うめっき層からなる1つの電極層とが積層された4層構造を有する端子電極を備えていた。このようなチップコンデンサの絶縁信頼性の評価を実施例1と同様にして行った。結果は表1に示すとおりであった。

表1に示すように、チップ素体の側面上において、内側にある第1の電極層4の一部を覆うように外側にある第2の電極層5が形成された実施例1のチップコンデンサは、優れた絶縁信頼性を示した。また、チップ素体上における焼付電極層の厚みの差が十分に低減されており、絶縁信頼性と小型化とを十分に両立できることが確認された。

一方、比較例1のチップコンデンサは絶縁信頼性が低かった。これは厚みT1が大きいものの、厚みF1や厚みrが小さいため、めっき液の浸透によって劣化したものと考えられる。

また、比較例2のチップコンデンサでは、比較例1よりも焼付電極層全体の厚みを大きくしたため、厚みF1や厚みrを大きくすることができ、めっき液の浸透による劣化をある程度抑制することができた。しかしながら、厚みT1が大きく、十分な小型化を図ることが困難であることが確認された。また、実施例1に比べて絶縁信頼性に劣っていることが確認された。

1…チップ素体、3…端子電極、4…第1の電極層、5…第2の電極層、6…第3の電極層(めっき層)、7…誘電体層、8…焼付電極層、9…内部電極、11…端面、13,15…側面、22…頂部、31…導体グリーンシート、33…導体ペースト、100…セラミック電子部品(チップコンデンサ)、110…チップ部材、R13〜R16,R33〜R36…稜部。

Claims (4)

  1. 内部電極が埋設された略直方体形状のチップ素体と、
    前記内部電極が露出する前記チップ素体の端面と前記端面に直交する側面の一部とを覆い、前記内部電極と電気的に接続された端子電極と、を備えるセラミック電子部品であって、
    前記端子電極は、前記チップ素体側から第1の電極層と、前記第1の電極層よりもガラス成分の含有量が少ない第2の電極層と、を有しており、
    前記第2の電極層は、前記側面上における前記第1の電極層の一部のみを覆うように設けられており、
    前記第2の電極層の、一方の前記端面と直交し且つ互いに隣り合う前記側面の間の稜部上に設けられた部分の方が、該稜部以外の前記側面上に設けられた部分よりも、他方の前記端面に近い領域まで前記第1の電極層を覆うセラミック電子部品。
  2. 前記端子電極は、前記第1の電極層及び前記第2の電極層を覆う第3の電極層を有する請求項1記載のセラミック電子部品。
  3. 前記端子電極は、前記チップ素体の頂部上に前記第2の電極層を有する請求項1又は2記載のセラミック電子部品。
  4. 前記端子電極は、Cu,Ag,Pd,Au,Pt,Fe,Zn,Al,Sn及びNiから選ばれる少なくとも一種の元素を含有する請求項1〜のいずれか一項に記載のセラミック電子部品。
JP2009007663A 2009-01-16 2009-01-16 セラミック電子部品 Active JP5206440B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009007663A JP5206440B2 (ja) 2009-01-16 2009-01-16 セラミック電子部品

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009007663A JP5206440B2 (ja) 2009-01-16 2009-01-16 セラミック電子部品
US12/686,651 US20100202098A1 (en) 2009-01-16 2010-01-13 Ceramic electronic part
KR1020100003733A KR101107236B1 (ko) 2009-01-16 2010-01-15 세라믹 전자부품
CN 201010003898 CN101783243B (zh) 2009-01-16 2010-01-15 陶瓷电子部件

Publications (2)

Publication Number Publication Date
JP2010165910A JP2010165910A (ja) 2010-07-29
JP5206440B2 true JP5206440B2 (ja) 2013-06-12

Family

ID=42523175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009007663A Active JP5206440B2 (ja) 2009-01-16 2009-01-16 セラミック電子部品

Country Status (4)

Country Link
US (1) US20100202098A1 (ja)
JP (1) JP5206440B2 (ja)
KR (1) KR101107236B1 (ja)
CN (1) CN101783243B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019159A (ja) 2010-07-09 2012-01-26 Tdk Corp セラミック電子部品
KR101751058B1 (ko) * 2010-12-10 2017-06-27 삼성전기주식회사 적층 세라믹 캐패시터 및 그 제조 방법
JP2013051392A (ja) * 2011-08-02 2013-03-14 Murata Mfg Co Ltd 積層セラミック電子部品
US20130107419A1 (en) * 2011-10-28 2013-05-02 Kemet Electronics Corporation Multilayered ceramic capacitor with improved lead frame attachment
JP6242337B2 (ja) * 2011-11-16 2017-12-06 スチュアート,マーティン,エー. 高エネルギー密度蓄電装置
KR102029468B1 (ko) * 2012-01-18 2019-10-07 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101983144B1 (ko) * 2013-07-17 2019-05-28 삼성전기주식회사 칩 인덕터
KR101452128B1 (ko) * 2013-08-26 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2015111652A (ja) * 2013-10-31 2015-06-18 株式会社村田製作所 電子部品
KR101477426B1 (ko) * 2013-11-04 2014-12-29 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2016012689A (ja) * 2014-06-30 2016-01-21 株式会社村田製作所 セラミック電子部品
US20160212850A1 (en) * 2015-01-15 2016-07-21 Murata Manufacturing Co., Ltd. Electronic component and electronic component-mounted structure
KR20160109858A (ko) * 2015-03-13 2016-09-21 삼성전기주식회사 적층 세라믹 전자부품, 그 제조방법 및 전자부품이 실장된 회로기판
US10242803B2 (en) * 2015-07-19 2019-03-26 Vq Research, Inc. Methods and systems for geometric optimization of multilayer ceramic capacitors
JP2017073435A (ja) * 2015-10-06 2017-04-13 Tdk株式会社 電子部品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2920A (en) * 1843-01-20 brandreth
JPH0897072A (ja) * 1994-09-29 1996-04-12 Tokin Corp 積層セラミックチップ型電子部品
JPH08162357A (ja) * 1994-11-30 1996-06-21 Murata Mfg Co Ltd セラミック電子部品
JPH08203769A (ja) * 1995-01-25 1996-08-09 Murata Mfg Co Ltd セラミック電子部品
JPH10284343A (ja) * 1997-04-11 1998-10-23 Mitsubishi Materials Corp チップ型電子部品
JPH1140462A (ja) * 1997-07-22 1999-02-12 Tdk Corp Cr複合電子部品とその製造方法およびインダクタ
JP3436127B2 (ja) * 1998-04-22 2003-08-11 株式会社村田製作所 電子部品用端子電極及び電子部品
JP4423707B2 (ja) * 1999-07-22 2010-03-03 Tdk株式会社 積層セラミック電子部品の製造方法
WO2006022060A1 (ja) * 2004-08-27 2006-03-02 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサおよびその等価直列抵抗調整方法
JP4844311B2 (ja) * 2006-09-14 2011-12-28 株式会社村田製作所 セラミック電子部品
JP4475294B2 (ja) * 2007-05-30 2010-06-09 Tdk株式会社 積層コンデンサ
US7808770B2 (en) * 2007-06-27 2010-10-05 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor

Also Published As

Publication number Publication date
JP2010165910A (ja) 2010-07-29
CN101783243B (zh) 2012-04-25
CN101783243A (zh) 2010-07-21
US20100202098A1 (en) 2010-08-12
KR20100084481A (ko) 2010-07-26
KR101107236B1 (ko) 2012-01-25

Similar Documents

Publication Publication Date Title
JP5332475B2 (ja) 積層セラミック電子部品およびその製造方法
JP5319007B1 (ja) 積層チップ電子部品、その実装基板及び包装体
JPWO2009066507A1 (ja) 積層セラミック電子部品
JPWO2007080852A1 (ja) 積層コンデンサ
JP2012156315A (ja) 積層セラミック電子部品
JP2009054973A (ja) 積層コンデンサおよびコンデンサ実装基板
JP2018061058A (ja) 積層チップ電子部品、その実装基板及び包装体
JP5485351B2 (ja) 積層チップ電子部品、その実装基板及び包装体
JP4305808B2 (ja) 積層コンデンサ
JP2011124529A (ja) 積層セラミックキャパシタ
KR101266343B1 (ko) 세라믹 전자 부품
JP5533387B2 (ja) セラミック電子部品
KR101140455B1 (ko) 세라믹 전자부품 및 그 제조방법
JP6275377B2 (ja) 積層チップ電子部品、その実装基板及び包装体
TWI412047B (zh) 陶瓷電子零件
JP2005259772A (ja) 積層セラミックコンデンサ
JP4905498B2 (ja) 積層型セラミック電子部品
JP5751080B2 (ja) 積層セラミック電子部品
JP2007036003A (ja) 積層コンデンサ
US8654504B2 (en) Monolithic ceramic electronic component
CN105097282B (zh) 层叠陶瓷电容器
KR101127870B1 (ko) 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법
JP4358220B2 (ja) 積層型圧電素子
US9196422B2 (en) Multilayer ceramic capacitor having high capacity and method of manufacturing the same
JP5246347B2 (ja) 積層型セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20111019

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20121108

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20130122

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20130204

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3