JPWO2007010768A1 - コンデンサおよびその製造方法 - Google Patents

コンデンサおよびその製造方法 Download PDF

Info

Publication number
JPWO2007010768A1
JPWO2007010768A1 JP2007525947A JP2007525947A JPWO2007010768A1 JP WO2007010768 A1 JPWO2007010768 A1 JP WO2007010768A1 JP 2007525947 A JP2007525947 A JP 2007525947A JP 2007525947 A JP2007525947 A JP 2007525947A JP WO2007010768 A1 JPWO2007010768 A1 JP WO2007010768A1
Authority
JP
Japan
Prior art keywords
capacitor
electrode
dielectric layer
dielectric
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007525947A
Other languages
English (en)
Inventor
宏 國松
宏 國松
吉致 大藪
吉致 大藪
忠洋 南川
忠洋 南川
前田 昌禎
昌禎 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2007010768A1 publication Critical patent/JPWO2007010768A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】低背かつ屈曲可能であるとともに、層間の密着強度に優れたコンデンサを提供する。【解決手段】誘電体層と、前記誘電体層の第1の主面に形成された第1の容量電極と、前記誘電体層の第2の主面に形成された第2の容量電極と、前記誘電体層の第1の主面に形成され前記第2の容量電極と電気的に接続されている引き出し電極とを備え、前記誘電体層の厚みは5μm以下であり、前記第1の容量電極と前記第2の容量電極の厚みの和は5μm以上かつ前記誘電体層の厚みの2倍以上であり、前記第1および第2の容量電極と前記引き出し導体とは展性を有する金属からなり、前記誘電体層と前記第1および第2の容量電極とを同時に焼結してなる。【選択図】 図1

Description

本発明は、コンデンサおよびその製造方法に関する。
電子機器に使用される電子部品の一種としてコンデンサがあるが、近年の電子機器の小型化に伴ってコンデンサのサイズも小型化している。例えば積層セラミックコンデンサでは、0603サイズ(実装面積0.6mm×0.3mm)、1005サイズ(実装面積1.0mm×0.5mm)などの実装面積が小さい製品が、通信機などの小型化の要求が強い市場では主流を占めつつある。
そして最近では、実装面積の縮小にとどまらず、部品の低背化も強く要求されている。その理由は、例えば携帯電話などでは極めて限られたスペースに実装基板を組み込む必要があり、面積だけではなく厚み方向の寸法の制約も厳しいからである。
しかしながら、積層セラミックコンデンサは複数の内部電極層と誘電体セラミック層を積み重ねて構成されており、誘電体セラミックは比較的脆いため、例えば厚みを50μm以下とすることは機械的強度の確保の観点から困難であった。積層セラミックコンデンサの厚みの1/2以上を占める誘電体セラミックスは比較的脆いため、素子の厚みを50μm以下とすると十分な機械的強度を確保できずにハンドリングが困難になるためである。
また、近年、実装基板として屈曲可能なフレキシブル基板の使用も拡大しており、かかる基板への実装可能なコンデンサも求められている。
低背化に好適と考えられる構造を有するコンデンサとして、例えば特許文献1に記載されたセラミックコンデンサがある。このセラミックコンデンサは、セラミック基板の両面に容量電極を形成し、一方の容量電極と同一の面に、他方の容量電極と電気的に接続した導出電極を形成してなる。このセラミックコンデンサは、積層コンデンサのように多数の誘電体層を積層していないため、積層コンデンサと比較するとある程度の低背化が可能であると考えられる。
他の先行技術としては、特許文献2に記載されたセラミックコンデンサがある。このセラミックコンデンサは、厚み1〜10μmの緻密セラミック焼結層の両側に多孔質セラミック焼結層を形成し、多孔質セラミック焼結層に金属を含浸させて端子電極とするものである。この発明によれば、緻密セラミック焼結層を極めて薄く形成してもコンデンサ全体としての機械的強度を保つことができる。
また、低背で一定のフレキシブル性を有するコンデンサの先行技術としては、特許文献3に記載されたコンデンサがある。このコンデンサは、表面平滑な金属箔の上に誘電体を形成し、該誘電体上に導電層を形成するものである。
特開平7−111226号公報 特開平4−233711号公報 特開2005−39282号公報(特に段落0063〜0066、図11)
特許文献1に記載されたセラミックコンデンサはセラミック基板によってコンデンサ全体の機械的強度を確保している構造であり、前述のように誘電体セラミックスは比較的脆いため、セラミック基板の薄型化に限界がある。そのため、低背化に限界があるとともに、容量電極間の距離を小さくすることが困難なので大きな容量を得ることが困難である。また、セラミック基板は通常、屈曲不可能であるのでフレキシブル基板上への実装も難しい。
特許文献2に記載されたセラミックコンデンサにおいても、端子電極が多孔質セラミックに金属を含浸した構造であるため、屈曲困難な構造であり、フレキシブル基板への実装が困難である。また、多孔質セラミックに金属を含浸して端子電極としているため、緻密セラミック焼結層を介して対向する端子電極間の距離を一定に形成することが困難であり、距離が近い部分に電界が集中してリーク電流が増大したり耐電圧性が低下したりする。さらには、多孔質セラミックに金属を含浸して端子電極としているため、端子電極のパターニングが難しいという問題もある。
特許文献3に記載されたコンデンサでは、金属箔の展性により一定のフレキシブル性を有し、また、低背な構造とすることが可能である。しかし、平滑な金属箔上に誘電体を成膜するため、金属箔と誘電体の密着性を高めることが難しい。そのため、コンデンサを樹脂基板に埋め込んで使用するような場合には樹脂基板から受ける応力によって金属箔と誘電体の剥離が生じるおそれがある。また、樹脂基板に埋め込むような使用形態ではなくても、コンデンサ上に実装した半導体等の部品から応力を受けて金属箔と誘電体の剥離が生じるおそれがある。
本発明は上記の課題を解決するためになされたものであり、低背かつ屈曲可能であるとともに、層間の密着強度に優れたコンデンサを提供することを目的とする。
上記問題点を解決するために、本発明の好ましい実施形態に係るコンデンサは、誘電体層と、前記誘電体層の第1の主面に形成された第1の容量電極と、前記誘電体層の第2の主面に形成された第2の容量電極と、前記誘電体層の第1の主面に形成され前記第2の容量電極と電気的に接続されている引き出し電極とを備え、前記誘電体層の厚みは5μm以下であり、前記第1の容量電極と前記第2の容量電極の厚みの和は5μm以上かつ前記誘電体層の厚みの2倍以上であり、前記第1および第2の容量電極と前記引き出し電極とは展性を有する金属からなり、前記誘電体層と前記第1および第2の容量電極とを同時に焼結してなることを特徴とする。
第1および第2の容量電極の厚みの和を誘電体層の厚みよりも大きくし、第1および第2の容量電極によってコンデンサ全体の機械的強度を確保することにより、誘電体層を薄層化して素子を低背化するとともに大きな容量を得ることができる。また、誘電体セラミックスは脆い材料であるが、薄くすることによってある程度の屈曲に耐えられるようになるため、屈曲可能なコンデンサを得ることができ、フレキシブル基板への実装や、曲面への実装が可能となる。
第1および第2の容量電極と引き出し電極は展性を有する金属からなることが望ましく、金属のみからなることが好ましいが、金属の展性を阻害しない範囲で不純物や添加物を含んでいてもよい。
また、本発明では第1および第2の容量電極を誘電体層と同時に焼結した場合には、第1および第2の容量電極と誘電体層との密着力に優れたコンデンサを得ることができる。
また、本発明の好ましい実施形態に係るコンデンサにおいては、引き出し電極の周囲のできるだけ多くの部分が第1の容量電極に囲まれるような位置に引き出し電極を配置することにより、引き出し電極に接続される外部接続手段(例えばボンディングワイヤ、バンプ、ビアホールなど)が第1の容量電極に接続される外部接続手段に囲まれるように配置されることになり、引き出し電極に接続される外部接続手段で発生する磁界と第1の容量電極に接続される外部接続手段で発生する磁界が互いに打ち消しあって、インダクタンスを低減することができる。
より具体的には、例えば引き出し電極を前記第1の容量電極の中央部に配置して第1の容量電極に全周を囲まれるようにしたり、引き出し電極を誘電体層の辺の中途に辺に近接するように配置して該辺に対向する方向を除く方向において第1の容量電極に囲まれるようにしたり、引き出し電極を誘電体層の角部に配置して該角部の対角方向において第1の容量電極に囲まれるようにすると、引き出し電極に接続される外部接続手段を取り囲むように第1の容量電極に接続される外部接続手段を配置することが可能となり、インダクタンスを低減することができる。なお、「容量電極の中央部」とは厳密な「中央」あるいは「中心」を意味するものではなく、縁端近傍位置ではないという程度の意味である。
近年、電子機器の動作周波数が高周波化する傾向にあり、周波数が高くなるほどコンデンサの等価直列インダクタンスの低減が重要である。
さらにまた、本発明のコンデンサにおいては、前記引き出し電極を複数個備えるようにすることも好ましい。引き出し電極を複数設けることによって第2の容量電極の面内で電流経路が複線化するので、さらにコンデンサのインダクタンスを低減することができる。
本発明の好ましい実施形態に係るコンデンサの製造方法は、誘電体粉末とバインダとを含んでなり貫通孔を有する誘電体グリーンシートと、金属粉末とバインダとを含んでなる導体グリーンシートと、を用意する工程と、前記誘電体グリーンシートの両主面に、前記貫通孔の少なくとも一部を覆うように前記導体グリーンシートを重ねて圧着することにより積層体を形成する工程と、前記積層体を焼成する工程とを有し、前記誘電体グリーンシートが焼成されてなる誘電体層と、前記誘電体層の一方の主面に形成され前記導体グリーンシートが焼成されてなる第1の導体層と、前記誘電体層の他方の主面に形成され前記導体グリーンシートが焼成されてなる第2の導体層と、を有し、前記第1の導体層と前記第2の導体層とが前記貫通孔を介して電気的に接続しているコンデンサの製造方法であって、前記誘電体グリーンシートは前記誘電体層の厚みが5μm以下となるように形成され、前記導体グリーンシートは前記第1および第2の導体層の厚みの和が5μm以上かつ前記誘電体層の厚みの2倍以上となるように形成されていることを特徴とする。
さらに、前記第2の導体層の少なくとも一部は第2の容量電極であり、前記第1の導体層を、前記貫通孔を介して前記第2の容量電極と電気的に接続している引き出し電極と、前記第2の容量電極と電気的に絶縁されている第1の容量電極と、に分割する工程を含むようにしてもよい。
この製造方法により、誘電体層の厚みを十分に薄くするとともに第1および第2の導体層の厚みの和を誘電体層の厚みよりも十分に大きくし、第1および第2の導体層によってコンデンサ全体の機械的強度を確保することにより、誘電体層を薄層化して素子を低背化するとともに大きな容量を得ることができる。また、誘電体セラミックスは脆い材料であるが、薄くすることによってある程度の屈曲に耐えられるようになるため、屈曲可能なコンデンサを得ることができる。
なお、本発明でいう誘電体層の厚みとは最も薄い部分の厚みのことであり、導体層の厚みとは最も厚い部分の厚みのことである。
また、本発明の好ましい実施形態では、導体グリーンシートと誘電体グリーンシートとを積層して同時に焼結させているので、第1および第2導体層と誘電体層との密着力に優れたコンデンサを得ることができる。
さらに、第1の導体層をエッチング等によって分割して第1の容量電極と引き出し電極とを形成するようにすれば、同一面上に第1の容量電極と引き出し電極とを備えたコンデンサを容易に製造することができる。あるいは、第1の導体層は引き出し電極として用い、第1の容量電極は別途形成するようにしてもよい。
以上のように、本発明の好ましい実施形態によれば、第1および第2の容量電極の厚みを誘電体層よりも厚くするとともに、第1および第2の容量電極と誘電体層とを一体的に焼結してコンデンサを形成しているので、低背かつ屈曲可能であるとともに層間の密着強度に優れたコンデンサを得ることができる。
本発明の第1の実施例のコンデンサを示す平面図および断面図である。 本発明の第1の実施例のコンデンサの製造工程を示す断面図である。 本発明の第2の実施例のコンデンサを示す平面図および断面図である。 本発明の第3の実施例のコンデンサを示す平面図および断面図である。 本発明の第4の実施例のコンデンサを示す平面図および断面図である。
以下において添付図面を参照しつつ本発明を実施するための最良の形態について説明する。
図1(a)は本発明の第1の実施例に係るコンデンサを示す平面図であり、図1(b)は図1(a)のA−A線断面を示す断面図である。本発明のコンデンサは、誘電体層10と、誘電体層10の一方の主面に形成された第1の容量電極11および引き出し電極13と、誘電体層10の他方の主面に形成された第2の容量電極12と、を備えている。引き出し電極13は、誘電体層10に形成されている貫通孔14を介して第2の容量電極12と接続している。
誘電体層10はBaTiO3からなり、第1および第2の容量電極11,12と引き出し電極13とはNiからなる。そして、誘電体層10と第1および第2の容量電極11,12および引き出し電極13とは、同時に焼結されたものである。
また、誘電体層10の厚みはおよそ1.2μmであり、第1および第2の容量電極11,12と引き出し電極13の厚みはそれぞれおよそ7.5μmであって、第1の容量電極11と第2の容量電極12との厚みの和はおよそ15μmである。誘電体層10の厚みが十分に薄いので、コンデンサ全体として可撓性を有し、屈曲可能である。
次に、本実施例のコンデンサの製造方法について詳細に説明する。
(1)グリーンシートを準備する工程
BaTiO3を主成分とする平均粒径0.2μmの誘電体セラミック粉末と、ポリビニルブチラールを主成分とするバインダと、トルエンとエタノールとを体積比1:1の割合で混合した溶媒とを混合、分散し、誘電体セラミックスラリーを作製した。誘電体セラミック粉末とバインダと溶媒の混合比率は体積比で10:10:80とした。ここで、誘電体セラミック粉末の体積は、重量を測定して理論密度で除することによって算出した(以下、粉末の体積は同じ方法で算出した)。次に、ドクターブレード法によって誘電体セラミックスラリーをシート状に成形し、誘電体グリーンシートを得た。誘電体グリーンシートの厚みは、焼成後に1.2μmとなるように調整した。
また、平均粒径0.5μmのNi粉末と、ポリビニルブチラールを主成分とするバインダと、トルエンとエタノールとを体積比1:1の割合で混合した溶媒とを混合、分散し、導体スラリーを作製した。Ni粉末とバインダと溶媒の混合比率は体積比で10:10:80とした。次に、ドクターブレード法によって導体スラリーをシート状に成形し、導体グリーンシートを得た。導体グリーンシートの厚みは、焼成後に7.5μmとなるように調整した。
さらにまた、酸化物無機材料として平均粒径1.0μmのAl23(アルミナ)粉末を用意し、このAl23粉末と、ポリビニルブチラールを主成分とするバインダと、トルエンとエタノールとを体積比1:1の割合で混合した溶媒とを混合、分散し、焼成補助用セラミックスラリーを作製した。Al23粉末とバインダと溶媒の混合比率は体積比で10:10:80とした。次に、ドクターブレード法によって焼成補助用セラミックスラリーをシート状に成形し、厚さ100μmの焼成補助用グリーンシートを得た。
(2)積層工程
次に、図2(a)に示すようにレーザーによって誘電体グリーンシート20に直径100μmの貫通孔14を形成した。そして、図2(b)に示すような位置関係で誘電体グリーンシート20、導体グリーンシート21、焼成補助用グリーンシート22を積層した。より詳しくは、誘電体グリーンシート20の両主面の貫通孔14を覆う位置にそれぞれ導体グリーンシート21を配し、その外側に焼成補助用グリーンシート22が配されている。積層後に50℃、200MPaの条件で30秒間の圧着を行った。圧着することにより、誘電体グリーンシート20の一方の主面に圧着された導体グリーンシート21と他方の主面に圧着された導体グリーンシート21とが、貫通孔14の内部で接続した。なお、このとき、導体グリーンシート21同士が貫通孔14の内部で十分に接続していなくても、後述する焼成工程中に導体グリーンシート21の粘性が低下して貫通孔14の内部で接続される。
(3)焼成工程
得られた積層体を窒素雰囲気中280℃で5時間の熱処理をして脱脂処理を行った。さらに、還元雰囲気中1150℃で2時間キープし、その後、中性雰囲気にして降温した。なお、焼成雰囲気はNiの酸化還元平衡酸素分圧を基準としており、これより酸素分圧が低い状態を還元雰囲気と称し、平衡酸素分圧近傍を中性雰囲気と称している。
これにより、図2(c)に示すように、誘電体層10と誘電体層10の両主面にそれぞれ形成された第1および第2の導体層31,32とからなる焼結体が形成された。
焼成中、焼成補助用グリーンシート22は、第1および第2の導体層31,32から自然剥離していた。その理由は以下のように考えられる。
導体グリーンシートに含まれる金属粉末と焼成補助用グリーンシートに含まれるアルミナとでは、線膨張係数に比較的大きな差があることから、焼成工程中における焼成炉の降温時に熱収縮量に差が生じ、導体グリーンシートと焼成補助用グリーンシートとの界面に応力が生じる。さらに、焼成工程中に還元雰囲気から中性雰囲気側に酸素分圧を変化させることによって、導体グリーンシートに含まれる金属粉末(Ni粉末)の表面の酸化状態が変化して体積変化を生じる。この体積変化によって、導体グリーンシートと焼成補助用グリーンシートとの界面の応力がさらに増加する。
このように、線膨張係数の差に起因する界面の応力と、金属粉末表面の酸化状態の変化に起因する応力とが相俟って、焼成中の自然剥離が生じたものと考えられる。
(4)パターニングおよびカット工程
次に、第1の導体層31上にフォトレジストを塗布して露光・現像を行い、さらにウェットエッチングを行うことによって第1の導体層31の一部を除去して、第1の導体層31を図2(d)に示すように第2の導体層32(第2の容量電極12)と絶縁されている第1の容量電極11と、貫通孔14を介して第2の導体層32(第2の容量電極12)と接続している引き出し電極13とに分割した。さらに図に一点鎖線で示した切断線Bに沿って焼結体を1.0mm×0.5mmの寸法にカットし、図1(a),(b)に示したコンデンサが完成した。
ここで、上記と同様の製造方法によって誘電体層と第1および第2の導体層の厚みの和を種々変化させてコンデンサを作製し、R5mmに屈曲させた後に亀裂等が発生していないかを観察した。その結果を表1に示す。誘電体層と導体層の厚みは、FIB(集束イオンビーム加工)断面を測定して求めた。第1の導体層と第2の導体層に挟まれた部分の誘電体層のうち、最も薄い部分の厚みを「誘電体層厚み」とし、第1の導体層と第2の導体層のそれぞれ最も厚い部分の厚みの和を「導体層厚み」とした。
Figure 2007010768
試料番号3のコンデンサでは、導体層厚み(第1および第2の導体層の厚みの和)が誘電体層厚みの2倍よりも小さいため、コンデンサ全体の強度に占める誘電体層の強度の貢献度が比較的大きく、誘電体層の脆さがコンデンサ全体の強度に影響して導体層にクラックが確認された。試料番号4のコンデンサでは、導体層厚みが5μmよりも小さいため、導体層の機械的強度が不足し、導体層に亀裂が確認された。試料番号5のコンデンサでは、誘電体層厚みが5μmを超えているため、誘電体層が屈曲に耐えることができず、誘電体層に亀裂が確認された。これは、誘電体層を構成する誘電体セラミックスはもともと脆い材料であるため、十分に薄くしないと屈曲に耐えられないためである。
これに対して、本発明の範囲内である試料番号1,2のコンデンサは、R5mmに屈曲させた後にも、誘電体層、導体層に亀裂は発見されなかった。
第1の実施例では第1および第2の容量電極と引き出し電極とがそれぞれ一つずつ形成されているが、例えば図3(a)の平面図および図3(b)の断面図(図3(a)のC−C線断面図)に示すように、引き出し電極13を二つ形成して3端子コンデンサとしてもよい。このようにすれば、本発明のコンデンサをノイズフィルタとして使用することができる。また、第1または/および第2の容量電極も複数個形成されていてもよい。
次に、本発明の第3の実施例について説明する。図4(a)は本実施例のコンデンサを示す平面図であり、図4(b)は図4(a)のD−D線断面図である。このコンデンサでは、引き出し電極13が第1の容量電極11の中央部に配置され、引き出し電極13の全周が第1の容量電極11に囲まれている。
図4(a)において外部接続手段の一例としてのボンディングワイヤ15a,15bの接続位置は「×」で示されている。図4(b)に模式的に示すように、ボンディングワイヤ15aとボンディングワイヤ15bには互いに逆向きの電流が流れるため、磁界が打ち消しあってインダクタンスが低減される。
図5(a)は第4の実施例のコンデンサを示す平面図であり、図5(b)は図5(a)のE−E線断面図である。これは、引き出し電極13a,13b,13cを複数設けた場合の設計例である。図5(a)において外部接続手段の接続位置を「×」で示している。また、図が煩雑になることを避けるため、図5(b)では外部接続手段の図示を省略している。
外部接続手段で発生する磁界を打ち消しあってインダクタンスを低減させるためには、引き出し電極13a,13b,13cの周囲ができるだけ大きな角度で第1の容量電極11に囲まれるような配置に配置することが好ましく、必ずしも全周が囲まれている必要はない。
引き出し電極13aは誘電体層10の角部に配置されることによって、該角部の対角側のおよそ180°の範囲が第1の容量電極11に囲まれ、引き出し電極13aに接続される外部接続手段は、第1の容量電極11に接続される二つの外部接続手段と隣接している。引き出し電極13bは誘電体層10の辺の中途部分に、辺に近接して配置されていることによって、該辺に対向している部分以外のおよそ270°の範囲が第1の容量電極11に囲まれ、引き出し電極13bに接続される外部接続手段は、第1の容量電極11に接続される三つの外部接続手段と隣接している。引き出し電極13cは第1の容量電極11の中央部に配置されることにより、引き出し電極13の全周が(すなわち360°の範囲で)第1の容量電極11に囲まれ、引き出し電極13cに接続される外部接続手段は、第1の容量電極11に接続される四つの外部接続手段と隣接している。
また、このコンデンサでは、引き出し電極13a,13b,13cを複数設けることによって第2の容量電極12の面内で電流経路が複線化するので、さらにコンデンサの等価直列インダクタンスを低減することができる。
なお、図3〜図5のコンデンサにおいて特に説明しなかった部分は実施例1のコンデンサと同様であり、実施例1と同様の作用効果を奏している。
近年、電子機器の動作周波数が高周波化する傾向にあり、周波数が高くなるほどコンデンサの等価直列インダクタンスの低減が重要となるため、上記実施例は高周波信号を使用する電子機器に用いるコンデンサとして特に好適である。
上記実施例において、外部接続手段の具体例としてボンディングワイヤを示したが、バンプやビアホールなどであっても同様の作用効果が発生するので、外部接続手段が特に限定されるものではない。
上記実施例1〜4は本発明の具体的実施態様の例示であり、本発明が上記実施例に限定されるものではないことはいうまでもない。具体的には、例えば以下の点について適宜変更を加えることが可能である。
(A)誘電体層
誘電体層としては、強誘電体などの高い誘電率を得られる材料を用いることが好ましく、SrTiO3,(Ba,Sr)TiO3,Pb(Zr,Ti)O3などのペロブスカイト型構造を有する金属酸化物などが好適である。
(B)導体層
上記実施例では導体層としてNiを用いているが、Ni以外にCu,Agなどを用いてもよい。また、導電セラミックシートに、誘電体粉末を含有させることによって、導体層と誘電体層の密着力をさらに向上させることもできる。その場合、導体層が十分な展性を失わないように誘電体粉末の含有比率を調整する必要がある。
(C)焼成方法
上記の実施例では導体グリーンシートの外側に焼成補助用グリーンシートを圧着した状態で焼成を行ったが、焼成補助用グリーンシートを圧着せずに焼成してもよい。
(D)バインダおよび溶剤
誘電体グリーンシートおよび導体グリーンシートに含有されるバインダおよび溶剤は上記に限定されるものではなく、公知の材料から適宜選択することが可能である。また、消泡剤や可塑剤などの添加剤を適宜添加してもよい。
(E)貫通孔の充填
上記実施例では、誘電体グリーンシートに形成された貫通孔の一部を覆うように導体グリーンシートを圧着、焼成することにより、圧着時または焼成時に該貫通孔が導体グリーンシートによって充填されて、第1の導体層と第2の導体層とが電気的に接続するようにされているが、貫通孔の内部にあらかじめ導電性ペーストを充填してから導体グリーンシートを圧着するようにすれば、第1の導体層と第2の導体層をより確実に接続することができる。特に、誘電体グリーンシートが比較的厚い場合にこの方法が有効である。
試料番号のコンデンサでは、導体層厚み(第1および第2の導体層の厚みの和)が誘電体層厚みの2倍よりも小さいため、コンデンサ全体の強度に占める誘電体層の強度の貢献度が比較的大きく、誘電体層の脆さがコンデンサ全体の強度に影響して導体層にクラックが確認された。試料番号のコンデンサでは、導体層厚みが5μmよりも小さいため、導体層の機械的強度が不足し、導体層に亀裂が確認された。試料番号のコンデンサでは、誘電体層厚みが5μmを超えているため、誘電体層が屈曲に耐えることができず、誘電体層に亀裂が確認された。これは、誘電体層を構成する誘電体セラミックスはもともと脆い材料であるため、十分に薄くしないと屈曲に耐えられないためである。
【0044】
これに対して、本発明の範囲内である試料番号1〜3のコンデンサは、R5mmに屈曲させた後にも、誘電体層、導体層に亀裂は発見されなかった。
【実施例2】

Claims (7)

  1. 誘電体層と、前記誘電体層の第1の主面に形成された第1の容量電極と、前記誘電体層の第2の主面に形成された第2の容量電極と、前記誘電体層の第1の主面に形成され前記第2の容量電極と電気的に接続されている引き出し電極とを備え、
    前記誘電体層の厚みは5μm以下であり、
    前記第1の容量電極と前記第2の容量電極の厚みの和は5μm以上かつ前記誘電体層の厚みの2倍以上であり、
    前記第1および第2の容量電極と前記引き出し導体とは展性を有する金属からなり、前記誘電体層と前記第1および第2の容量電極とを同時に焼結してなることを特徴とするコンデンサ。
  2. 前記引き出し電極は、前記第1の容量電極の中央部に配置されて前記第1の容量電極に全周を囲まれていることを特徴とする請求項1に記載のコンデンサ。
  3. 前記引き出し電極は、前記誘電体層の辺の中途に辺に近接して配置され、該辺に対向する方向を除く方向において前記第1の容量電極に囲まれていることを特徴とする請求項1に記載のコンデンサ。
  4. 前記引き出し電極は、前記誘電体層の角部に配置され、該角部の対角方向において前記第1の容量電極に囲まれていることを特徴とする請求項1に記載のコンデンサ。
  5. 前記引き出し電極を複数個備えることを特徴とする請求項1ないし請求項4のうちいずれか一項に記載のコンデンサ。
  6. 誘電体粉末とバインダとを含んでなり貫通孔を有する誘電体グリーンシートと、金属粉末とバインダとを含んでなる導体グリーンシートと、を用意する工程と、
    前記誘電体グリーンシートの両主面に、前記貫通孔の少なくとも一部を覆うように前記導体グリーンシートを重ねて圧着することにより積層体を形成する工程と、
    前記積層体を焼成する工程とを有し、
    前記誘電体グリーンシートが焼成されてなる誘電体層と、前記誘電体層の一方の主面に形成され前記導体グリーンシートが焼成されてなる第1の導体層と、前記誘電体層の他方の主面に形成され前記導体グリーンシートが焼成されてなる第2の導体層と、を有し、前記第1の導体層と前記第2の導体層とが前記貫通孔を介して電気的に接続しているコンデンサの製造方法であって、
    前記誘電体グリーンシートは前記誘電体層の厚みが5μm以下となるように形成され、
    前記導体グリーンシートは前記第1および第2の導体層の厚みの和が5μm以上かつ前記誘電体層の厚みの2倍以上となるように形成されていることを特徴とするコンデンサの製造方法。
  7. 前記第2の導体層の少なくとも一部は第2の容量電極であり、
    前記第1の導体層を、前記貫通孔を介して前記第2の容量電極と電気的に接続している引き出し電極と、前記第2の容量電極と電気的に絶縁されている第1の容量電極と、に分割する工程を含むことを特徴とする請求項6に記載のコンデンサの製造方法。
JP2007525947A 2005-07-15 2006-07-10 コンデンサおよびその製造方法 Pending JPWO2007010768A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005206941 2005-07-15
JP2005206941 2005-07-15
JP2005303142 2005-10-18
JP2005303142 2005-10-18
PCT/JP2006/313646 WO2007010768A1 (ja) 2005-07-15 2006-07-10 コンデンサおよびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2007010768A1 true JPWO2007010768A1 (ja) 2009-01-29

Family

ID=37668650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007525947A Pending JPWO2007010768A1 (ja) 2005-07-15 2006-07-10 コンデンサおよびその製造方法

Country Status (3)

Country Link
US (2) US20080106845A1 (ja)
JP (1) JPWO2007010768A1 (ja)
WO (1) WO2007010768A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4438842B2 (ja) * 2007-08-31 2010-03-24 セイコーエプソン株式会社 半導体発光素子のための駆動回路およびこれを用いた光源装置、照明装置、モニタ装置、画像表示装置
TWI382433B (zh) * 2007-10-16 2013-01-11 Ind Tech Res Inst 提升自振頻率之電容結構
US20090122463A1 (en) * 2007-11-09 2009-05-14 Avx Corporation Top to bottom electrode connection on single layer ceramic capacitors
JP5672678B2 (ja) * 2009-08-21 2015-02-18 Tdk株式会社 電子部品及びその製造方法
JP5234521B2 (ja) * 2009-08-21 2013-07-10 Tdk株式会社 電子部品及びその製造方法
US9164586B2 (en) 2012-11-21 2015-10-20 Novasentis, Inc. Haptic system with localized response
US9837209B2 (en) * 2012-11-21 2017-12-05 Qualcomm Incorporated Capacitor structure for wideband resonance suppression in power delivery networks
US10125758B2 (en) 2013-08-30 2018-11-13 Novasentis, Inc. Electromechanical polymer pumps
US9507468B2 (en) * 2013-08-30 2016-11-29 Novasentis, Inc. Electromechanical polymer-based sensor
JP6610159B2 (ja) * 2015-10-20 2019-11-27 Tdk株式会社 薄膜キャパシタ
WO2019097750A1 (ja) * 2017-11-15 2019-05-23 株式会社村田製作所 フィルムコンデンサ、及び、金属化フィルム
US10373767B2 (en) * 2017-11-21 2019-08-06 Vactronix Scientific, Llc Structural supercapacitor composite and method of making same
CN107946074A (zh) * 2017-12-26 2018-04-20 广州天极电子科技有限公司 一种单层电容器及制备方法
JP2021524671A (ja) * 2018-05-21 2021-09-13 スリーエム イノベイティブ プロパティズ カンパニー 回路ダイを含む極薄でフレキシブルなデバイス
WO2022004021A1 (ja) * 2020-06-29 2022-01-06 Tdk株式会社 薄膜キャパシタ及びこれを備える電子回路基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01236698A (ja) * 1987-11-25 1989-09-21 Hitachi Ltd コンデンサ内蔵セラミック多層回路基板
JPH04233711A (ja) * 1990-12-28 1992-08-21 Mitsubishi Materials Corp セラミックコンデンサ及びその製造方法
JPH07201651A (ja) * 1993-12-28 1995-08-04 Sumitomo Metal Ind Ltd 積層コンデンサ
JP2001148325A (ja) * 1999-11-19 2001-05-29 Murata Mfg Co Ltd 積層コンデンサ、配線基板、デカップリング回路および高周波回路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5470412A (en) * 1992-07-30 1995-11-28 Sumitomo Metal Ceramics Inc. Process for producing a circuit substrate
US6709749B1 (en) * 1995-06-06 2004-03-23 Lamina Ceramics, Inc. Method for the reduction of lateral shrinkage in multilayer circuit boards on a substrate
US5936848A (en) * 1995-12-20 1999-08-10 Intel Corporation Electronics package that has a substrate with an array of hollow vias and solder balls that are eccentrically located on the vias
DE69837516T2 (de) * 1997-11-14 2007-12-27 Murata Mfg. Co., Ltd., Nagaokakyo Vielschichtkondensator
JP3666321B2 (ja) * 1999-10-21 2005-06-29 株式会社村田製作所 多層セラミック基板およびその製造方法
JP3337018B2 (ja) * 1999-11-19 2002-10-21 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US6395996B1 (en) * 2000-05-16 2002-05-28 Silicon Integrated Systems Corporation Multi-layered substrate with a built-in capacitor design
US6762107B2 (en) * 2001-04-27 2004-07-13 Matsushita Electric Industrial Co., Ltd. Capacitor and manufacturing method thereof
US7016490B2 (en) * 2001-05-21 2006-03-21 Conexant Systems, Inc. Circuit board capacitor structure for forming a high voltage isolation barrier
US6898846B2 (en) * 2002-08-21 2005-05-31 Potomac Photonics, Inc. Method and components for manufacturing multi-layer modular electrical circuits
US20040108134A1 (en) * 2002-10-11 2004-06-10 Borland William J. Printed wiring boards having low inductance embedded capacitors and methods of making same
JP2004146748A (ja) * 2002-10-28 2004-05-20 Alps Electric Co Ltd 薄膜キャパシタ素子
US6930875B2 (en) * 2003-06-12 2005-08-16 Tdk Corporation Multi-layered unit
US7029971B2 (en) * 2003-07-17 2006-04-18 E. I. Du Pont De Nemours And Company Thin film dielectrics for capacitors and methods of making thereof
US7056800B2 (en) * 2003-12-15 2006-06-06 Motorola, Inc. Printed circuit embedded capacitors
JP2007521638A (ja) * 2003-12-23 2007-08-02 テレフオンアクチーボラゲット エル エム エリクソン(パブル) キャパシタ
KR100925656B1 (ko) * 2005-05-10 2009-11-09 가부시키가이샤 무라타 세이사쿠쇼 박막 커패시터의 제조방법
US7339225B2 (en) * 2005-05-20 2008-03-04 Faraday Technology Corp. Capacitor structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01236698A (ja) * 1987-11-25 1989-09-21 Hitachi Ltd コンデンサ内蔵セラミック多層回路基板
JPH04233711A (ja) * 1990-12-28 1992-08-21 Mitsubishi Materials Corp セラミックコンデンサ及びその製造方法
JPH07201651A (ja) * 1993-12-28 1995-08-04 Sumitomo Metal Ind Ltd 積層コンデンサ
JP2001148325A (ja) * 1999-11-19 2001-05-29 Murata Mfg Co Ltd 積層コンデンサ、配線基板、デカップリング回路および高周波回路

Also Published As

Publication number Publication date
US20080106845A1 (en) 2008-05-08
US20090241312A1 (en) 2009-10-01
WO2007010768A1 (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
JPWO2007010768A1 (ja) コンデンサおよびその製造方法
JP5206440B2 (ja) セラミック電子部品
US10176924B2 (en) Multilayer ceramic capacitor and board for mounting of the same
JP5319007B1 (ja) 積層チップ電子部品、その実装基板及び包装体
JP5825322B2 (ja) 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板
KR102029469B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
JP7028416B2 (ja) 積層セラミック電子部品
KR101823174B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2012253337A (ja) 積層セラミック電子部品
KR20150018650A (ko) 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
JP2012253338A (ja) 積層セラミック電子部品
US11094460B2 (en) Capacitor component
JP2020191330A (ja) 積層セラミック電子部品及び積層セラミック電子部品の製造方法
CN112397309B (zh) 多层电容器和其上安装有该多层电容器的板
KR102018310B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2000012375A (ja) 積層セラミック電子部品
JP5429393B2 (ja) 積層セラミック電子部品、および積層セラミック電子部品の製造方法
JP7307827B2 (ja) 積層セラミック電子部品
JP6527612B2 (ja) 積層セラミックコンデンサ
JP2022099274A (ja) 積層型キャパシタ及びその実装基板
JP2022024185A (ja) 積層型キャパシタ及びその実装基板
KR20150012075A (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
CN101223614A (zh) 电容器及其制造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426