JP2021524671A - 回路ダイを含む極薄でフレキシブルなデバイス - Google Patents

回路ダイを含む極薄でフレキシブルなデバイス Download PDF

Info

Publication number
JP2021524671A
JP2021524671A JP2020565322A JP2020565322A JP2021524671A JP 2021524671 A JP2021524671 A JP 2021524671A JP 2020565322 A JP2020565322 A JP 2020565322A JP 2020565322 A JP2020565322 A JP 2020565322A JP 2021524671 A JP2021524671 A JP 2021524671A
Authority
JP
Japan
Prior art keywords
circuit die
substrate
channel
conductive
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020565322A
Other languages
English (en)
Other versions
JPWO2019224670A5 (ja
Inventor
マハジャン，アンキット
エー． シャー，セーガー
エー． シャー，セーガー
エル． ペクロフスキー，ミカイル
エル． ペクロフスキー，ミカイル
ジェイ． メッツラー，トーマス
ジェイ． メッツラー，トーマス
シー． ニカム，カイラ
シー． ニカム，カイラ
エー． ヴァンドレ，エリック
エー． ヴァンドレ，エリック
エー． アッパダイ，アニルッダ
エー． アッパダイ，アニルッダ
アール． オウィングス，ロバート
アール． オウィングス，ロバート
ケー． ラーセン，ジェレミー
ケー． ラーセン，ジェレミー
ハメード，ゾハイブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of JP2021524671A publication Critical patent/JP2021524671A/ja
Publication of JPWO2019224670A5 publication Critical patent/JPWO2019224670A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/034—Housing; Enclosing; Embedding; Filling the housing or enclosure the housing or enclosure being formed as coating or mould without outer sheath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/042—Printed circuit coils by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/006—Printed inductances flexible printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

例えば、コンデンサチップ、抵抗器チップ、及び／又はインダクタチップなどの回路ダイを含む極薄でフレキシブルな電気デバイスと、その製造及び使用方法とが提供される。回路ダイは、チャネルを有するフレキシブル基板の主表面に取り付けられる。導電性トレースがチャネル内に形成され、回路ダイと自己整合され、回路ダイの底面と直接接触している。

Description

本開示は、受動電子構成素子（例えば、コンデンサチップ、抵抗器チップ、及び／又はインダクタチップ）などの回路ダイを含む極薄でフレキシブルな電気デバイスと、その製造及び使用方法とに関する。
固体半導体ダイを印刷技術と統合すると、半導体技術の計算能力が、高スループット及びウェブベースプロセスでのファームファクタの柔軟性と組み合わされる。コンデンサ、抵抗器、及びインダクタなどの受動電子構成素子は、様々な回路において広く使用されている。例えば、これらはアンテナ及び回路周波数を同調させる役割を担う。市販の薄いベアダイ受動電子構成素子（例えば、コンデンサ）は、比較的厚く（例えば、約１００〜１５０マイクロメートル）、フレキシブルな材料、屈曲可能な材料、又は伸縮性材料から製作されることはない。
フレキシブル回路を形成するために、極薄でフレキシブルな受動電子構成素子を作製することが望まれている。簡潔に述べると、一態様では、本開示は、主表面を有する基板と、基板の主表面の位置合わせ領域上に配置された回路ダイと、基板の主表面上に配置され、位置合わせ領域内に延び、回路ダイの底面の下側の部分を有する１つ以上のチャネルと、１つ以上のチャネル内に形成され、回路ダイの底面に直接接触している１つ以上の導電性トレースと、を含む電気デバイスについて記述する。
別の態様では、本開示は、電気デバイスの製造方法について記述する。本方法は、主表面を有する基板を供給することであって、基板は主表面上に１つ以上のチャネルを有する、供給することと、基板の主表面の位置合わせ領域上に回路ダイを配置することであって、チャネルは、位置合わせ領域内に延びており、回路ダイの底面の下側の部分を有する、配置することと、導電性液体をチャネル内に配置することと、導電性液体をチャネル内に流して、回路ダイの底面と直接接触させることと、導電性液体を固化させて、回路ダイの底面と直接接触する１つ以上の導電性トレースを形成することと、を含む。
様々な予期せぬ結果及び利点が、本開示の例示的な実施形態において得られる。本開示の例示的実施形態の、そのような利点の１つは、受動電子構成素子が回路ダイの形態でフレキシブル回路に提供され、そこで、導電性トレース、コンタクト、及び構成素子が自己整合され、接続されて極薄でフレキシブルな電気回路が形成されることである。
以上が本開示の例示的な実施形態の様々な態様及び利点の概要である。上記の「発明の概要」は、本開示の特定の例示的な実施形態の、図示される各実施形態又は全ての実現形態を説明することを意図するものではない。以下の図面及び「発明を実施するための形態」は、本明細書に開示される原理を使用する特定の好ましい実施形態を、より詳細に例示するものである。
以下の本開示の様々な実施形態の詳細な説明を添付図面と併せて検討することで、本開示をより完全に理解し得る。
一実施形態による、位置合わせ領域につながるチャネルを有するフレキシブル基板の上面図である。 位置合わせ領域に配置された硬化性液体を有する図１Ａの基板の上面図である。 別の実施形態による、硬化性液体を介して位置合わせ領域に取り付けられたコンデンサチップを有する図１Ｂの基板の上面図である。 チャネル内に配置された導電性液体を有する図１Ｃの基板の上面図である。 コンデンサチップの周囲に堆積された誘電体材料を有する図１Ｄの基板の上面図である。 コンデンサチップ上に配置された上部導体を有する図１Ｅの基板の上面図である。 一実施形態による、図１Ｆの電気デバイスの断面図である。 別の実施形態による、図１Ｆの電気デバイスの断面図である。 別の実施形態による、図１Ｆの電気デバイスの断面図である。 一実施形態による、位置合わせ領域につながる２つのチャネルを有するフレキシブル基板の上面図である。 位置合わせ領域に配置された硬化性液体を有する図３Ａの基板の上面図である。 別の実施形態による、硬化性液体を介して位置合わせ領域に取り付けられた抵抗器チップを有する図３Ｂの基板の上面図である。 チャネル内に配置された導電性液体を有する図１Ｃの基板の上面図である。 一実施形態による、図３Ｄの電気デバイスの断面図である。 一実施形態による、インダクタチップの側面斜視図である。 一実施形態による、位置合わせ領域内に受け入れられた図５のインダクタに電気的に接続されたチャネルを有するフレキシブル基板の上面図である。 チャネル内に配置された導電性液体を有する図６Ａの基板の上面図である。 一実施形態による、図６Ｂの電気デバイスの断面図である。 図面において、類似の参照符号は類似の要素を表す。一定の縮尺で描かれないことがある上記に特定した図面は、本開示の様々な実施形態を説明しているが、「発明を実施するための形態」で指摘するように、他の実施形態もまた企図される。全ての場合に、本開示は、本明細書で開示される開示内容を、明示的な限定によってではなく、例示的な実施形態を示すことによって説明する。本開示の範囲及び趣旨に含まれる多くの他の修正及び実施形態が、当業者によって考案され得ることを理解されたい。
以下の定義された用語の用語解説に関して、これらの定義は、特許請求の範囲又は本明細書の他の箇所において異なる定義が提供されていない限り、本出願全体について適用されるものとする。
用語解説
ある特定の用語が、本明細書及び特許請求の範囲の全体を通して使用されており、これらの大部分については周知であるが、何らかの説明が必要とされる場合もある。以下を理解されたい：
用語「回路ダイ」は、その上に所与の機能回路が作製されている任意の好適な基板を指す。場合によっては、回路ダイは、ポリマー基板上に作製された薄いフレキシブルチップであり得る。フレキシブル回路ダイは、例えば、約５マイクロメートル〜約１ｍｍ、約１０マイクロメートル〜約５００マイクロメートル、又は約２０マイクロメートル〜約２００マイクロメートルの範囲内の厚さを有してもよい。
用語「硬化性材料」は、未硬化のときには粘性であり、熱、紫外線、又は別のエネルギー源に曝されると固化する材料を指す。硬化性材料は、硬化後に下側にある基板に接着可能である。
用語「導電性液体」は、毛管現象によってチャネル内を流動可能な液体組成物を指す。本明細書中に記載される導電性液体を固化させて、導電性トレースを形成することができる。導電性液体は、導電性トレースの形成に使用するのに望ましい性質を有する任意の適切な電子材料を含んでもよい。
特定の層に関する「接近する」という用語は、２つの層が互いに隣り合い（すなわち、隣接し）かつ直接接触しているか、又は互いと近接してはいるが直接接触はしていない（すなわち、これらの層の間に１つ以上の追加的な層が介在している）位置において、別の層と接合しているか、又はそれに取り付けられていることを意味する。
開示されたコーティングされた物品における様々な要素の位置に関する、「頂部（atop）」、「上（on）」、「上方（over）」、「底部（bottom）」、「上部（top）」、「上方（up）」、「覆って（covering）」、「最上（uppermost）」、「下側にある（underlying）」などの方向の用語を使用して、水平に配置された上向きの基板に対する、ある要素の相対位置を指す。しかしながら、別途指示のない限り、基材又は物品は、製造中又は製造後において何らかの特定の空間的向きを有するべきであるということが意図されるわけではない。
数値又は形状への言及に関する用語「約」又は「おおよそ」は、数値又は特性若しくは特徴の±５パーセントを意味するが、明示的に、正確な数値を含む。例えば、「約」１Ｐａ・ｓｅｃの粘度とは、０．９５〜１．０５Ｐａ・ｓｅｃの粘度を指すが、１Ｐａ・ｓｅｃちょうどの粘度も明示的に含む。同様に、「実質的に正方形」の外辺部とは、各横方向縁部が、他のいずれかの横方向縁部の長さの９５％〜１０５％の長さを有する４つの横方向縁部を有する幾何形状を説明することを意図するが、これはまた、各横方向縁部が正確に同じ長さを有する幾何形状を含むものとする。
特性又は特徴に関する用語「実質的に」は、その特性又は特徴が、その特性又は特徴の反対のものが呈される程度よりも高い程度で呈されることを意味する。例えば、「実質的に」透明な基材は、それが透過しない（例えば、吸収する及び反射する）放射線よりも多くの放射線（例えば、可視光）を透過する基材を指す。それゆえに、その表面上に入射する可視光のうちの５０％より多くを伝達する基材は、実質的に透明であるが、その表面上に入射する可視光のうちの５０％以下を伝達する基材は、実質的に透明ではない。
本明細書及び添付の実施形態において使用されるとき、単数形「ａ」、「ａｎ」及び「ｔｈｅ」は、特に内容により明確な指示がない限り、複数の対象を含む。したがって、例えば「化合物」を含有する微細繊維への言及は、２種以上の化合物の混合物を含む。本明細書及び添付の実施形態において使用されるとき、用語「又は」は、その内容が特に明確に指示しない限り、一般的に「及び／又は」を包含する意味で利用される。
本明細書で使用する場合、末端値による数値範囲での記述には、その範囲内に包含されるあらゆる数値が含まれる（例えば１〜５には１、１．５、２、２．７５、３、３．８、４、及び５が含まれる）。
特に指示がない限り、本明細書及び実施形態で使用される量又は成分、特性の測定値などを表す全ての数は、全ての場合において、「約」という用語によって修飾されていると理解されるものとする。これに応じて、特に指示がない限り、前述の明細書及び添付の実施形態の列挙において示す数値パラメータは、本開示の教示を利用して当業者が得ようとする所望の特性に応じて変化し得る。最低でも、各数値パラメータは少なくとも、報告される有効桁の数に照らして通常の丸め技法を適用することにより解釈されるべきであるが、このことは請求項記載の実施形態の範囲への均等論の適用を制限しようとするものではない。
以下に、本開示の様々な例示的実施形態を、図面を具体的に参照しながら説明する。本開示の例示的実施形態には、本開示の趣旨及び範囲から逸脱することなく、様々な修正及び変更を加えてもよい。したがって、本開示の実施形態は、以下に記載の例示的実施形態に限定されるものではないが、特許請求の範囲に記載されている限定及びそれらの任意の均等物により支配されるものであることを理解すべきである。
例えば、コンデンサチップ、抵抗器チップ、及び／又はインダクタチップなどの受動電子構成素子を含む極薄でフレキシブルな電気デバイスと、その製造及び使用方法とについて記載されている。受動電子構成素子（例えば、コンデンサ、抵抗器、及び／又はインダクタ）は、チャネルを有するフレキシブル基板の主表面に取り付けられた回路ダイの形態で提供される。導電性トレースがチャネル内に形成され、回路ダイと自己整合され、回路ダイの底面と直接接触している。
図１Ａ〜図１Ｆは、一実施形態による、極薄でフレキシブルなコンデンサチップを含むフレキシブル電気デバイスを形成するプロセスを示す。図２Ａ〜図２Ｂは、いくつかの実施形態による、フレキシブル電気デバイス１００及び１００’の断面図を示す。フレキシブル電気デバイスは、図１Ａに示すように基板２の主表面４上に形成される。いくつかの実施形態では、基板２はフレキシブル基板、例えば、不定長ポリマー材料のウェブであり得る。フレキシブル基板又はウェブは、ウェブ経路に沿って移動させるときに（例えば、縦方向及び／又は横断方向に沿って）伸張することができる。フレキシブル基板は、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレン、ポリスチレン、ポリウレタン等を含んでもよい。本明細書中に記載されるプロセスは、ウェブをウェブ経路に沿って搬送するための１つ以上のローラを含むロールツーロール装置上で行うことができる。いくつかの実施形態では、基板２又は基板２の一部分は硬質であってもよく、例えば、ベークライト、アクリロニトリルブタジエンスチレン（ＡＢＳ）、硬化エポキシ系等を含む材料で作製されると理解すべきである。基板２は、特徴部を形成するための任意の好適な材料から作製することができる。基板２は、例えば、約２ｍｍ以下、約１ｍｍ以下、約５００マイクロメートル以下、又は約２００マイクロメートル以下の厚さを有してもよい。主表面４上に形成されたパターン化された特徴部（例えば、チャネル、ポケット等）は、例えば、約５００マイクロメートル以下、約３００マイクロメートル以下、約１００マイクロメートル以下、約５０マイクロメートル以下、又は約１０マイクロメートル以下の最小寸法を有してもよい。
回路ダイを配置するように構成された位置合わせ領域６が、主表面上に存在する。パターン化された特徴部は、位置合わせ領域６に隣接する、基板２の主表面４上に形成することができる。図示した実施形態では、パターン化された特徴部は、基板２の主表面４上に形成された、入口チャネル１２ｉと出口チャネル１２ｏとの対を含む。入口チャネル１２ｉ及び出口チャネル１２ｏは、位置合わせ領域６内に延びる内部チャネル１２ｅにおいて流体的に接続されている。入口チャネルと出口チャネルを流体的に接続することによって形成される内部チャネルは、例えば、「Ｕ」字形、「Ｌ」字形、直線形状、曲線形状などの様々な形態又は形状を有することができることを理解されたい。
いくつかの実施形態では、パターン化された特徴部は、微細複製（micro-replication）プロセスによって基板２上に形成することができる。硬化性材料の層を基板上に設けることができる。硬化性材料としては、例えば、接着剤、アクリレート、ウレタン、エポキシ等を挙げることができる。例えば、構造用接着剤、感圧接着剤（ＰＳＡ）、エポキシ、他の種類の樹脂等を含む任意の好適な硬化性材料を使用することができることを理解されたい。接着剤の層は、例えば、フレキソ印刷、インクジェット印刷、ピコパルス印刷、ニードル印刷、マイクロピペット印刷等の印刷／計量分配などのいくつかの便利なコーティング技術のいずれかを用いて、基板上の局所的領域を覆うように、接着剤流体として適用してもよい。硬化性材料の層に押し付けて、その上にパターン化された特徴部を作製するために、微細複製（micro-replication）スタンプを提供することができる。次いで、硬化性材料は、例えば、熱放射、紫外線放射、又は電子線放射により硬化させることができる。他の便利な実施形態では、流体は、能動的又は受動的乾燥による溶媒蒸発によって乾燥され、基板上にパターン特徴部（例えば、チャネル）を形成することができる。パターン化された特徴部は、例えば、エンボス加工、マイクロ成形、マイクロマッチング、レーザエッチング、３Ｄ印刷などの任意の好適な方法によって基板上に形成することができることを理解されたい。
本出願において調製したサンプルの１つでは、硬化性材料は、Ｎｏｒｌａｎｄ Ｐｒｏｄｕｃｔ，Ｉｎｃ．（ＣＲＡＮＢＵＲＹ，ＮＪ，ＵＳＡ）からＮＯＡ−７３の商品名で市販されている光学接着剤の層であった。微細複製（micro-replication）スタンプは、Ｄｏｗ Ｃｏｒｎｉｎｇ，Ｍｉｄｌａｎｄ，ＭＩからＳｙｌｇａｒｄ １８４ ＰＤＭＳの商品名で市販されているシリコーンエラストマーキットを使用して作製されたポリジメチルシロキサン（ＰＤＭＳ）で作製した。ＰＤＭＳスタンプは、例えば、未架橋のＰＤＭＳポリマーを、パターン化成形型内に又はパターン化成形型に対して分配した後、硬化させることによって形成することができる。スタンプは、例えば、シリコーン、ガラス、透明セラミック、透明ポリマー等のような任意の好適な材料で作製することができることを理解されたい。いくつかの実施形態では、スタンプは、下側にある硬化性材料のＵＶ硬化を可能にするように透明であり得る。いくつかの実施形態では、スタンプは不透明であってもよく、下側の硬化性材料は熱硬化され得る。いくつかの実施形態では、硬化性材料は、電気回路の側面から硬化され得る。
図１Ｂを参照すると、位置合わせ領域６上に硬化性材料８の層が設けられている。例示的な硬化性材料としては、例えば、構造用接着剤、アクリル接着剤、エポキシ接着剤、ウレタン接着剤、光学接着剤などの接着剤を挙げることができる。いくつかの実施形態では、接着は、例えば、紫外線硬化性ポリウレタン化合物を用いて行うことができる。接着剤の層は、例えば、計量分配、スロットコーティング、カーテンコーティング、ノッチバーコーティング、メイヤーロッドコーティング、フレキソ印刷などのいくつかの好都合なコーティング技術のいずれかを用いて接着剤流体として適用してもよい。
多層コンデンサチップ２０は、図１Ｃに示すように、接着剤８を介して位置合わせ領域６の表面に取り付けられている。位置合わせ領域６がポケットを含む場合、多層コンデンサチップ２０は、接着剤８によってポケットの底面に取り付けることができる。接着剤８は、コンデンサチップ２０の下側に吸引されて拡散し、位置合わせ領域６の表面を接着する。接着剤８は、液体状態で、チャネル（例えば、１２ｅ）の縁部にピン留め（pinned）することができ、チャネルを傷つけない（図１Ｄ参照）。
多層コンデンサチップ２０は、入口チャネル１２ｉと出口チャネル１２ｏとの対に隣接して配置され、内部チャネル１２ｅはコンデンサチップ２０の底面の下側にある。図２Ａ〜図２Ｂに示すように、多層コンデンサチップ２０は、下側のチャネルに露出された部分２２２を有する底部導体２２を含む。
一般に、多層コンデンサチップ２０は、上部導体と底部導体とによって挟まれた誘電体層を含む（例えば、Ａｕ／ポリマー／Ａｕの多層構造）。コンデンサチップ２０は、例えば、約５マイクロメートル〜約１ｍｍ、約１０マイクロメートル〜約５００マイクロメートル、又は約２０マイクロメートル〜約２００マイクロメートルの範囲内の厚さを有してもよい。
図２Ａに示す実施形態では、コンデンサチップ２０が基板２上に配置された後に、上部導体２６が薄い誘電体層２４上に形成される。いくつかの実施形態では、薄い誘電体層２４は、多層（multiplayer）構造を有してもよい。図２Ａの薄い誘電体層２４は、例えば、薄いポリマー層２４２及び縮合（condensed）有機層２４４を含む。薄いポリマー層としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレン、ポリスチレン、ポリウレタン等を挙げることができる。縮合有機層は、例えばアクリレート層を含んでもよい。底部導体２２は、アクリレート層上にコーティングすることができる。多層コンデンサチップは、米国特許出願公開第２０１５／０２９４７９３号（Ｇｈｏｓｈら）に記載されている多層フィルムを含むことができ、これは参照により本明細書に組み込まれる。一実施形態では、縮合有機層は、ＳＲ８３３の商品名にてＡｒｋｅｍａ（Ｐａｒｉｓ，Ｆｒａｎｃｅ）から市販されているトリサイクルデカンメタノールジアクリレート（tricycle decane methanol diacrylate）を含むアクリレートモノマー混合物であってもよい。一実施例では、ＰＥＴの３マイクロメートルのシートを、アクリレートコーティングされた銅箔で積層する（laminate）ことにより、多層コンデンサ積層体を作製した。アクリレートをフラッシュ蒸留（flash evaporated）させ、銅の上で縮合させ、紫外線放射又は電子ビーム放射で硬化させた。例えば、約９０ｎｍ〜７００ｎｍの硬化ポリマー層厚さをもたらすように、モノマー流量、縮合速度、及びウェブ速度を選択した。
図２Ｂに示す実施形態では、多層コンデンサチップ２０’は、底部導体２２’と上部導体２６’との間に挟まれた薄い誘電体層２４’を含む。いくつかの実施形態では、薄い誘電体層２４’は、多層（multiplayer）構造を有してもよい。例えば、図２Ｂの薄い誘電体層２４’は、例えば、縮合有機層２４４’によって両側を挟まれた薄いポリマー層２４２’を含む。多層構造を製造するプロセスが、米国特許出願公開第２０１５／０２９４７９３号（Ｇｈｏｓｈら）に記載されており、これは参照により本明細書に組み込まれる。
図１Ｄを参照して、コンデンサチップ２０又は２０’が位置合わせ領域６に配置されると、導電性液体１６を入口チャネル１２ｉ内に計量分配することができる。導電性液体は、主に毛管力によってチャネル内を流動可能な液体組成物であってよい。導電性液体は、例えば、液体キャリア、及び１つ以上の電子材料、液体金属又は金属合金などを含んでもよい。本明細書に記載される導電性液体を固化させて、チャネル内に導電性トレースを形成する導電材料の連続層を残すことができる。適切な液体組成物としては、例えば、銀インク、銀ナノ粒子インク、反応性銀インク、銅インク、導電性ポリマーインク、液体金属又は合金（例えば、低温で融解し、室温で固化する金属又は合金）等を挙げることができる。
導電性液体は、例えば、インクジェット印刷、計量分配、マイクロ注入等を含む様々な方法によってチャネル内に送出することができる。いくつかの実施形態では、１つ以上のリザーバを、チャネルの端部に隣接し、チャネルの端部と流体連通するように設けることができる。リザーバは、計量分配された導電性液体に対して便利な収容部を提供するような形状とすることができる。導電性液体１６は、例えば、インクジェット印刷、ピエゾ式分注、ニードル式分注などの計量分配、スクリーン印刷、フレキソ印刷等によってリザーバ内に配分することができる。導電性液体１６は、毛細管圧によってリザーバからチャネルへと移動することができる。リザーバは、チャネルの深さと実質的に同じ深さを有してもよい。リザーバは、導電性液体を受け入れるのに好適な任意の望ましい形状及び寸法を有することができる。いくつかの実施形態では、リザーバは、例えば、約１マイクロメートル〜約１．０ｍｍ、約５マイクロメートル〜約５００マイクロメートル、又は約５０マイクロメートル〜約５００マイクロメートルの範囲の直径寸法を有してもよい。
導電性液体１６が入口チャネル１２ｉ内に送出されると、導電性液体１６は、毛細管圧によって、チャネルを通って遠位端から内部チャネル１２ｅへと経路案内され得る。理論に束縛されることを望むものではないが、導電性液体が毛管現象によってチャネル内を移動する能力にいくつかの要因が影響を及ぼし得ると考えられる。このような要因としては、例えば、チャネルの寸法、導電性液体の粘度、表面エネルギー、表面張力、乾燥などを挙げることができる。これら要因は、参照により本明細書中に組み込まれる米国特許第９，４０１，３０６号（Ｍａｈａｊａｎら）に記載されている。
導電性液体は、毛管作用を介して入口チャネル１２ｉに沿って移動し、内部チャネル１２ｅにおいてコンデンサチップ２０又は２０’の下に吸い上げられ、底部導体２２に直接接触し（図２Ａ〜図２Ｂも参照）、出口チャネル１２ｏから出てくる。入口チャネル及び出口チャネル（例えば、１２ｉ及び１２ｏ）は内部チャネル１２ｅにおいて流体的に接続されており、このことは、内部チャネル内に空気を閉じ込めることなく連続的な液体の流れを確実とするのに役立ち得る。次いで導電性液体を固化させて、図２Ａ〜図２Ｃに示すように導電性トレース１６’を作製する。
いくつかの実施形態では、導電性液体は、チャネル（例えば、入口チャネル１２ｉ又は出口チャネル１２ｏ）内に流れ込み、固化し、チャネル内に導電性トレースを形成することができる。例えば、導電性トレースは、液体導電性インクの溶媒を蒸発させることによって形成することができる。固化プロセス中、導電材料は、図２Ａ〜図２Ｂに示すように、チャネルの側壁上及び底部上に、並びにチャネルの頂部に位置するコンデンサチップの底部導体２２の一部分２２２上に堆積させることができる。このプロセスにおいて、導電材料は、回路ダイ上の底部導体と共形に接触することができる。固化プロセスは、コンデンサの下側のチャネル内に若干のボイド空間を残す場合がある。このボイド空間は、構造を保護するために、封入材で充填することができる。封入材としては、例えば、誘電体材料、ポリマー材料等が挙げることができる。いくつかの実施形態では、封入材は、毛管液体流として送出されて、チャネルを充填することができる。液体は、チャネルに流れ込むことができ、次いで、導電性トレースと回路ダイとの間に形成された接触界面を強化するために固化させることができる。また、コンデンサと支持基板との間のギャップ内へ流れる液体を次いで固化させて、基板と回路ダイとの間に形成された接触界面を補強することができる。
図１Ｅに示す実施形態では、誘電体材料３２がコンデンサチップ２０の周囲に堆積されて、底部導体２２を絶縁及び保護する。誘電体材料３２はまた、導電性トレース１６’が形成されるチャネルを充填するために提供される。いくつかの実施形態では、誘電体材料３２は、熱硬化性エポキシの硬化物を含んでもよい。誘電体材料は、例えば、アクリレート、ウレタン、エポキシ、ポリスチレン、ポリ（メチルメタクリレート）（ＰＭＭＡ）などの任意のポリマー誘電体材料、及び例えば、ＳｉＯ２、ＴｉＯ２、ＺｒＯｘ、ＢａＳｒＴｉＯｘなどの任意の添加剤を含むことができることを理解されたい。
図１Ｆ及び図２Ａを参照すると、いくつかの実施形態によれば、導電性液体は、コンデンサ２０の上部に堆積され固化されて上部導体２６として機能することができる。上部導体２６は、例えば、インクジェット印刷、ピエゾ式分注、ニードル式分注などの計量分配、スクリーン印刷、フレキソ印刷等などの任意の好適なプロセスによって形成することができる。導電性トレース２８を印刷するか、又はチャネルを通して流動させて、上部導体を、基板２上の電気回路の他の構成素子に電気的に接続することができる。
図２Ｃを参照すると、ビア導体２７が誘電体層２４を通って延び、上部導体２６と、チャネル内の導電性トレース１６’とを電気的に接続させている。図２Ｃに示す実施形態では、コンデンサチップは、チャネル内の導電性トレース１６’を介してフレキシブル電気デバイスに電気的に接続することができる。
図３Ａ〜図３Ｄは、一実施形態による、極薄でフレキシブルな抵抗器チップを含むフレキシブル電気デバイスを形成するプロセスを示す。図４は、別の実施形態によるフレキシブル電気デバイス２００の断面図を示す。フレキシブル電気デバイスは、図３Ａに示すように、基板２の主表面４上に形成される。いくつかの実施形態では、基板２はフレキシブル基板、例えば、不定長ポリマー材料のウェブであり得る。フレキシブル基板又はウェブは、ウェブ経路に沿って移動させるときに（例えば、縦方向及び／又は横断方向に沿って）伸張させてもよい。回路ダイを配置するように構成された位置合わせ領域６が、主表面上に存在する。
図示した実施形態では、入口チャネル１２ｉと出口チャネル１２ｏとの第１の対と、入口チャネル１４ｉと出口チャネル１４ｏとの第２の対が、基板２の主表面４上に形成されている。入口チャネル１２ｉ及び出口チャネル１２ｏは、位置合わせ領域６内に延びる一端１２ｅにおいて流体的に接続されている。入口チャネル１４ｉ及び出口チャネル１４ｏは、位置合わせ領域６内へも延びる１つの内部チャネル１４ｅにおいて流体的に接続されている。
いくつかの実施形態では、微細複製（micro-replicated）基板２は、自立型のフレキシブル／伸縮性基板であってもよい。基板上に形成されたフレキシブル電気デバイス２００は、半径の周りで屈曲可能であり、両方の平面軸に沿って伸縮可能であり得る。本出願で調製されたサンプルの１つでは、微細複製（micro-replicated）基板を、支持基板（例えば、ＰＥＴ基板）を含まない自立型の、微細複製（micro-replicated）の、１つの部分からなる、熱硬化性エポキシ上に作製した。
いくつかの実施形態では、微細複製（micro-replicated）基板は、別のフレキシブル基板上に積層する（laminate）ことができる。図４に示す一実施形態では、微細複製（micro-replicated）基板２ａは、別のフレキシブル基板２ｂ上に積層されている（laminate）。いくつかの実施形態では、微細複製（micro-replicated）基板２ａは、例えば、接着剤、アクリレート、ウレタン、エポキシなどの１つ以上の伸縮性材料を含んでもよい。いくつかの実施形態では、フレキシブル基板２ｂは、例えばＰＥＴフィルムなどのポリマーフィルムを含んでもよい。
図３Ｂに示すように、接着剤８の層が基板２の位置合わせ領域６上に設けられる。例示的な接着剤としては、構造用接着剤、アクリル接着剤、エポキシ接着剤、ウレタン接着剤、光学接着剤を挙げることができる。いくつかの実施形態では、接着は、例えば、紫外線硬化性ポリウレタン化合物を用いて行うことができる。接着剤の層は、例えば、計量分配、スロットコーティング、カーテンコーティング、ノッチバーコーティング、メイヤーロッドコーティング、フレキソ印刷などのいくつかの好都合なコーティング技術のいずれかを用いて接着剤流体として適用されてもよい。図３Ｃに示すように、抵抗器チップ４０が、接着剤８を介して位置合わせ領域６の表面に取り付けられている。位置合わせ領域６がポケットを含む場合、抵抗器チップ４０を、接着剤８によってポケットの底面に取り付けることができる。
抵抗器チップ４０は、チャネル１２ｉ、１２ｏ、１４ｉ、及び１４ｏに隣接して配置され、内部チャネル１２ｅ及び１４ｅはそれぞれ、抵抗器チップ４０の底面の下側にある。図４に示すように、抵抗器チップ４０は、下側のチャネルに露出した部分４２２を有する底部抵抗層４２を含む。
図４に示す実施形態では、抵抗器チップ４０は、底部抵抗層４２を有する薄い誘電体層４４を含む。保護のために、薄い誘電体層４４上にオーバーコート層４６が設けられる。抵抗層４２は、好適な導電性を有する１つ以上の材料を含むことができる。いくつかの実施形態では、底部抵抗層４２を、誘電体層４４の底面上の薄いカーボンコーティングとすることができる。いくつかの実施形態では、底部抵抗層４２は、例えば、その上に蒸気コーティングされた金属を有するＰＥＴフィルムであってもよい。金属としては、例えば、Ａｌ、Ｆｅ、Ａｇ、Ａｕ、Ｔｉ、Ｃｕ等を挙げることができる。抵抗器チップは、例えば、約１０ｋオーム〜約２００ｋオームの範囲の抵抗を有し得る。底部抵抗層４２は、所望の抵抗をもたらすことができる任意の好適な材料を含むことができることを理解されたい。
いくつかの実施形態では、薄い誘電体層４４は、マルチプレイヤ（multiplayer）構造を有してもよい。薄い誘電体層は、例えば、複数の薄いポリマー層（例えば、ＰＥＴ、ハードコート、縮合有機薄膜等）を含んでもよい。一実施例では、パウダーラブ（powder rub）を介してＰＥＴフィルム上に炭素層を設けることにより抵抗器を作製した。本明細書に記載される抵抗器チップは、例えば、約５００マイクロメートル以下、約２００マイクロメートル以下、約１００マイクロメートル以下、又は約５０マイクロメートル以下の厚さを有してもよい。薄い誘電体層は任意選択とすることができ、抵抗層は、バッキング層を有しない自立層とすることができることを理解されたい。
図３Ｄを参照して、抵抗器チップ４０が位置合わせ領域６に配置されると、導電性液体１６を入口チャネル１２ｉ又は１４ｉ内に計量分配することができる。導電性液体１６は、主に毛管力によってチャネル内を流動可能な液体組成物であり得る。導電性液体は、例えば、液体キャリア、及び１つ以上の電子材料、液体金属又は金属合金などを含んでもよい。本明細書に記載される導電性液体を固化させて、チャネル内に導電性トレースを形成する導電材料の連続層を残すことができる。適切な液体組成物としては、例えば、銀インク、銀ナノ粒子インク、反応性銀インク、銅インク、導電性ポリマーインク、液体金属又は合金（例えば、低温で融解し、室温で固化する金属又は合金）等が挙げられ得る。
導電性液体は、毛管作用を介して、対応する入口チャネル１２ｉ及び１４ｉに沿って移動し、対応する端部１２ｅ及び１４ｅにおいて抵抗器チップ４０の下に吸い上げられ、底部抵抗層４４に直接接触し（図４も参照）、対応する出口チャネル１２ｏ及び１４ｏから出てくる。次いで導電性液体１６を固化させて、導電性トレース１６’を作製する。
図６Ａ〜図６Ｂは、図５に示すようなインダクタチップ６０を含むフレキシブル電気デバイスを形成するプロセスを示す。例示的なインダクタチップ６０は、例えば、フレキシブルポリマー基板であり得るフレキシブル絶縁基板６２上にパターン化された螺旋状金属構造体６６を含む。螺旋状金属構造体６６の内側端部６３は、電気ジャンパ６８を介して外側コンタクト６７に接続されている。ジャンパ及びジャンパの製造方法の例は、米国特許出願第６２／６５１，４３２号（Ｇｏｅｄｄｅｌら）に記載されており、これは参照により本明細書に組み込まれる。強磁性材料６４の薄層を絶縁基板上に堆積させることができる。インダクタチップ６０をフレキシブル電気デバイスに組み込むために、コンタクト６５及び６７において接続部をそれぞれ作製する必要がある。図６Ｃは、いくつかの実施形態による、インダクタチップ６０が受け入れられるフレキシブル電気デバイス３００の断面図を示す。
フレキシブル電気デバイス３００は、図６Ａに示すように、基板２の主表面４上に形成される。いくつかの実施形態では、基板２はフレキシブル基板、例えば、不定長ポリマー材料のウェブであり得る。フレキシブル基板又はウェブは、ウェブ経路に沿って移動させるときに（例えば、縦方向及び／又は横断方向に沿って）伸張させてもよい。回路ダイを配置するように構成された位置合わせ領域６が、主表面上に存在する。
パターン化された特徴部は、例えば微細複製（micro-replicated）プロセスによって、基板２の主表面４上に形成することができる。図示した実施形態では、入口チャネル１２ｉと出口チャネル１２ｏとの第１の対と、入口チャネル１４ｉと出口チャネル１４ｏとの第２の対が、基板２の主表面４上に形成されている。入口チャネル１２ｉ及び出口チャネル１２ｏは、位置合わせ領域６内に延びる一端１２ｅにおいて流体的に接続されている。入口チャネル１４ｉ及び出口チャネル１４ｏは、位置合わせ領域６内へも延びる１つの内部チャネル１４ｅにおいて流体的に接続されている。内部チャネル１２ｅ及び１４ｅは、位置合わせ領域６の両側に置かれている。
インダクタチップ６０は、図６Ａに示すように、接着剤８を介して位置合わせ領域６の表面に取り付けられている。位置合わせ領域６がポケットを含む場合、インダクタチップ４０を、接着剤８によってポケットの底面に取り付けることができる。インダクタチップ６０は、チャネル１２ｉ、１２ｏ、１４ｉ、及び１４ｏに隣接して配置され、内部チャネル１２ｅ及び１４ｅはそれぞれ、インダクタチップ６０の底面の下側にある。
いくつかの実施形態では、インダクタチップ６０は、内部チャネル１２ｅ及び１４ｅに面するコンタクト６５及び６７をそれぞれ有するように位置付けることができる。いくつかの実施形態では、インダクタチップ６０は、図２Ｃのビア導体２７などのビア導体を有してもよく、その一方の端部がコンタクト６５及び６７にそれぞれ接続されている。インダクタチップ６０は、対応するビア導体の反対側の端部が、内部チャネル１２ｅ及び１４ｅに面するように位置付けることができる。
図６Ｂ〜図６Ｃを参照して、抵抗器チップ４０が位置合わせ領域６に配置されると、導電性液体１６を入口チャネル１２ｉ又は１４ｉ内に計量分配することができる。導電性液体１６は、毛管作用を介して、対応する入口チャネル１２ｉ及び１４ｉに沿って移動し、対応する端部１２ｅ及び１４ｅにおいてインダクタチップ６０の下に吸い上げられ、コンタクト６５及び６７に直接接触し（図５も参照）、対応する出口チャネル１２ｏ及び１４ｏから出てくる。次いで導電性液体１６を固化させて、導電性トレース１６’を作製する。
本開示の動作を、以下の実施形態に関連して更に説明する。これらの実施形態は、様々な具体的かつ好ましい実施形態及び技術を更に示すために提供される。しかしながら、本開示の範囲内に留まりつつ、多くの変更及び修正を加えることができるということが理解されるべきである。
例示的な実施形態のリスト
実施形態１〜１０及び１１〜２１はいずれも組み合わせることができることを理解されたい。
実施形態１は、
主表面を有する基板と、
基板の主表面の位置合わせ領域上に配置された回路ダイと、
基板の主表面上に配置され、位置合わせ領域内に延び、回路ダイの底面の下側の部分を有する１つ以上のチャネルと、
１つ以上のチャネル内に形成され回路ダイの底面に直接接触している１つ以上の導電性トレースと、を備える電気デバイスである。
実施形態２は、チャネルは、入口チャネルと出口チャネルとを備え、入口チャネルと出口チャネルは、流体的に接続されて内部チャネルを形成し、内部チャネルの少なくとも一部分は、回路ダイの底面の下側にある、実施形態１に記載の物品である。
実施形態３は、回路ダイが、薄い誘電体層と、薄い誘電体層を挟む上部及び底部電極とを含む電気コンデンサである、実施形態１又は２に記載の物品である。
実施形態４は、回路ダイが、ポリマー基板と、ポリマー基板の底面上にコーティングされた抵抗層とを含む、電気抵抗器である、実施形態１〜３のいずれか１つに記載の物品である。
実施形態５は、回路ダイが、絶縁基板と、螺旋形状の電気トレースとを含むインダクタである、実施形態１〜４のいずれか１つに記載の物品である。
実施形態６は、位置合わせ領域が、回路ダイを受け入れるためのポケットを備える、実施形態１〜５のいずれか１つに記載の物品。
実施形態７は、チャネルを埋め戻し（backfill）、回路ダイと、回路ダイに直接接触する導電性トレースとを保護する封入材を更に含む、実施形態１〜６のいずれか１つに記載の物品である。
実施形態８は、基板が、不定長ポリマー材料のウェブを含むフレキシブル基板である、実施形態１〜７のいずれか１つに記載の物品である。
実施形態９は、回路ダイが、約１０マイクロメートル〜約５００マイクロメートルの範囲の厚さを有するフレキシブルダイである、実施形態１〜８のいずれか１つに記載の物品である。
実施形態１０は、電気デバイスを製造する方法であって、
主表面を有する基板を供給することであって、基板は主表面上に１つ以上のチャネルを有する、供給することと、
基板の主表面の位置合わせ領域上に回路ダイを配置することであって、チャネルは、位置合わせ領域内に延びており回路ダイの底面の下側の部分を有する、配置することと、
導電性液体をチャネル内に配置することと、
導電性液体をチャネル内に流して、回路ダイの底面と直接接触させることと、
導電性液体を固化させて、回路ダイの底面に直接接触する１つ以上の導電性トレースを形成することと、を含む方法である。
実施形態１１は、チャネルが、流体的に接続された入口チャネルと出口チャネルとを備え、導電性液体が入口チャネルに流入する、実施形態１０に記載の方法である。
実施形態１２は、回路ダイが、薄い誘電体層と、薄い誘電体層を挟む上部及び底部電極とを含む電気コンデンサチップである、実施形態１０又は１１に記載の方法である。
実施形態１３は、導電性トレースが、コンデンサチップの上部電極及び底部電極に電気的に接続している、実施形態１２に記載の方法である。
実施形態１４は、回路ダイが、ポリマー基板と、ポリマー基板の底面上にコーティングされた抵抗層とを含む電気抵抗器チップである、実施形態１０又は１１に記載の方法である。
実施形態１５は、導電性トレースが抵抗器チップの抵抗層と直接接触している、実施形態１４に記載の方法である。
実施形態１６は、回路ダイが、絶縁基板と、螺旋形状の電気トレースとを含むインダクタチップである、実施形態１０又は１１に記載の方法である。
実施形態１７は、導電性トレースのうちの少なくとも１つが、インダクタチップの電気トレースと直接接触している、実施形態１６に記載の方法である。
実施形態１８は、位置合わせ領域が、回路ダイを受け入れるためのポケットを含む、実施形態１０〜１７のいずれか１つに記載の方法。
実施形態１９は、チャネルを封入材で埋め戻すことを更に含む、実施形態１０〜１８のいずれか１つに記載の方法。
実施形態２０は、回路ダイを封入材で取り囲んで、回路ダイと、回路ダイに直接接触する導電性トレースとを保護することを更に含む、実施形態１０〜１９のいずれか１つに記載の方法である。
実施形態２１は、ロールツーロール装置上で行われる、実施形態１０〜２０のいずれか１つに記載の方法。
本明細書全体を通して、「一実施形態」、「特定の実施形態」、「１つ以上の実施形態」、又は「ある実施形態」に対する言及は、「実施形態」という用語の前に、「例示的な」という用語が含まれているか否かに関わらず、その実施形態に関連して説明される具体的な特徴、構造、材料、又は特性が、本開示の特定の例示的な実施形態のうちの少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体を通して、様々な箇所における「１つ以上の実施形態において」、「特定の実施形態において」、「一実施形態において」、又は「ある実施形態において」などの表現の出現は、必ずしも本開示の特定の例示的な実施形態のうちの同一の実施形態に言及するものとは限らない。更に、特定の特徴、構造、材料、又は特性は、１つ以上の実施形態では任意の好適な方法で組み合わされてもよい。
本明細書ではいくつかの例示的な実施形態について詳細に説明してきたが、当業者には上述の説明を理解した上で、これらの実施形態の修正形態、変形形態、及び均等物を容易に想起できることが、理解されよう。したがって、本開示は、ここまで説明してきた例示的実施形態に、過度に限定されるものではないことを理解されたい。特に、本明細書で使用する場合、端点による数値範囲の列挙は、その範囲内に包含される全ての数を含む（例えば、１〜５は、１、１．５、２、２．７５、３、３．８０、４、及び５を含む）ことが意図される。加えて、本明細書で使用される全ての数は、用語「約」によって修飾されるものと想定される。更には、本明細書で参照される全ての刊行物及び特許は、個々の刊行物又は特許を参照により組み込むことが詳細かつ個別に指示されている場合と同じ程度に、それらの全容が参照により組み込まれる。様々な例示的な実施形態について説明してきた。これらの及び他の実施形態は、添付の特許請求の範囲に含まれる。

Claims (17)

  1. 主表面を有する基板と、
    前記基板の前記主表面の位置合わせ領域上に配置された回路ダイと、
    前記基板の前記主表面上に配置され、前記位置合わせ領域内に延び、前記回路ダイの底面の下側の部分を有する１つ以上のチャネルと、
    前記１つ以上のチャネル内に形成され、前記回路ダイの前記底面に直接接触している１つ以上の導電性トレースと、
    を備える電気デバイス。
  2. 前記チャネルは、入口チャネルと出口チャネルとを備え、前記入口チャネルと前記出口チャネルは、流体的に接続されて内部チャネルを形成し、前記内部チャネルの少なくとも一部分は、前記回路ダイの前記底面の下側にある、請求項１に記載の物品。
  3. 前記回路ダイは、薄い誘電体層と、前記薄い誘電体層を挟む上部電極及び底部電極とを含む電気コンデンサチップである、請求項１に記載の物品。
  4. 前記回路ダイは、ポリマー基板と、前記ポリマー基板の底面上にコーティングされた抵抗層とを含む電気抵抗器である、請求項１に記載の物品。
  5. 前記回路ダイは、絶縁基板と、螺旋形状の電気トレースとを含むインダクタである、請求項１に記載の物品。
  6. 前記位置合わせ領域は、前記回路ダイを受け入れるためのポケットを備える、請求項１に記載の物品。
  7. 前記チャネルを埋め戻し、前記回路ダイと、前記回路ダイに直接接触する前記導電性トレースとを保護する封入材を更に含む、請求項１に記載の物品。
  8. 前記基板は、不定長ポリマー材料のウェブを含むフレキシブル基板である、請求項１に記載の物品。
  9. 前記回路ダイは、約１０マイクロメートル〜約５００マイクロメートルの範囲の厚さを有するフレキシブルダイである、請求項１に記載の物品。
  10. 電気デバイスを製造する方法であって、
    主表面を有する基板を供給することであって、前記基板は前記主表面上に１つ以上のチャネルを有する、供給することと、
    前記基板の前記主表面の位置合わせ領域上に回路ダイを配置することであって、前記チャネルは、前記位置合わせ領域内に延びており前記回路ダイの底面の下側の部分を有する、配置することと、
    導電性液体を前記チャネル内に配置することと、
    前記導電性液体を前記チャネル内に流して、前記回路ダイの前記底面と直接接触させることと、
    前記導電性液体を固化させて、前記回路ダイの前記底面と直接接触する１つ以上の導電性トレースを形成することと、を含む方法。
  11. 前記チャネルは、流体的に接続された入口チャネルと出口チャネルとを備え、前記導電性液体は前記入口チャネルに流入する、請求項１０に記載の方法。
  12. 前記回路ダイは、薄い誘電体層と、前記薄い誘電体層を挟む上部電極及び底部電極とを含むコンデンサチップである、請求項１０に記載の方法。
  13. 前記導電性トレースは、前記コンデンサチップの前記上部電極及び前記底部電極に電気的に接続している、請求項１２に記載の方法。
  14. 前記回路ダイは、ポリマー基板と、前記ポリマー基板の底面上にコーティングされた抵抗層とを含む電気抵抗器チップである、請求項１０に記載の方法。
  15. 前記導電性トレースは、前記抵抗器の前記抵抗層に直接接触している、請求項１４に記載の方法。
  16. 前記回路ダイは、絶縁基板と、螺旋形状の電気トレースとを含むインダクタチップである、請求項１０に記載の方法。
  17. 前記導電性トレースのうちの少なくとも１つは、前記電気トレースに直接接触している、請求項１６に記載の方法。
JP2020565322A 2018-05-21 2019-05-16 回路ダイを含む極薄でフレキシブルなデバイス Pending JP2021524671A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862674321P 2018-05-21 2018-05-21
US62/674,321 2018-05-21
PCT/IB2019/054083 WO2019224670A1 (en) 2018-05-21 2019-05-16 Ultrathin and flexible devices including circuit dies

Publications (2)

Publication Number Publication Date
JP2021524671A true JP2021524671A (ja) 2021-09-13
JPWO2019224670A5 JPWO2019224670A5 (ja) 2022-05-30

Family

ID=68616611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020565322A Pending JP2021524671A (ja) 2018-05-21 2019-05-16 回路ダイを含む極薄でフレキシブルなデバイス

Country Status (6)

Country Link
US (1) US20210319955A1 (ja)
EP (1) EP3797439A4 (ja)
JP (1) JP2021524671A (ja)
CN (1) CN112154539A (ja)
TW (1) TW202004964A (ja)
WO (1) WO2019224670A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220352108A1 (en) * 2019-12-04 2022-11-03 3M Innovative Properties Company Circuits Including Micropatterns and Using Partial Curing to Adhere Dies

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350233A (ja) * 1993-06-10 1994-12-22 Sankyo Seiki Mfg Co Ltd 回路基板
JPH0856064A (ja) * 1994-08-13 1996-02-27 Hokuriku Electric Ind Co Ltd コンデンサ付き基板とその製造方法
JP2006332615A (ja) * 2005-04-25 2006-12-07 Brother Ind Ltd パターン形成方法
WO2007010768A1 (ja) * 2005-07-15 2007-01-25 Murata Manufacturing Co., Ltd. コンデンサおよびその製造方法
JP2007150179A (ja) * 2005-11-30 2007-06-14 Matsushita Electric Ind Co Ltd フレキシブル回路基板およびその製造方法
JP2009099600A (ja) * 2007-10-12 2009-05-07 Fujikura Ltd 受動素子シート、これを実装した回路配線基板及びその製造方法
JP2015023197A (ja) * 2013-07-22 2015-02-02 株式会社アドウェルズ 接合方法
JP2017034151A (ja) * 2015-08-04 2017-02-09 株式会社ダイセル 回路基板とその製造方法
JP2017147269A (ja) * 2016-02-15 2017-08-24 株式会社デンソー 車両用電装部品の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6068782A (en) * 1998-02-11 2000-05-30 Ormet Corporation Individual embedded capacitors for laminated printed circuit boards
JP2008546542A (ja) * 2005-05-18 2008-12-25 プレジデント・アンド・フエローズ・オブ・ハーバード・カレツジ マイクロ流体ネットワークにおける伝導通路、マイクロ回路、マイクロ構造の製造
US7696013B2 (en) * 2007-04-19 2010-04-13 Eastman Kodak Company Connecting microsized devices using ablative films
CN101952196A (zh) * 2008-02-20 2011-01-19 新加坡科技研究局 制造具有嵌入金属化的多层衬底的方法
WO2009147546A1 (en) * 2008-06-02 2009-12-10 Nxp B.V. Method for manufacturing an electronic device
WO2012145301A2 (en) * 2011-04-20 2012-10-26 California Institute Of Technology Single-layer pcb microfluidics
US20150294793A1 (en) * 2012-11-21 2015-10-15 3M Innovative Properties Company Multilayer film including first and second dielectric layers
US9167684B2 (en) * 2013-05-24 2015-10-20 Nokia Technologies Oy Apparatus and method for forming printed circuit board using fluid reservoirs and connected fluid channels
FR3008690B1 (fr) * 2013-07-22 2016-12-23 Commissariat Energie Atomique Dispositif comportant un canal fluidique muni d'au moins un systeme micro ou nanoelectronique et procede de realisation d'un tel dispositif
WO2015183264A1 (en) * 2014-05-28 2015-12-03 Intel Corporation Wavy interconnect for bendable and stretchable devices
CN207766638U (zh) * 2015-08-18 2018-08-24 株式会社村田制作所 多层基板、电子设备
US10376885B2 (en) * 2015-11-04 2019-08-13 Lehigh University Microfluidic concentrator for label-free, continuous nanoparticle processing

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350233A (ja) * 1993-06-10 1994-12-22 Sankyo Seiki Mfg Co Ltd 回路基板
JPH0856064A (ja) * 1994-08-13 1996-02-27 Hokuriku Electric Ind Co Ltd コンデンサ付き基板とその製造方法
JP2006332615A (ja) * 2005-04-25 2006-12-07 Brother Ind Ltd パターン形成方法
WO2007010768A1 (ja) * 2005-07-15 2007-01-25 Murata Manufacturing Co., Ltd. コンデンサおよびその製造方法
JP2007150179A (ja) * 2005-11-30 2007-06-14 Matsushita Electric Ind Co Ltd フレキシブル回路基板およびその製造方法
JP2009099600A (ja) * 2007-10-12 2009-05-07 Fujikura Ltd 受動素子シート、これを実装した回路配線基板及びその製造方法
JP2015023197A (ja) * 2013-07-22 2015-02-02 株式会社アドウェルズ 接合方法
JP2017034151A (ja) * 2015-08-04 2017-02-09 株式会社ダイセル 回路基板とその製造方法
JP2017147269A (ja) * 2016-02-15 2017-08-24 株式会社デンソー 車両用電装部品の製造方法

Also Published As

Publication number Publication date
EP3797439A1 (en) 2021-03-31
CN112154539A (zh) 2020-12-29
EP3797439A4 (en) 2022-03-02
TW202004964A (zh) 2020-01-16
US20210319955A1 (en) 2021-10-14
WO2019224670A1 (en) 2019-11-28

Similar Documents

Publication Publication Date Title
US10971468B2 (en) Automatic registration between circuit dies and interconnects
JP6187665B1 (ja) 異方性導電フィルム
Kim et al. Multiscale and uniform liquid metal thin‐film patterning based on soft lithography for 3D heterogeneous integrated soft microsystems: additive stamping and subtractive reverse stamping
JP2021515983A (ja) 回路ダイと相互接続部との間の自動位置合わせ
KR102011650B1 (ko) 이방성 도전 필름 및 접속 구조체
TWI536886B (zh) 用於裝配電子元件於可撓性基板上的方法和設備以及電子元件和可撓性基板的組件
JP2021524671A (ja) 回路ダイを含む極薄でフレキシブルなデバイス
US11937381B2 (en) Forming electrical interconnections using capillary microfluidics
CN107531039A (zh) 具有多层部分嵌入颗粒形态的改良固定阵列acf以及它们的制造方法
KR20090009709A (ko) 측면 배선의 형성 방법
JP2021520070A (ja) ジャンパを有する電気デバイス
CN210129501U (zh) 半导体器件
JP7062389B2 (ja) 異方性導電フィルム
JP2022500874A (ja) 伸縮性が向上した導電性トレースを含むフレキシブルデバイス
KR101345084B1 (ko) 이방성도전필름과 그 제조용 도전입자 및 제조방법
US20220189790A1 (en) Methods for registration of circuit dies and electrical interconnects
TW201333983A (zh) 異方性導電膜、其製作裝置及製作方法
CN103985679A (zh) 包括穿孔箔片的3dic 封装件
JP2014103315A (ja) 導電パターン構造及び導電パターンの形成方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20220318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220513

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230530