JP2022500874A - 伸縮性が向上した導電性トレースを含むフレキシブルデバイス - Google Patents

伸縮性が向上した導電性トレースを含むフレキシブルデバイス Download PDF

Info

Publication number
JP2022500874A
JP2022500874A JP2021514577A JP2021514577A JP2022500874A JP 2022500874 A JP2022500874 A JP 2022500874A JP 2021514577 A JP2021514577 A JP 2021514577A JP 2021514577 A JP2021514577 A JP 2021514577A JP 2022500874 A JP2022500874 A JP 2022500874A
Authority
JP
Japan
Prior art keywords
channel
circuit die
liquid
polymer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021514577A
Other languages
English (en)
Other versions
JPWO2020058815A5 (ja
Inventor
エー． シャー，セーガー
エル． ペクロフスキー，ミカイル
マハジャン，アンキット
エー． ペクロフスキー，リュドミラ
チウ，ジェシカ
ケー． ラーセン，ジェレミー
エー． メイヤー，カラ
エム． ゲデール，テレサ
ジェイ． メッツラー，トーマス
ダブリュ． ケムリング，ジョナサン
ジェイ． ポコルニー，リチャード
アール． クーンス，ベンジャミン
マーティン アンビー，チャド
ピー． クラン，トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of JP2022500874A publication Critical patent/JP2022500874A/ja
Publication of JPWO2020058815A5 publication Critical patent/JPWO2020058815A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0283—Stretchable printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/82951—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83868—Infrared [IR] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83871—Visible light curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

伸縮性が向上した導電性トレースを含むフレキシブルデバイス、並びにその製造方法及び使用方法が提供される。回路ダイは、フレキシブル基板上に配置される。導電性トレースは、フレキシブル基板上のチャネル内に形成され、回路ダイの接触パッドと電気的に接触する。第１のポリマー液体はチャネル内を流れ、トレースの自由表面を覆う。回路ダイはまた、第２のポリマー液体の硬化生成物によって取り囲まれ得る。

Description

本開示は、伸縮性が向上した回路ダイを含むフレキシブルデバイス、並びにその製造方法及び使用方法に関する。
固体半導体ダイを印刷技術と統合すると、半導体技術の計算能力に、ウェブベースプロセスの高スループット及びフォームファクタの柔軟性が組み合わされる。しかしながら、フレキシブルハイブリッド電子機器製造における主な課題は、半導体ダイを可動ウェブ上の導電性トレース（electrically conductive trace）に位置合わせすることである。ウェハベースの半導体デバイスの典型的な位置合わせ機構は、ウェブベースプロセスに容易に転用することができない。
基板上、特に、可動の伸縮性のフレキシブル基板上で、固体回路ダイと導電性相互接続子との間で、マイクロメーターレベルの位置合わせが達成される固体回路ダイを含むフレキシブルデバイスの伸縮性、可撓性、又は屈曲性を改善することが望まれている。簡単に言えば、一態様において、本開示は、フレキシブルデバイスの製造方法について記載する。方法は、位置合わせ領域と１つ以上のチャネルとをその主表面上に含むフレキシブル基板を準備することであって、チャネルが位置合わせ領域内に延びている、ことと、位置合わせ領域上に固体回路ダイを準備することであって、固体回路ダイが、その表面上に１つ以上の接触パッドを有する、ことと、固体回路ダイの接触パッドと電気的に接触するように１つ以上の導電性トレースをチャネル内に形成することと、導電性トレースの自由表面を覆うように第１のポリマー液体をチャネル内に流すことと、を含む。
別の態様では、本開示は、フレキシブルデバイスを説明する。フレキシブルデバイスは、位置合わせ領域と１つ以上のチャネルとをその主表面上に含むフレキシブル基板であって、チャネルが位置合わせ領域内に延びている、フレキシブル基板と、位置合わせ領域上に配置された固体回路ダイであって、その表面上に１つ以上の接触パッドを有する、固体回路ダイと、チャネル内に形成された１つ以上の導電性トレースであって、トレースが固体回路ダイの接触パッドとの１つ以上の電気的な接触を形成している、導電性トレースと、導電性トレースの自由表面を覆っている、第１のポリマー液体を固化した生成物と、を含む。生成物は、フレキシブル基板の弾性率よりも高い弾性率を有する。
様々な予期せぬ結果及び利点が、本開示の例示的な実施形態において得られる。本開示の例示的な実施形態の１つのこのような利点は、本明細書に記載のフレキシブルデバイス／回路が、向上した伸縮性及び可撓性を呈し得ることである。チャネル内の導電性トレースは、チャネル内にポリマー液体を流すことによって覆うことができ、これは、導電性トレース（conductive trace）のそれぞれの自由表面をなくし、導電性トレースと回路ダイの接触パッドとの間の電気的な接触を補強することができる。また、回路ダイがフレキシブル基板のポケット内に受け入れられる際、回路ダイは、ポケットを形成する材料の弾性率よりも高い弾性率を有するポリマー材料によって取り囲まれ得る。そのような弾性率の勾配により、フレキシブルデバイス／回路は、動作可能な構成要素を損傷又は切断することを伴わずに、より大きな全体デバイス歪みを受けられるようにする。
以上が本開示の例示的な実施形態の様々な態様及び利点の概要である。上記の「発明の概要」は、本開示の特定の例示的な実施形態の、図示される各実施形態又は全ての実現形態を説明することを意図するものではない。以下の図面及び「発明を実施するための形態」は、本明細書に開示される原理を使用する特定の好ましい実施形態を、より詳細に例示するものである。
以下の本開示の様々な実施形態の詳細な説明を添付図面と併せて検討することで、本開示をより完全に理解し得る。
本開示の一実施形態による、固体回路ダイを受け入れるための位置合わせ領域に向けられた複数のチャネルを含む基板の上面図である。 本開示の一実施形態による、固体回路ダイが位置合わせ領域上に配置されている、図１の基板の上面図である。 本開示の一実施形態による、導電性液体が、チャネル内において流れるように供給される、図１の基板の一部分の側部斜視図である。 本開示の一実施形態による、導電性液体が、チャネル内において流れるように供給される、図３Ａの基板の簡略断面図である。 本開示の一実施形態による、導電性液体を固化させて導電性トレースを形成する、図３Ａの基板の簡略断面図である。 本開示の一実施形態による、導電性液体が、チャネル内において流れるように供給される、図３Ａの基板の簡略上面図である。 本開示の一実施形態による、導電性液体がチャネルに供給されて導電性トレースを形成し、第１のポリマー液体がチャネル内に流れてトレースを覆う、基板上に配置された回路ダイを含む物品の上面図である。 横断線４Ｂ−４Ｂに沿った図４Ａの物品の断面図である。 横断線４Ｃ−４Ｃに沿った図４Ａの物品の断面図である。 横断線４Ｄ−４Ｄに沿った図４Ａの物品の断面図である。 横断線４Ｅ−４Ｅに沿った図４Ａの物品の断面図である。 一実施形態による、ポケット内で流体連通している入口チャネル及び出口チャネルを含む物品の斜視図である。 一実施形態による、基板上に配置された回路ダイを含み、基板上のチャネルが、回路ダイの底面上の接触パッドにつながる物品の断面図である。 一実施形態による、導電性インクが、チャネル内に流れる、図６Ａの物品の断面図である。 一実施形態による、導電性インクが固化して、回路ダイの接触パッドへの電気的な接触を形成する、図６Ｂの物品の断面図である。 一実施形態による、ポリマー液体がチャネル内を流れて、回路ダイの下の空隙空間を充填する、図６Ｃの物品の断面図である。 一実施形態による、基板上のポケット内に配置された固体回路ダイを含み、その間の間隙がポリマー液体で充填される、物品の上面図である。 一実施形態による、線７Ｂ−７Ｂに沿った、図７Ａの物品の断面図である。 一実施形態による、線８Ａ−８Ａに沿った、図８Ｂのフレキシブルデバイス８００の断面図である。 一実施形態による、図８Ａのフレキシブルデバイス８００の平面図である。 一実施形態による、オーバーコートが除去された図８Ａのフレキシブルデバイス８００の分解平面図である。 一実施形態による、オーバーコート及び回路ダイが除去された図８Ａのフレキシブルデバイス８００の分解平面図である。 一実施形態による、シミュレーション用の島構造の概略図である。 一シミュレーション結果による、チャネル内のインクによって経験される最大引張歪対剛性比のプロットである。 厚い基板上の低弾性率の島構造に対するＲ／Ｒ０対歪みのプロットである。 薄い基板上の低弾性率の島構造に対するＲ／Ｒ０対歪みのプロットである。 厚い基板上の高弾性率の島構造に対するＲ／Ｒ０対歪みのプロットである。 実施例についての局所歪み対全体歪みのプロットである。
図面において、類似の参照符号は類似の要素を表す。一定の縮尺で描かれないことがある上記に特定した図面は、本開示の様々な実施形態を説明しているが、「発明を実施するための形態」で指摘するように、他の実施形態もまた企図される。全ての場合に、本開示は、本明細書で開示される開示内容を、明示的な限定によってではなく、例示的な実施形態を示すことによって説明する。本開示の範囲及び趣旨に含まれる多くの他の修正及び実施形態が、当業者によって考案され得ることを理解されたい。
以下の定義された用語の用語解説に関して、これらの定義は、特許請求の範囲又は本明細書の他の箇所において異なる定義が提供されていない限り、本出願全体について適用されるものとする。
用語解説
ある特定の用語が、本明細書及び特許請求の範囲の全体を通して使用されており、これらの大部分については周知であるが、何らかの説明が必要とされる場合もある。以下を理解されたい：
用語「導電性液体」は、毛管力によってチャネル内を流動可能な液体組成物を指す。本明細書中に記載される導電性液体を固化させて、導電性トレースを形成することができる。導電性液体は、導電性トレースの形成に使用するのに望ましい性質を有する任意の適切な電子材料を含んでもよい。
用語「液体接着剤」は、液体キャリア及び１つ以上の接着剤を含む液体組成物を指す。本明細書中に記載される液体接着剤は、固化させて、接着剤層を形成することができる。
用語「弾性率」は、長さ方向の張力下又は圧縮時の長さの変化に耐える材料の能力の尺度であるヤング率を指す。場合によっては、ヤング率は、歪みで割った長手方向の応力に等しい弾性率と呼ばれる場合がある。固体材料は、圧縮又は伸長において小さな負荷が加えられたときに弾性変形を受けることがある。弾性変形は可逆的である（すなわち、材料は、負荷が取り除かれた後に元の形状に戻る）。ほぼゼロ応力及び歪みにおいて、応力−歪み曲線は線形であってもよく、応力と歪みとの間の関係は、応力が歪みに比例することを述べるフックの法則によって説明される。比例係数はヤング率である。弾性率が高いほど、同じ量の歪みを作り出すためにより多くの応力が必要であり、理想化された剛体は、無限のヤング率を有し得る。
特定の層に関する「接近する」という用語は、２つの層が互いに隣り合い（すなわち、隣接し）かつ直接接触しているか、又は互いと近接してはいるが直接接触はしていない（すなわち、これらの層同士の間に１つ以上の追加的な層が介在している）位置において、別の層と接合しているか、又はそれに取り付けられていることを意味する。
開示のコーティング済み物品における様々な要素の位置に関する、「〜の上部」、「〜上」、「〜の上」、「下」、「上」、「覆う」、「最上の」、「下に存在する」などの方向の用語を使用して、この明細書では、水平に配置された上向きの基板に対する、ある要素の相対位置を指す。しかしながら、別途指示のない限り、基板又は物品は、製造中又は製造後において何らかの特定の空間的向きを有するべきであるということが意図されるわけではない。
数値又は形状への言及に関する用語「約」又は「おおよそ」は、数値又は特性若しくは特徴の±５パーセントを意味するが、明示的に、正確な数値を含む。例えば、「約」１Ｐａ・ｓｅｃの粘度とは、０．９５〜１．０５Ｐａ・ｓｅｃの粘度を指すが、１Ｐａ・ｓｅｃちょうどの粘度も明示的に含む。同様に、「実質的に正方形」の外辺部とは、各横方向縁部が、他のいずれかの横方向縁部の長さの９５％〜１０５％の長さを有する４つの横方向縁部を有する幾何形状を説明することを意図するが、これはまた、各横方向縁部が正確に同じ長さを有する幾何形状を含むものとする。
特性又は特徴に関する用語「実質的に」は、その特性又は特徴が、その特性又は特徴の反対のものが呈される程度よりも高い程度で呈されることを意味する。例えば、「実質的に」透明な基板は、それが透過しない（例えば、吸収する及び反射する）放射線よりも多くの放射線（例えば、可視光）を透過する基板を指す。それゆえに、その表面上に入射する可視光のうちの５０％より多くを透過する基板は、実質的に透明であるが、その表面上に入射する可視光のうちの５０％以下を透過する基板は、実質的に透明ではない。
本明細書及び添付の実施形態において使用されるとき、単数形「ａ」、「ａｎ」及び「ｔｈｅ」は、特に内容により明確な指示がない限り、複数の対象を含む。したがって、例えば「化合物」を含有する微細繊維への言及は、２種以上の化合物の混合物を含む。本明細書及び添付の実施形態において使用されるとき、用語「又は」は、その内容が特に明確に指示しない限り、一般的に「及び／又は」を包含する意味で利用される。
本明細書で使用する場合、末端値による数値範囲での記述には、その範囲内に包含されるあらゆる数値が含まれる（例えば１〜５には１、１．５、２、２．７５、３、３．８、４、及び５が含まれる）。
特に指示がない限り、本明細書及び実施形態で使用される量又は成分、特性の測定値などを表す全ての数は、全ての場合において、「約」という用語によって修飾されていると理解されるものとする。これに応じて、特に指示がない限り、前述の明細書及び添付の実施形態の列挙において示す数値パラメータは、本開示の教示を利用して当業者が得ようとする所望の特性に応じて変化し得る。最低でも、各数値パラメータは少なくとも、報告される有効桁の数に照らして通常の丸め技法を適用することにより解釈されるべきであるが、このことは請求項記載の実施形態の範囲への均等論の適用を制限しようとするものではない。
以下に、本開示の様々な例示的実施形態を、図面を具体的に参照しながら説明する。本開示の例示的実施形態には、本開示の趣旨及び範囲から逸脱することなく、様々な修正及び変更を加えてもよい。したがって、本開示の実施形態は、以下に記載の例示的実施形態に限定されるものではないが、特許請求の範囲に記載されている限定及びそれらの任意の均等物により支配されるものであることを理解すべきである。
図１は、物品１００の上面図である。物品１００は、基板２を含む。基板２は、構造化された主表面４を有する。いくつかの実施形態では、基板２はフレキシブル基板、例えば、不定長ポリマー材料のウェブであり得る。フレキシブル基板又はウェブは、ウェブ経路に沿って移動させるときに（例えば、縦方向及び／又は横断方向に沿って）伸張させてもよい。１つ以上のチャネル８が主表面４上に形成されている。チャネル８はそれぞれ、第１の端部１０２と第２の端部１０４との間に延び、固体回路ダイを受け入れるように構成された位置合わせ領域６に向かって延びる。
図１の図示される実施形態では、チャネル８が位置合わせ領域内に延び、第１の端部１０２において一部分を、受け入れられた固体回路ダイの底面の下に有するように、チャネル８の第１の端部１０２のうちの少なくとも１つが位置合わせ領域６の各縁部６１を越えて延びる。いくつかの実施形態では、位置合わせ領域６は、主表面４上に形成されたポケットを含んでもよい。いくつかの実施形態では、ポケットは、底面と１つ以上の側壁とを含む空洞であってもよい。チャネル８のうちの少なくとも１つは、空洞内に延びることができ、例えば、側壁を横切って延び、ポケットの底面上に形成されたその第１の端部１０２を有する。ポケットは、基板の主表面４と同一平面上に底面を有し得ることを理解されたい。一般に、本明細書において記述されるポケットは、回路ダイを受け入れることが可能な基板上の領域を指す。
チャネル８は、流体が、主に毛管力によって、例えば、第２の端部１０４から第１の端部１０２に向かって流れることを可能にするように構成されている。いくつかの実施形態では、チャネル８の少なくとも１つ又は１つのチャネルの少なくとも一部分は、上面が開放されてもよい。いくつかの実施形態では、チャネル８の少なくとも１つ又は１つのチャネルの少なくとも一部分は、上壁によって囲まれてもよい。図１の実施形態には１つの位置合わせ領域及び８つのチャネルを示すが、任意の他の数のポケット及び／又はチャネルを基板上に形成することができることを理解されたい。
いくつかの実施形態では、基板２上の特徴部（例えば、チャネル８又は位置合わせ領域６）は、その主表面４に形成された凹部を含むことができる。いくつかの実施形態では、基板２上の特徴部（例えば、チャネル８又は位置合わせ領域６）は、その主表面４から突出するエンボス加工を含むことができる。いくつかの実施形態では、特徴部（例えば、チャネル８又は位置合わせ領域６）は、主表面４上に材料を付加することによって形成することができる。いくつかの実施形態では、位置合わせ領域６は、主表面４の他の部分と同一平面上にある、基板２の主表面４の一部分であってもよい。いくつかの実施形態では、１つ以上の位置合わせマーク又は基準を位置合わせ領域６上に形成することができる。固体回路ダイが位置合わせ領域６上に受け入れられると、位置合わせマーク又は基準を使用して、固体回路ダイを基板２及びチャネル８と位置合わせすることができる。特徴部（例えば、チャネル及び位置合わせ領域６）は、例えば、高精細加工（microreplication）、ホットエンボス加工、成形、ソフトリソグラフィ、エッチング、３Ｄ印刷等を含む任意の適切な技術によって形成することができる。
いくつかの実施形態では、特徴部（例えば、チャネル８又は位置合わせ領域６内のポケット）は、基板２と同じ材料で作られてもよい。チャネルの材料は、チャネル材料と呼ぶことができる。ポケットの材料は、ポケット材料と呼ぶことができる。いくつかの実施形態では、チャネル材料又はポケット材料は、基板材料とは異なっていてもよい。
いくつかの実施形態では、特徴部（例えば、チャネル８又は位置合わせ領域６内のポケット）は、実質的に同じ深さを有してもよい。基板２上の隣接する特徴部の上面又は底面は実質的に同一平面上にあってもよい。いくつかの実施形態では、特徴部は異なる深さを有してもよい。隣接する特徴部の上面又は底面は同一平面上になくてもよい。例えば、チャネルがポケットに接続される縁部に１つ以上の段差が形成されていてもよい。
いくつかの実施形態では、基板２は、フレキシブル基板、例えば、ウェブ経路を通って搬送される不定長材料のウェブであってもよい。フレキシブル基板は、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレン、ポリスチレン、ポリウレタン等を含んでもよい。本明細書中に記載されるプロセスは、ウェブをウェブ経路に沿って搬送するための１つ以上のローラを含むロールツーロール装置上で行うことができる。いくつかの実施形態では、基板２の一部分は硬質であってもよく、例えば、ベークライト、アクリロニトリルブタジエンスチレン（ＡＢＳ）、硬化エポキシ系等を含む材料で作製されると理解されたい。基板２は全体として可撓性であり、伸縮可能であり得ることを理解されたい。
基板２は、例えば、２ｍｍ以下、１ｍｍ以下、５００マイクロメートル以下、又は２００マイクロメートル以下の厚さを有してもよい。主表面４上に形成された特徴部（例えば、チャネル、ポケット等）は、例えば、５００マイクロメートル以下、３００マイクロメートル以下、１００マイクロメートル以下、５０マイクロメートル以下、又は１０マイクロメートル以下の最小寸法を有してもよい。
位置合わせ領域６は、図２に示すように、固体回路ダイ２０を受け入れるように構成されている。固体回路ダイ２０は、底面２０ｂ上に配置された１つ以上の接触パッド２２を含む（図４Ｂを参照）。いくつかの実施形態では、接触パッド２２は回路ダイ２０に部分的に埋め込まれてもよく、回路ダイ２０の縁部２３に隣接する露出した表面又は部分を有してもよい。回路ダイ２０の接触パッドは、例えば金属などの任意の適切な導電性材料で作製してもよい。接触パッドは回路ダイの具体的な種類によって異なり得ることを理解されたい。いくつかの接触パッドは、回路ダイのケーシングから突き出た突起、ペグ、又は脚部を含んでもよい。いくつかの接触パッドは、回路ダイケーシングの表面上に、電気めっきされた金属（例えば、Ｃｕ／Ａｕ）を含んでもよい。いくつかの実施形態では、接触パッドは、ベアダイ表面上に直接金属バンプを含んでもよい。
多くの用途では、固体回路ダイはその接触パッドを、その表面、例えば上面若しくは底面、又は側面に配置してもよい。回路ダイが基板上のポケット内に配置されると、回路ダイは、接触パッドを有する主表面が下方に面する、すなわち、接触パッドがポケットの底面に接触する又はごく近接するように配置することができる。基板上に形成された１つ以上のチャネルはポケット内に延び、回路ダイの底部接点に達することができる。導電性トレースはチャネル内に形成され、固体回路ダイの底部接触パッドと直接接触するように延びることができる。
再度図２を参照すると、回路ダイ２０が位置合わせ領域６に配置されると、回路ダイ２０の縁部２３にある接触パッド２２を各チャネル８に対して位置合わせすることができる。チャネル内を流れる流体を、主に毛管力によって、対応する接触パッドに自動的に誘導することができるように、回路ダイの底面上の接触パッドに達するためにチャネル８の第１の端部１０２は位置合わせ領域６内に延びることができ、対応する接触パッドの下に一部分を有する。
いくつかの実施形態では、接触パッドとチャネルは、接触パッドがチャネルの第１の端部１０２に直接面する露出した表面又は部分を有し得るように、位置合わせすることができる。例えば、図４Ｂは、それぞれのチャネル８ａ及びチャネル８ｃの第１の端部１０２に直接面し得る、回路ダイ２０の底面２０ｂ上に形成された接触パッド２２を示す。例えば、図４Ｅは、対応するチャネル８ｂに直接面し得る、回路ダイ２０の側面２６上に形成された接触パッド２２を示す。
いくつかの実施形態では、接触パッドは、チャネルに面する部分を有してもよい。いくつかの実施形態では、接触パッドは、チャネルに直接面していなくてもよい。その代わりに、接触パッドとチャネルは、流体経路がチャネルを対応する接触パッドに流体連通することができるように、位置合わせすることができる。流体はチャネル内の流体経路を通り接触パッドに向かって流れ、その接触パッドに直接接触することができる。接触パッドとチャネルは、１対１の対応関係を有しなくてもよいことを理解されたい。接触パッドとチャネルは、１つ以上のチャネル内を流れる流体を１つ以上の所定の接触パッドに誘導できるように位置合わせすることができる。
いくつかの実施形態では、接触パッド２２は、チャネル８の幅に実質的に一致する幅を有してもよい。いくつかの実施形態では、チャネルは、チャネルと位置合わせした接触パッドの幅よりも広い幅を有してもよい。チャネルは、回路ダイ上の接触パッドの幅よりも、例えば、約１０％、約３０％、約５０％、約７０％、又は約９０％広い幅を有してもよい。例えば、接触パッドが幅約２００マイクロメートルのとき、チャネルは、幅約３００マイクロメートルになるように選択され得る。チャネルが広くなることにより、チャネル内に形成される導電性トレースが接触パッドを実質的に覆い、導電性トレースと接触パッドとの間に優れた電気的な接触を提供することを可能にする。
回路ダイ２０は、その縁部２３に沿って配置された１つ以上の接触パッドを有する回路チップを含むことができる。いくつかの実施形態では、回路ダイ２０は、硬質半導体ダイを含むことができる。いくつかの実施形態では、回路ダイ２０は、プリント回路基板（ＰＣＢ）を含むことができる。いくつかの実施形態では、回路ダイ２０は、フレキシブルプリント回路（ＦＰＣ）を含むことができる。回路ダイ２０は、基板上に配置される任意の適切な回路ダイとすることができ、その１つ以上の接触パッドは、基板上の導電性トレースと位置合わせされ、この導電性トレースと接続されることを理解されたい。
いくつかの実施形態では、回路ダイ２０が位置合わせ領域６にあるポケットによって受け入れられると、回路ダイ２０は、ポケットの深さ又はチャネルの深さと実質的に同じ厚さを有し得る。いくつかの実施形態では、ポケットの深さは、ポケット内の固体回路ダイの底部が中立構成体の中立曲げ平面にほぼ配置されるようなものであってもよい。
いくつかの実施形態では、回路ダイ２０は、例えば、約２マイクロメートル〜約２００マイクロメートル、約５マイクロメートル〜約１００マイクロメートル、又は約１０マイクロメートル〜約１００マイクロメートルの厚さを有する超薄型チップであってもよい。回路ダイを受け入れるためのポケットの深さは回路ダイの厚さよりも、例えば、２倍、４倍、６倍、８倍、又は１０倍大きくすることができる。ポケットの深さは、固体回路ダイがポケットの底面に取り付けられたときに、固体回路ダイが中立構成体の中立曲げ平面に実質的に沿って延び得るようなものであってもよい。この構成は、基板が曲がるときの固体回路ダイの歪みを効果的に低減することができる。
いくつかの実施形態では、超薄型回路ダイをハンドル基板上に載せて、位置合わせ領域６上への配置を容易にしてもよい。ハンドル基板は、回路ダイ２０が位置合わせ領域６に受け入れられた後に取り外すことができる。
いくつかの実施形態では、回路ダイ２０は、接着剤によって位置合わせ領域６の表面に取り付けることができる。位置合わせ領域６がポケットを含む場合、回路ダイ２０は、接着剤によってポケットの底面に取り付けることができる。例示的な接着剤としては、構造用接着剤、アクリル接着剤、エポキシ接着剤、ウレタン接着剤、光学接着剤を挙げることができる。いくつかの実施形態では、接着は、例えば、ＵＶ硬化性ポリウレタン化合物を用いて行うことができる。接着剤は、チャネル８を遮断することなく回路ダイ２０を位置合わせ領域６の表面上に取り付けるために正確に適用することができる。図４Ｂも参照されたい。ここで、回路ダイ２０は、接着剤層１２によって基板２の表面に取り付けられている。
図４Ａに示すように、回路ダイ２０が位置合わせ領域６に配置されると、導電性液体１６を１つ以上のチャネル８ａ、８ｂ、８ｃ、又は８ｄに計量分配することができる。導電性液体１６は、主に毛管力によってチャネル８内を流動可能な液体組成物であり得る。導電性液体１６は、例えば、液体キャリア、及び１つ以上の電子材料、液体金属又は金属合金などを含んでもよい。本明細書に記載される導電性液体を固化させて、チャネル内に導電性トレースを形成する導電性材料の連続層を残すことができる。適切な液体組成物としては、例えば、銀インク、銀ナノ粒子インク、反応性銀インク、銅インク、導電性ポリマーインク、液体金属又は合金（例えば、低温で融解し、室温で固化する金属又は合金）等が挙げられ得る。
導電性液体１６は、例えば、インクジェット印刷、計量分配、マイクロ注入等を含む様々な方法によってチャネル８内に送出することができる。いくつかの実施形態では、１つ以上のリザーバを、チャネル８に隣接し、チャネル８と流体連通するように設けることができる。リザーバは、計量分配された導電性液体の便利な収容部を設けるような形状であり得る。導電性液体１６は、例えば、インクジェット印刷、ピエゾ式分注、ニードル式分注などの計量分配、スクリーン印刷、フレキソ印刷等によってリザーバ内に配置することができる。導電性液体１６は、毛管力によってリザーバからチャネル８へと移動することができる。リザーバは、チャネル８の深さと実質的に同じ深さを有してもよい。リザーバは、導電性液体１６を受け入れるのに適した任意の望ましい形状及び寸法を有することができる。いくつかの実施形態では、リザーバは、例えば、約１マイクロメートル〜約１．０ｍｍ、約５マイクロメートル〜約５００マイクロメートル、又は約５０マイクロメートル〜約５００マイクロメートルの範囲の寸法を有してもよい。いくつかの実施形態では、リザーバを使用することなく、導電性液体をチャネル内に供給することができることを理解されたい。
いくつかの実施形態では、導電性液体１６は、チャネル８に隣接する表面領域上に直接配置することができる。その後、導電性液体１６は、毛管力によって、チャネル８により周囲領域から自動的に収集することができる。いくつかの実施形態では、第２の端部１０４の周囲領域は、チャネル８の第２の端部１０４への導電性液体１６の収集を増やすために、選択的に処理又はパターン化することができる。好適な表面処理又はパターニング方法としては、例えば、高精細、フレキソ印刷、スクリーン印刷、グラビア印刷などが挙げられる。任意の好適な方法を使用して、導電性液体１６をチャネル８の遠位端に送出することができることを理解されたい。導電性液体１６は、例えば、印刷、注入、ファネリング（funneling）、マイクロインジョクション等などの任意の適切な手法で堆積させることができる。
導電性液体１６がチャネル８に送出されると、導電性液体１６は、主に毛管力によって、チャネル８を通り、例えば第２の遠位端１０４から第１の端部１０２に向かって経路案内することができる。いくつかの実施形態では、導電性液体１６は、遠位端１０４と第１の端部１０２との間の点からチャネル８を充填するために供給され得る。理論に束縛されることを望むものではないが、導電性液体１６が毛管現象によってチャネル８内を移動する能力には、いくつかの要因が影響を及ぼし得ると考えられる。このような要因としては、例えば、チャネルの寸法、導電性液体の粘度、表面エネルギー、表面張力、乾燥などを挙げることができる。これら要因は、参照により本明細書中に組み込まれる米国特許第９，４０１，３０６号（Ｍａｈａｊａｎら）に記載されている。
チャネル８は、部分的に、上述の要因の１つ以上によって決定され得る任意の適切な寸法（例えば、幅、深さ、又は長さ）を有することができる。いくつかの実施形態では、チャネル８は、例えば、約０．０１マイクロメートル〜約５００マイクロメートル、約０．０５マイクロメートル〜約２００マイクロメートル、又は約０．１マイクロメートル〜約１００マイクロメートルの範囲内の幅又は深さを有してもよい。
図３Ａ〜図３Ｄを参照すると、導電性液体１６が毛管現象によってチャネル８内に、第２の端部１０４から第１の端部１０２に向かって移動するとき、チャネル８の側壁８４及び底壁８２は導電性液体１６によって濡れ、１つ以上の屈曲したメニスカスを形成することができる。導電性液体１６は、底壁８２に隣接する側壁８４の一部分を覆う量で送出することができることを理解されたい。導電性液体１６の上面３２は凸状三日月形を有する。上面３２の縁部３４は、インク１６が流れる間、ピン留めされた接触線としての役割を果たし得る。インク１６の前面３６もまた、凸状三日月形を有する。前面３６の縁部３６’は、流れを前方に誘導する前縁部としての役割を果たし得る。メニスカスの形成によって、毛細管壁における摩擦により与えられる粘性抵抗を伴う毛細管において流れを進めることができる圧力勾配を生成し得る。
チャネル８内の導電性液体１６は固化し、チャネル内に堆積され回路ダイ２０の底面２０ｂ上の接触パッドに直接接触する導電性トレース３０を形成することができる。導電性トレース３０は、自由表面３２’を有する。図４Ｂ〜図４Ｅも参照されたい。導電性液体１６の固化を向上させるために使用することができる適切なプロセスとしては、例えば、熱又は放射線による、硬化又は蒸発が挙げられ得る。固化プロセス中、ピン留めされた接触線３４は、チャネル８の中心から側壁８４に向かって液体を流し始めることができる。導電性液体１６の体積は、導電性液体から液体キャリアを除去することによって低減させることができる。堆積された固体材料の厚さは、導電性液体１６の固形量に依存し得る。いくつかの実施形態では、堆積された固体材料は、例えば、約０．０１マイクロメートル〜約２００マイクロメートル、約０．０５マイクロメートル〜約１００マイクロメートル、又は約０．１マイクロメートル〜約１０マイクロメートルの厚さを有してもよい。
導電性液体１６が毛管現象によってチャネル８内を移動し、その第１の端部１０２に到達すると、導電性液体１６は、チャネル８に対して露出した回路ダイ２０の部分を濡らすことができる。導電性液体１６は、回路ダイ２０の表面に配置された対応する接触パッド２２を濡らして広がり、これを覆うことができる。
いくつかの実施形態では、位置合わせ領域６はポケットであってもよく、図４Ａに示されるように、回路ダイ２０の側面２３とポケット６の側壁１８は、それらの間に形成される間隙３８を有してもよい。間隙３８は、ポケット６への回路ダイ２０の取り付けを容易にし得る。いくつかの実施形態では、間隙３８は、例えば、約１０〜約５００マイクロメートル、約１０〜約２００マイクロメートル、又は約１０〜約１００マイクロメートルの幅を有してもよい。導電性液体１６がチャネル８内を流れ、位置合わせ領域６に流入すると、導電性液体の上面の縁部は、ピン留めされた接触線としての役割をなお果たすことができ、導電性液体１６の一部が間隙３８に流入するのを防ぐことができる。図３Ａ及び図３Ｂも参照されたい。
図４Ｂ及び図４Ｄを参照すると、導電性液体の上面の縁部が回路ダイ２０の底面２０ｂに接すると、導電性液体１６は、チャネル８に対して露出した回路ダイ２０の底面２０ｂの部分を濡らすことができる。導電性液体１６は、回路ダイ２０の底面２０ｂ上の接触パッド２２を濡らして広がり、これを覆うことができる。このようにして、導電性トレース３０は、固体回路ダイ２０の接触パッドと直接接触するチャネル内に形成することができる。チャネル８が回路ダイ２０の下で延びると、導電性トレース３０は、回路ダイ２０の底面２０ｂ上の接触パッド２２に直接接触することができ、一方、自由表面３２’は、回路ダイ２０の下にある空隙空間３３’を形成し得る。図４Ｄを参照されたい。
図４Ｅを参照すると、導電性液体１６が毛管現象によってチャネル８ｂ内を移動し、第１の端部１０２に到達すると、導電性液体１６の前面は、チャネル８に対して露出した回路ダイ２０の側面２６を濡らすことができる。導電性液体１６は露出した部分２６を濡らして広がり、側部接触パッド部分２４を覆い、主表面２１の縁部上に引き続き移動し、主表面２１上の接触パッド２２の縁部部分２２２を覆うことができる。いくつかの実施形態では、導電性液体１６の前面は、接触パッド２２の縁部部分２２２にピン留めすることができる。導電性液体１６は回路ダイ２０の主表面２１上に更に移動しなくてもよく、これにより、導電性液体１６によって覆われていない接触パッド２２の主要部分を残すことができる。固化した後、導電性トレース３０は、自由表面３２’と共に形成することができる。
いくつかの実施形態では、基板は、電子部品を受け入れるような形状の位置合わせ特徴部と、電子部品が位置合わせ特徴部内に配置されたときに接点のうちの１つに対応する領域に向かう方に延びるような形状の少なくとも１つのチャネルと、を有することができる。導電性液体は、導電性液体が毛管力によってチャネル内を接点に向かって流れ、接点を濡らすように、チャネル内に計量分配することができる。導電性液体は固化させて、チャネル内に導電性トレースを形成することができる。いくつかの実施形態では、少なくとも１つのチャネルは、分注された接着剤インク又は導電性液体の便利な収容部を設けるような形状の拡大部を更に含む。例えば、チャネルの一端は、液体の送出を容易にするためにリザーバに流体連通することができる。
本開示では、チャネル内に送出される液体又はインクは、毛管力によって、基板上の位置合わせ特徴部及び回路ダイの様々な表面（例えば、チャネルの壁、ポケットの側壁、回路ダイの側面等）を濡らすことによって回路ダイと自動的に位置合わせすることができる。様々な毛管表面上の液体の流れは毛管力によって自動的に誘導することができ、回路ダイに向かって流体を圧送するために流体ポンプを使用する必要性を排除する。自動位置合わせ後、液体又はインクを更に固化又は乾燥させて固体の連続層を形成することができる。このプロセスを繰り返して、基板上の固体回路ダイと位置合わせされた多層構造を形成することができる。
いくつかの実施形態では、導電性トレースが形成され、回路ダイ上の接触パッドと自動的に位置合わせされると、トレースは、回路の他の部分、又は他の回路若しくはデバイスに接続することができる。いくつかの実施形態では、追加の金属トレース（例えば、Ｃｕトレース）を、導電性トレースと位置合わせした状態でパターン化することができる。いくつかの実施形態では、導電性トレースは、受信機又は送信機などの電子デバイスのアンテナコイルに接続することができる。本明細書中に記載されるプロセスは、例えば、無線識別（ＲＦＩＤ）タグ、近距離通信（ＮＦＣ）回路、Ｂｌｕｅｔｏｏｔｈ回路、Ｗｉ−Ｆｉ回路、マイクロプロセッサチップ等を含む様々なチップベースの回路／デバイスを作製するために使用することができる。
上記チップベースの回路／デバイスの伸縮性、可撓性、又は屈曲性を改善することが望まれているが、これは、回路／デバイスが屈曲又は回転の応力又は歪みにさらされると、チャネル内の導電性トレースが亀裂を生じ得るためである。いくつかの実施形態では、導電性トレースと回路ダイの接触パッドとの間の電気的な接触付近の空隙空間（例えば、図４Ｄの回路ダイ２０の下の空隙空間３３’）は、応力又は歪みとの関わり合いにおいて、電気的な接触をより脆弱にする場合がある。本開示では、ポリマー液体を固化した生成物でチャネルを埋め戻すことにより、トレースの自由表面を覆うことができる開放チャネル内の導電性トレースを補強することができる。チャネル内のポリマー液体を流動させることにより、回路ダイの下の空隙空間内を流動させて、空隙空間を少なくとも部分的に充填することができ、これは、トレースと回路ダイの接触パッドとの間に形成された電気的な接触を補強することができる。硬化性ポリマーで埋め戻された回路／デバイスは、回路／デバイスがはるかに高い全体歪みにおいて亀裂に耐えることができるように、導電性トレースの自由表面及び回路ダイの下の空隙空間を排除することができる。したがって、本明細書に記載される回路ダイを含むフレキシブルデバイスは、向上した伸縮性、可撓性、又は屈曲性を呈することができる。
再び図４Ｃ〜図４Ｅを参照すると、チャネル８内に導電性トレース３０を形成することで、導電性トレース３０は、チャネル内に三日月形状を有し得る自由表面３２’を有する。次いで、第１のポリマー液体４０がチャネル８内に供給されて、主に毛管力によってチャネル内を流れ、導電性トレース３０の自由表面３２’を覆う。第１のポリマー液体４０は、例えば、インクジェット印刷、計量分配、マイクロ注入、コーティング等を含む様々な方法によってチャネル８に送出することができる。
図４Ｄに示すように、回路ダイ２０は、その底面２０ｂ上に接触パッド２２を有する。チャネル８ｃは、底部接触パッド２２の下で延びる。第１のポリマー液体４０が回路ダイ２０の下の空隙空間３３’内に流入すると、ポリマー液体４０は、導電性トレース３０の自由表面３２’上を濡らして広がり、空隙空間３３’を少なくとも部分的に充填することができる。図４Ｅに示されるように、接触パッド２２は、回路ダイ２０の側面２６上に配置された側部２４を有する。チャネル８ｂ内を流れる第１のポリマー液体４０が回路ダイ２０の側面２６に近づくと、第１のポリマー液体４０は、導電性トレース３０の自由表面３２’上を濡らして広がり、トレース３０と、接触パッド２２の縁部２２２に隣接する接触パッド２２の側部２４との間に形成された電気的な接触を覆うことができる。一部の場合には、第１のポリマー液体４０は、回路ダイ２０の主表面２１上の接触パッド２２上を濡らして広がる場合がある。
いくつかの実施形態では、第１のポリマー液体は、例えば、ＵＶ硬化性ポリマーを含んでもよい。例示的なポリマー液体としては、ＵＶアクリレート、熱硬化性エポキシ、２成分型エポキシ等を挙げることができる。いくつかの実施形態では、第１のポリマー液体は、多官能性チオールと多官能性エン（ビニル末端化合物）とのフリーラジカル重合によって作製することができるポリ（チオール−エン）を含んでもよい。本願で調製した一例では、第１のポリマー液体は、Ｎｏｒｌａｎｄ Ｐｒｏｄｕｃｔｓ，Ｉｎｃ．（ＣＲＡＮＢＵＲＹ、ＮＪ、ＵＳＡ）からＮＯＡ−７３の商品名で市販されている光学接着剤であった。
次いで、第１のポリマー液体４０を固化させて生成物４０’を形成することができる。第１のポリマー液体４０の固化を高めるために使用することができる適切なプロセスとしては、例えば、熱又は放射線による、硬化又は蒸発が挙げられ得る。いくつかの実施形態では、第１のポリマー液体は、ＵＶ硬化性ポリマーを含むことができ、ポリマー層４０’は、ＵＶ硬化性ポリマーを硬化させた生成物であり得る。チャネル８は、生成物４０’によって少なくとも部分的に充填され得る。いくつかの実施形態では、チャネル８の少なくとも５０％、少なくとも６０％、少なくとも７０％、少なくとも８０％、又は少なくとも９０％の体積が、生成物４０’で充填され得る。
いくつかの実施形態では、ＵＶ硬化性ポリマーを硬化させた生成物は、例えば、０．１ＭＰａ〜１０ＧＰａの範囲の弾性率を有し得る。ポケット材料は、例えば、０．１ＭＰａ〜１０ＧＰａの範囲の弾性率を有することができるアクリレート、ウレタン、シリコーン、又はエポキシを含んでもよい。いくつかの実施形態では、生成物４０’は、フレキシブル基板２上にチャネル８を形成する材料の弾性率よりも高い弾性率を有する。いくつかの実施形態では、ＵＶ硬化性ポリマーを硬化させた生成物は、例えば、０．１ＭＰａ〜１０ＧＰａの範囲の弾性率を有し得る。チャネル材料は、例えば、０．１ＭＰａ〜１０ＧＰａの範囲の弾性率を有することができるアクリレート、ウレタン、シリコーン、又はエポキシを挙げることができる。いくつかの実施形態では、チャネル材料は、多官能性チオールと多官能性エン（ビニル末端化合物）とのフリーラジカル重合によって作製することができるポリ（チオール−エン）を含んでもよい。
いくつかの実施形態では、チャネル又はポケットを充填する材料（例えば、生成物４０’）は、その弾性率に好ましい上限を有し得る。弾性率が上限よりも大きい場合、充填材料は、破断伸びが低い場合がある。破断歪み又は破断時引張伸びとしても知られる破断伸びは、特定の温度での材料の破断後の、増加した長さと初期長さの比である。これは、亀裂を伴わずに形状の変化に抵抗する材料の能力に関連する。例えば、所定の上限を超える弾性率を有する充填材料は、フレキシブル基板が一定のレベルに曲げられたときに破断し得る。
いくつかの実施形態では、厚さＨを有する基板を曲げ半径Ｒまで曲げている間、基板の外面は、おおよそＨ／（２＊Ｒ）の歪みを経験し得る。埋め戻されたチャネル又はポケットが基板の外側にある場合、埋め戻しに使用される材料（例えば、ポリマー）は、破断することなくその量の歪みに耐える必要がある。これは、充填材料が、ある値よりも大きい破断伸びを必要とし得ることを意味する。基板の厚さが２５マイクロメートル、５０マイクロメートル、１００マイクロメートル、２００マイクロメートル、又は１０００マイクロメートルである場合、対応する必要な曲げ半径は、１ｍｍ、５ｍｍ、１０ｍｍ、２５ｍｍ、５０ｍｍ、１００ｍｍとすることができ、対応する必要な破断伸びは２％、３％、５％、１０％、又は更には１００％超であり得る。一般に、より高い弾性率を有する充填材料（例えば、ポリマー）は、より低い破断伸びを有し得る。特定の半径への伸縮又は屈曲における特定の伸びを必要とし、かつ特定の基板厚さを有する用途のための埋め戻し材料の選択は、弾性率と破断伸びとの間のバランスを含む必要がある。
いくつかの実施形態では、フレキシブル基板上の流体チャネルは、流体接続される入口チャネル及び出口チャネルを含み得る。第１のポリマー液体は、入口チャネルに流入し、チャネル内で導電性トレースの自由表面上を濡らして広がることができる。図５は、一実施形態による、基板２上に形成された入口チャネル及び出口チャネルの１つ以上のペアリングを含む物品４００の斜視図である。入口チャネル４０２ｉと出口チャネル４０２ｏのペアリングはそれぞれ、側壁６４ａ又は側壁６４ｂを横切ってポケット６内に延び、ポケット６内で流体連通されて内部チャネル４０３を形成する各々の端部を有する。内部チャネル４０３は「Ｌ」字形を有する。入口チャネル４０４ｉと出口チャネル４０４ｏの別のペアリングはそれぞれ、側壁６４ａを横切ってポケット６内に延び、ポケット６内で流体連通されて内部チャネル４０５を形成する各々の端部を有する。内部チャネル４０５は「Ｕ」字形を有する。図５の実施形態はポケット内で流体連通している入口チャネルと出口チャネルのペアリングを示すが、いくつかの実施形態では、２つ以上の入口チャネルを１つの出口チャネルに流体連通させることができ、いくつかの実施形態では、１つの入口チャネルを２つ以上の出口チャネルに流体連通させることができることを理解されたい。いくつかの入口チャネル又は出口チャネルは、異なる接触パッド間の短絡を回避するために流体連通していないことも理解されたい。いくつかの実施形態では、チャネルは、例えば、約５〜約５００マイクロメートルの範囲内の幅を有してもよい。
回路ダイがポケット６内に配置されると、回路ダイの底部接点は、内部チャネル４０３又は内部チャネル４０５の一部分と位置合わせすることができる。導電性液体は、主に毛管力によって、入口チャネル４０２ｉ又は入口チャネル４０４ｉ内を、内部チャネル４０３又は内部チャネル４０５へと流れ、固体回路ダイの底部接触パッドと直接接触することができる。余分な液体は、出口チャネル４０２ｏ又は出口チャネル４０４ｏを通って、ポケットから流れ出ることができる。入口チャネル及び出口チャネル（例えば、４０２ｉ及び４０２ｏ、又は４０２ｉ及び４０２ｏ）は各々の内部チャネル（例えば、４０３又は４０５）を通じて流体連通しており、内部チャネル内に空気を捕捉することなく連続的な液体の流れを確実とするのに役立ち得る。このようにして、導電性液体と固体回路ダイの底部接触パッドとの間に強固な接触を形成することができる。
図５に示すように、内部チャネル４０３又は内部チャネル４０５の少なくとも一部分は、回路ダイ２０の下に延び、接触パッド２２と内部チャネル４０３又は内部チャネル４０５内の導電性液体との間に電気的な接触が形成される。入口チャネルと出口チャネルを流体連通させることによって形成される内部チャネル（例えば、４０３又は４０５）は、内部チャネル内に形成される導電性トレースが、回路ダイ２０の底部接触パッド２２との強固な接触を有することができるように、例えば、「Ｕ」字形、「Ｌ」字形、直線形状、曲線形状等などの様々な構成又は形状を有することができることを理解されたい。
いくつかの実施形態では、内部チャネル４０３又は内部チャネル４０５は、回路ダイ２０の底部接触パッド２２が内部チャネル４０３及び内部チャネル４０５の各々の外縁部４０３ｅ及び外縁部４０５ｅ内に配置されるような形状とすることができる。回路ダイ２０が液体接着剤によってポケット６の底面６２に取り付けられると、チャネルの外縁部４０３及び外縁部４０５ｅは（例えば、ポケット６の中央部から接触パッド２２に向かう）液体接着剤の移動を（例えば、ピン留めによって）停止し、接触パッド２２の汚染の可能性を防止することができる。
いくつかの実施形態では、導電性液体は入口チャネル（例えば、４０２ｉ又は４０４ｉ）を通ってチャネル（例えば、内部チャネル４０３又は内部チャネル４０５）内に流れ、固化し、チャネル内に導電性トレースを形成することができる。例えば、導電性トレースは、液体導電性インクの溶媒を蒸発させることによって形成することができる。固化プロセス中、導電材料は、チャネルの側壁及び底部上、並びにチャネルの上に位置する回路ダイの底面の一部分上に堆積させることができる。このプロセスにおいて、導電材料は、回路ダイ上の接触パッドと共形接触することができる。固化プロセスは、回路ダイの下のチャネル内にいくらかの空隙空間を残す場合がある。例えば、図４Ｄの空隙空間３３’を参照されたい。空隙空間は、入口又は出口チャネルを介してチャネル内に第１のポリマー液体を流すことによって充填することができる。第１のポリマー液体は、主に毛管力によってチャネル内の導電性トレースの自由表面上を濡らして広がり、空隙空間に流入し、チャネル及び空隙空間を少なくとも部分的に充填することができる。
図５の図示される実施形態では、位置合わせ領域６はポケット又は空洞を含む。位置合わせ領域６は、他の構成を有することができることを理解されたい。いくつかの実施形態では、位置合わせ領域６は、主表面４の他の部分と同一平面上にある、基板２の主表面４の一部分であってもよい。いくつかの実施形態では、１つ以上の位置合わせマーク又は基準を位置合わせ領域６上に形成することができる。固体回路ダイが位置合わせ領域６上に受け入れられると、位置合わせマーク又は基準を使用して、固体回路ダイを基板２及びチャネル８と位置合わせすることができる。
いくつかの実施形態では、回路ダイは、液体接着剤によって位置合わせ領域６に取り付けることができる。いくつかの実施形態では、液体接着剤は、ダイ接着のための位置合わせ領域において流体チャネル内に供給され得る。いくつかの実施形態では、１つ以上のリザーバを位置合わせ領域６上に形成し、リザーバから主に毛管力によって接着剤チャネル内に流れ、回路ダイ２０を位置合わせ領域６に接着することができる液体接着剤を受け入れることができる。接着剤チャネル又はリザーバは、導電性液体を流動させて導電性トレースを形成するために、チャネルと流体連通していない。回路ダイ２０をチャネルと正確に位置合わせさせるためにフレキシブル基板上に１つ以上の基準が設けられる。
いくつかの実施形態では、液体接着剤は、回路ダイ２０をポケット６内に配置する前に供給することができる。いくつかの実施形態では、液体接着剤は、ポケット６の中央に１つの液滴として、又は回路ダイ２０のサイズ及び詳細に応じた特定のパターンで多数の液滴として、ポケット６に送出することができる。隔離されたリザーバはまた、液体接着剤を所定の位置に捕捉し、ピン留めするために、回路ダイ２０の底部に配置することができる。回路ダイ２０が液体接着剤の上に配置されると、接着剤は、回路ダイ２０の下のチャネル（例えば、図５の内部チャネル４０３及び内部チャネル４０５の外縁部４０３ｅ及び外縁部４０５ｅ）の縁部にピン留めされている間に、回路ダイ２０とポケット６との間の空間を濡らすことができる。この接着剤のパターニングスキームは、回路ダイ２０上の接触パッドを汚染することなく回路ダイ２０をポケット６に取り付けるのに役立つことができる。
次いで、液体接着剤を固化させて、図６Ａ〜図６Ｄの接着剤層６１２などの接着剤層を形成することができる。接着剤インク４０の固化を高めるために使用することができる好適なプロセスとしては、例えば、熱又は放射線による、硬化又は蒸発が挙げられる。いくつかの実施形態では、液体接着剤の液体キャリアを蒸発させて、接着剤材料を残して接着剤層を形成することができる。液体キャリアが除去されると、残りの接着剤材料は接着剤層を形成することができる。
図６Ａ〜図６Ｄは、いくつかの実施形態による、フレキシブルデバイスの製造プロセスを示す。固体回路ダイ２０は、接着剤層６１２を介して、フレキシブル基板の位置合わせ領域６に取り付けられる。チャネル６０２及び６０４は、フレキシブル基板の主表面上に形成され、回路ダイ２０の底面上の接触パッド２２の下に延びる。いくつかの実施形態では、チャネル６０２及び６０４は、それぞれ入口チャネル及び出口チャネルであり得る。導電性液体１６は、主に毛管力によってチャネル内に流れ、チャネルの側面上及び接触パッド２２を濡らして広がる。次いで、導電性液体１６を固化させて、回路ダイ２０の接触パッド２２と直接接触する電気的な接触３０ｃを含む導電性トレース３０をチャネル２２内に形成する。チャネル６０２及び６０４内の導電性液体１６を固化させることは、回路ダイ２０の下に空隙空間３３’を形成することができる。
第１のポリマー液体４０は、空隙空間３３’を少なくとも部分的に充填するためにチャネル内を流れるように供給され得る。第１のポリマー液体４０は、導電性トレース３０の自由表面上を濡らして広がり、トレース３０と接触パッド２２の縁部２２２に隣接する接触パッド２２との間に形成された電気的な接触３０ｃを覆うことができる。次いで、第１のポリマー液体４０を固化させてポリマー層４０’を形成することができる。
図７Ａは、一実施形態による、固体回路ダイ２０’を受け入れるためにフレキシブル基板上に過大なポケット６’を含む物品７００の上部部分図である。図７Ｂは、物品７００の断面図である。ポケット６’は基板２上に形成されており、固体回路ダイ２０’のサイズよりも大きなサイズを有する。固体回路ダイ２０’は、ポケット６’内に、ポケット６’の底面６２’まで下向きに配置される。回路ダイ２０’の底部接触パッド２２’は、ポケット６’内に延びるチャネル７１０と位置合わせすることができる。チャネル７１０は、１つ以上の入口チャネル、出口チャネルなどを含み得る。図示の実施形態では、固体回路ダイ２０’は、液体接着剤を固化させることによって形成され得る接着剤層７１２によりポケット６’の底面６２’に取り付けられる。
固体回路ダイ２０’がポケット６’内に配置されると、例えばチャネル７１０内に導電性流体を流し、導電性流体を固化させることによって、導電性トレース７３０をチャネル７１０内に形成することができる。導電性トレース７３０の自由表面は、第１のポリマー液体を固化させることによって、生成物７４０によって覆うことができる。生成物７４０は、チャネル７１０及び回路ダイ２０’の底部接触パッド２２の下の空隙空間を少なくとも部分的に充填することができる。
図７Ａ〜図７Ｂの図示される実施形態では、固体回路ダイ２０’の側壁又は縁部とポケット６’の側壁との間に間隙７２０がある。いくつかの実施形態では、間隙７２０は、ポケットの側壁と回路ダイの底面６２上の回路ダイ縁部との間の面内距離を指し得る。間隙７２０は、回路ダイをポケット内に配置するために要求される公差よりも大きくすることができる。例えば、典型的な公差は、例えば、約１０〜約２０マイクロメートル、概して、約５０マイクロメートル未満であり得る。いくつかの実施形態では、間隙７２０は、要求される公差よりも少なくとも３倍、少なくとも５倍、少なくとも７倍、少なくとも１０倍、又は少なくとも２０倍大きくしてもよい。いくつかの実施形態では、間隙７２０は、例えば、約１００マイクロメートル〜約２ｍｍ以上の範囲内であってもよい。
図示された図７Ａ〜図７Ｂの実施形態では、間隙７２０は、第２の流体ポリマーを固化させることによって生成物７２２で充填される。いくつかの実施形態では、チャネル７１０内に導電性トレースを形成した後、間隙７２０の空隙空間内で、主に毛管力によって、間隙７２０を少なくとも部分的に充填するために、第２のポリマー液体を供給して流すことができる。いくつかの実施形態では、第２のポリマー液体は、例えば、ＵＶ硬化性ポリマーを含んでもよい。例示的なポリマー液体としては、ＵＶ硬化性アクリレート、熱硬化性エポキシ、２成分型エポキシ等を挙げることができる。いくつかの実施形態では、第２のポリマー液体は、多官能性チオールと多官能性エン（ビニル末端化合物）とのフリーラジカル重合によって作製することができるポリ（チオール−エン）を含んでもよい。本願で調製した一例では、第２のポリマー液体は、Ｎｏｒｌａｎｄ Ｐｒｏｄｕｃｔｓ，Ｉｎｃ．（ＣＲＡＮＢＵＲＹ、ＮＪ、ＵＳＡ）からＮＯＡ−７３の商品名で市販されている光学接着剤であった。第２のポリマー液体は、例えば、インクジェット印刷、計量分配、マイクロ注入、コーティングなどを含む様々な方法によって間隙７２０に送出され得る。
第２のポリマー液体を固化させて生成物７２２を形成することができる。いくつかの実施形態では、生成物７２２は、フレキシブル基板２上にポケット６’を形成する材料の弾性率よりも高い弾性率を有する。いくつかの実施形態では、ＵＶ硬化性ポリマーを硬化させた生成物は、例えば、０．１ＭＰａ〜１０ＧＰａの範囲の弾性率を有し得る。ポケット材料は、例えば、０．１ＭＰａ〜１０ＧＰａの範囲の弾性率を有することができるアクリレート、ウレタン、シリコーン、又はエポキシを含んでもよい。
本開示において、いくつかの実施形態では、回路ダイをフレキシブル基板のポケット内に受け入れることができ、回路ダイは、ポケットを形成する材料の弾性率よりも高い弾性率を有するポリマー材料によって取り囲まれ得る。そのような弾性率の勾配により、フレキシブルデバイス／回路は、図７Ｂに示される矢印によって示されるような、著しく大きな全体的なデバイスの歪みに耐えることを助けることができる。対照的に、そのような弾性率の勾配を有さないデバイス／回路では、全体的なデバイスの歪みは、回路ダイ、チャネル、又は空洞付近に高い局所歪みをもたらし得る。導電性トレースは、基板ほど伸縮可能ではないため、局所歪みは、全体歪みが比較的低くても、亀裂を生じさせ及びデバイスを破断し得る。本開示は、これらの問題に対処するための材料弾性率の勾配を提供する。弾性率材料及び弾性率の勾配の様々な構成を利用して、伸縮性、可撓性、及び屈曲性を向上させるためにデバイスの歪みを管理することができることを理解されたい。
図８Ａは、一実施形態によるフレキシブル基板２’上の島構造１０を含むフレキシブルデバイス８００の断面図である。図８Ｂは、図８Ａのフレキシブルデバイス８００の平面図である。図８Ｃは、オーバーコートが除去された図８Ａのフレキシブルデバイス８００の分解平面図である。図８Ｄは、オーバーコート及び回路ダイが除去された図８Ａのフレキシブルデバイス８００の分解平面図である。フレキシブルデバイス８００は、フレキシブル基板２’上に配置された島構造１０を含む。
フレキシブル基板２’は、例えば、ポリウレタン、ゴム、エポキシ、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレン、ポリスチレンなどの、任意の伸縮性、可撓性の弾性材料を含んでもよい。本出願で調製した一例では、３Ｍ Ｃｏｍｐａｎｙ、Ｓｔ．Ｐａｕｌ、ＭＮから商品名Ｖｅｒｙ Ｈｉｇｈ Ｂｏｎｄ（ＶＨＢ）Ｔａｐｅ４９１０で市販されているＶｅｒｙ Ｈｉｇｈ Ｂｏｎｄ（ＶＨＢ）テープをフレキシブル基板として使用した。いくつかの実施形態では、基板２’の一部は剛性であってもよく、基板２’が全体として可撓性かつ伸縮性であり得ることを理解されたい。可撓性かつ伸縮性基板２’は、例えば０．１ＭＰａ〜１０ＧＰａの範囲の弾性率Ｅ１を有し得る。
島構造１０は、フレキシブル基板２’上に配置されたチャネル層８１０を含む。チャネル層８１０は、フレキシブル基板の弾性率Ｅ１よりも大きい弾性率Ｅ２を有する比較的硬いポリマー材料で作製することができる。弾性率Ｅ２は、例えば、０．１ＭＰａ〜１０ＧＰａ、１ＭＰａ〜１０ＧＰａ、又は５ＭＰａ〜１０ＧＰａの範囲であってもよい。チャネル層８１０は、所望の特性に適切な弾性率を有する限り、ＵＶ硬化性材料、熱硬化性材料、反応性材料、又は他の好適な材料で作製することができる。
いくつかの実施形態では、チャネル層８１０に好適な材料としては、例えば、Ｎｏｒｌａｎｄ Ｐｒｏｄｕｃｔｓ，Ｉｎｃ．（ＣＲＡＮＢＵＲＹ、ＮＪ、ＵＳＡ）からＮＯＡ−７３の商品名で市販されている光学接着剤などの光学接着剤を挙げることができる。チャネル層の材料は、３Ｍ Ｃｏｍｐａｎｙ、Ｓｔ．Ｐａｕｌ、ＭＮから商品名ＤＰ１００で市販されているエポキシなどの２成分型ＵＶ硬化性エポキシを含んでもよい。チャネル層の材料は、伸縮性エポキシ、ＵＶ硬化性ポリウレタン又はアクリル材料などの１つ以上を含んでもよい。いくつかの実施形態では、チャネル層の材料は、多官能性チオールと多官能性エン（ビニル末端化合物）とのフリーラジカル重合によって作製することができるポリ（チオール−エン）を含んでもよい。
理論に束縛するよう望むものではないが、いくつかの実施形態では、本明細書に記載されるチャネル層の材料は、高弾性率（例えば、１００ＭＰａ超）、及び低い脆性（例えば、許容可能な伸長特性）の両方を有することが望ましい場合がある。このような特性は、ウレタン（メタ）アクリレートポリマー及び高Ｔｇモノマーを含む組成物を使用して達成され得る。
いくつかの実施形態では、チャネル層の材料は、例えば以下を挙げることができる、
ｉ）脂肪族ポリエステル、ポリカーボネート、又はポリエーテルジオール、ジイソシアネート、及びヒドロキシ官能性メタクリレートの反応生成物を含むウレタン（メタ）アクリレートポリマーと、
ｉｉ）単官能性（メタ）アクリレートモノマーであって、少なくとも１種の単官能性（メタ）アクリレートモノマーの硬化ホモポリマーが、少なくとも６０℃のＴｇを有する単官能性（メタ）アクリレートモノマー。
いくつかの実施形態では、ウレタン成分は、ウレタン（メタ）アクリレートポリマーである。このようなポリマーは、（例えば、脂肪族）ポリカーボネート、ポリエステル、又はポリエーテルジオールと、（例えば、脂肪族及び／又は芳香族）ジイソシアネートと、（例えば、脂肪族及び／又は芳香族）ヒドロキシ官能性（メタ）アクリレートとの反応生成物である。ポリカーボネートジオールは、典型的には、以下の式：
Ｈ（Ｏ−Ｒ１−Ｏ−Ｃ（＝Ｏ））ｍ−Ｏ−Ｒ２−ＯＨ
のものであり、式中、各（Ｏ−Ｒ１−Ｏ−Ｃ（＝Ｏ））繰り返し単位中のＲ１、及びＲ２のそれぞれは独立して、脂肪族、脂環式、又は脂肪族／脂環式アルキレン基であり、全てのＲ１及びＲ２基の組み合わせ中の炭素原子の平均数は、４〜１０個であり、ｍは、２〜２３（の整数）である。換言すれば、いくつかの繰り返し単位のＲ１及び／又はＲ２は、４未満（例えば、２又は３）の炭素数を有してもよく、これは、繰り返し単位が、式（Ｉ）のポリカーボネートジオール中の全ての繰り返し単位のＲ１及びＲ２の炭素数を平均すると、その平均が４〜１０、又は４〜６、４〜７、４〜８、４〜９、５〜７、５〜８、５〜９、５〜１０、６〜８、６〜９、６〜１０、７〜９、７〜１０、又は８〜１０のいずれかの範囲内に収まる程度に高い炭素数を有するのに十分なものである。選択される実施形態では、Ｒ１又はＲ２のうちの少なくとも１つは、−ＣＨ２ＣＨ２ＣＨ（ＣＨ３）ＣＨ２ＣＨ２−、−（ＣＨ２）６−、又は−（ＣＨ２）４−であり、好ましくは、−ＣＨ２ＣＨ２ＣＨ（ＣＨ３）ＣＨ２ＣＨ２−と、−（ＣＨ２）６−との組み合わせである。
いくつかの実施形態では、ポリカーボネートジオールのいずれかは、１，０００グラム／モル（ｇ／ｍｏｌ）を超える数平均分子量（Ｍｎ）を有するか、又は成分中に存在する全てのポリカーボネートジオールの加重平均は、１，０００ｇ／ｍｏｌを超えるＭｎを有し、ＭｎはＯＨ価によって決定される。異なる言い方をすれば、成分が単一のポリカーボネートジオールを含有する場合、ポリカーボネートジオールは、１，０００ｇ／ｍｏｌより高いＭｎを有する。成分が２つ以上のポリカーボネートジオールを含有する場合、ポリカーボネートジオールのうちの少なくとも１つのＭｎは、１，０００ｇ／ｍｏｌ以下であり得るが、ただし、２つ以上のポリカーボネートジオールの全てのＭｎ値の加重平均が１，０００ｇ／ｍｏｌよりも高いことを条件とする。例えば、２つのポリカーボネートジオールを含有する成分は、約５００ｇ／ｍｏｌのＭｎを有する第１のポリカーボネートジオールの、約１，５００ｇ／ｍｏｌのＭｎを有する第２のポリカーボネートジオールに対する１：２のモル比を含み、１，１６７ｇ／ｍｏｌの加重平均Ｍｎをもたらすことができる。ある特定の実施形態では、ポリカーボネートジオール（又は成分中に存在する全てのポリカーボネートジオールの加重平均）は、１，５００ｇ／ｍｏｌ以上の数平均分子量を有する。
いくつかの実施形態では、ポリエステルジオールは、典型的には、以下の式：
Ｈ［（Ｏ−Ｒ３−Ｏ−Ｃ（＝Ｏ）−Ｒ４−Ｃ（＝Ｏ）］ｍ−Ｏ−Ｒ３−ＯＨ
のものであり、
式中、Ｒ３及びＲ４は、独立して、直鎖又は分枝鎖又は環含有アルキレン基であり、これらは、任意に酸素などのヘテロ原子を含む。Ｒ３及びＲ４は、独立して、２〜４０個の炭素原子を含む。下付き文字「ｍ」は、典型的には少なくとも２、３、４、５、６、又は７である。下付き文字「ｍ」は、典型的には５０、４５、４０、３５、３０、２５、２０、又は１５以下である。いくつかの実施形態では、Ｒ３及びＲ４は、アルキレンである。
代表的なポリエステルジオールとしては、例えば、ネオペンチルグリコールアジペートジオール、ブタンジオールアジペートジオール、３−メチル−１，５−ペンタンジオールアジペートジオール、及び３−メチル−１，５−ペンタンジオールセベケートジオール、及びダイマー酸が、例えば、リノール酸などの２つの１８炭素二酸の二量体化から誘導されるダイマー酸系ポリオールを挙げることができる。
上述したジオールなどのいくつかの実施形態では、ポリエステルジオールは、単一のＲ３基（例えば、ネオペンチル又は３−メチル−１，５−ペンチル）及び単一のＲ４基（例えば、アジペート）を含むことができる。
他の実施形態では、脂肪族ポリエステルジオールは、２つ以上のジオールと２つ以上の酸から調製することができる。この実施形態では、ジオールは、エチレングリコール−ヘキサンジオール／アジペート−アゼレートコポリエステルジオールの場合など、２つ以上の異なるＲ３基及び２つ以上の異なるＲ４基を含有し得る。
他の実施形態では、ポリエステルジオールは、典型的には、以下の式：
Ｈ［−Ｏ−Ｒ６−Ｃ（＝Ｏ）］ｎ−Ｏ−Ｒ５−Ｏ−［Ｃ（＝Ｏ）−Ｒ６−Ｏ］ｏ−Ｈ
のものであり、
式中、Ｒ５及びＲ６は、独立して、直鎖又は分枝鎖又は環含有アルキレン基であり、これらは、任意に酸素などのヘテロ原子を含み、これらのアルキレン基は、独立して、２〜４０個の炭素原子を含む。下付き文字「ｎ」及び「ｏ」（すなわち、文字ｏ）は、典型的には、独立して、少なくとも４、５又は６である。下付き文字「ｎ」及び「ｏ」は、典型的には、独立して、２５、２０、又は１５以下である。
この種の１つの代表的なポリエステルジオールは、例えば、Ｐｅｒｓｔｏｒｐから入手可能なポリカプロラクトンジオールである。この実施形態では、Ｒ６は、Ｃ５アルキレン基であり、Ｒ５は、例えば、エチレングリコール、ブチレングリコール、ジエチレングリコールなどのアルコールの残基である。
いくつかの実施形態では、式１のＲ３又はＲ４のうちの少なくとも１つ、並びに式２のＲ５及びＲ６のうちの少なくとも１つは、独立して少なくとも４、５、又は６個の炭素原子を含む直鎖又は分枝鎖又は環含有アルキレン基である。
いくつかの実施形態では、式１のＲ３及びＲ４基のそれぞれは、独立して少なくとも４、５、又は６個の炭素原子を含むアルキレン基である。いくつかの実施形態では、式２のＲ５及びＲ６基のそれぞれは、独立して少なくとも４、５、又は６個の炭素原子を含むアルキレン基である。
ｍ、ｎ、及びｏの値は、ジオールの分子量（Ｍｎ）が、少なくとも５００、６００、７００、８００、９００、又は１０００ｇ／モルであるように選択される。いくつかの実施形態では、ジオールの分子量（Ｍｎ）は、少なくとも１１００、１２００、１３００、１４００、１５００ｇ／モルである。いくつかの実施形態では、ジオールの分子量（Ｍｎ）は、少なくとも１６００、１７００、１８００、１９００、又は２０００ｇ／モルである。いくつかの実施形態では、ジオールの分子量（Ｍｎ）は、１０，０００、９，０００、８，０００、７，０００、６，０００、５０００、４０００、又は３０００ｇ／モル以下である。分子量が低すぎると、伸長は不十分（すなわち、１５〜２０％未満）であり得る。ｍ、ｎ、及びｏの値は、Ｒ３、Ｒ４、Ｒ５、及びＲ６基の炭素の範囲に起因して、広範に変化し得る。
ポリエーテルジオールは、典型的には、以下の式：
Ｈ［−Ｏ−Ｒ７］ｑ−ＯＨのものであり、式中、各［−Ｏ−Ｒ７］繰り返し単位中のＲ７のそれぞれは、独立して、２〜１０個の炭素原子の脂肪族、脂環式、又は脂肪族／脂環式アルキレン基である。いくつかの実施形態では、ポリエーテルポリオールは、ポリ（エチレンオキシド）、ポリ（プロピレンオキシド）、又はポリ（テトラメチレンオキシド）の単位を含む。これらの種類の中でも、ポリ（テトラメチレンオキシド）ジオールが好ましい。
好ましくは、ｑ基の２０％以下は、２又は３個の炭素を有する。値ｑは、ジオールの分子量（Ｍｎ）が、少なくとも５００、６００、７００、８００、９００、又は１０００ｇ／モルであるように選択される。いくつかの実施形態では、ジオールの分子量（Ｍｎ）は、少なくとも１１００、１２００、１３００、１４００、１５００ｇ／モルである。いくつかの実施形態では、ジオールの分子量（Ｍｎ）は、少なくとも１６００、１７００、１８００、１９００、又は２０００ｇ／モルである。いくつかの実施形態では、ジオールの分子量（Ｍｎ）は、１０，０００、９，０００、８，０００、７，０００、６，０００、５０００、４０００、又は３０００ｇ／モル以下である。分子量が低すぎると、伸長は不十分（すなわち、１５〜２０％未満）であり得る。
いくつかの実施形態では、ウレタン（メタ）アクリレートポリマーは、式
Figure 2022500874
 のものであり、
式中、Ａは、式−ＯＣ（＝Ｏ）Ｃ（Ｒ１）＝ＣＨ２（式中、Ｒ１はＨ又は１〜４個の炭素原子のアルキル（例えば、メチル）である）を有し、ｐは１又は２であり、Ｑは多価有機連結基であり、Ｒｄｉはジイソシアネートの残基であり、ＲｄＯＨはポリエステル、ポリカーボネート、又はポリエーテルポリオールの残基であり、ｒは平均して１〜１５である。
このようなウレタン（メタ）アクリレートポリマーは、以下の式：
Figure 2022500874
 によって表され、
式中、Ａは、式−ＯＣ（＝Ｏ）Ｃ（Ｒ１）＝ＣＨ２（式中、Ｒ１はＨ又は１〜４個の炭素原子のアルキル（例えば、メチル）である）を有し、ｐは１又は２であり、Ｑは以下で説明する多価有機連結基であり、Ｒｄｉはジイソシアネートの残基であり、ＲｄＯＨはポリエステル、ポリカーボネートポリオール、又はポリエーテルの残基であり、ｒは平均して１〜１５である。いくつかの実施形態では、ｒは、平均すれば、少なくとも２、３、４、又は５となる。いくつかの実施形態では、Ａは、メタクリレートなどの、メタクリル官能基である。ウレタン（メタ）アクリレートポリマーの調製には、様々なジイソシアネートを使用することができる。典型的な実施形態では、有用なジイソシアネートは、式Ｒｄｉ（ＮＣＯ）２によって特徴付けることができ、式中、Ｒｄｉは、イソシアネート基間の脂肪族部分及び／又は芳香族部分である。反応すると、Ｒｄｉは、一般に、ジイソシアネートの残基とも呼ばれる。ウレタン（メタ）アクリレートポリマーの調製には、様々なポリオールを使用することができる。典型的な実施形態では、有用なポリマーポリオールは、式ＲｄＯＨ（ＯＨ）２によって特徴付けることができ、式中、ＲｄＯＨは、ヒドロキシル基がポリマーポリオールから除去された後に残るものである。いくつかの実施形態では、ＲｄＯＨは、例えば、ポリエステル、ポリカーボネート、又はポリエーテルジオールを含むポリオールの残基である。
いくつかの実施形態では、Ｑは、アルキレンなどの、直鎖又は分枝鎖又は環含有脂肪族（例えば、二価）結合基である。他の実施形態では、Ｑは、アリーレン、アラルキレン、及びアルカリーレンなどの芳香族（例えば、二価）結合基である。Ｑは、任意選択で、Ｏ、Ｎ、及びＳ、並びにこれらの組み合わせなどのヘテロ原子を含み得る。Ｑは、任意選択で、カルボニル又はスルホニル、及びこれらの組み合わせなどのヘテロ原子含有官能基も含み得る。Ｑは、典型的には、２０個以下の炭素原子を含む。
いくつかの実施形態では、Ｑは、典型的には、１２、１０、８、又は６個以下の炭素原子を含むアルキレンである。いくつかの実施形態では、Ｑは、Ｃ２、Ｃ３、又はＣ４アルキレン基である。いくつかの実施形態では、ｐは、１である。
本明細書に記載のウレタン（メタ）アクリレートポリマー（例えば、脂肪族ポリカーボネートジオール又はポリエステルジオールの重合単位を含む）は、フリーラジカル重合性樹脂組成物の主要な二官能性（例えば、ジ（メタ）アクリレート）成分である。ウレタン（メタ）アクリレートポリマーの総量は、典型的には、フリーラジカル重合性樹脂（例えば、充填剤などの無機成分を除く）の総重量に基づいて、少なくとも２５、３０、３５、又は４０重量％である。ウレタン（メタ）アクリレートポリマーの総量は、典型的には、７０、６５、又は６０重量％以下である。
ヒドロキシ官能性（メタ）アクリレートとジイソシアネート（ポリカーボネートジオール又はポリエステルジオールを除く）との反応生成物であるオリゴマーは、ある特定の実施形態では、成分の重合反応の副生成物であることが見出されている。このような副生成物を除去するために、ポリウレタンメタクリレートポリマーを精製することが可能である。あるいは、特に特定の反応が少量の１つ以上の副生成物を生成する場合、オリゴマーなどの追加の副生成物を重合反応生成物に添加してもよい。いくつかの副生成物成分は、光重合性組成物が硬化した後の弾性率又は架橋度のうちの少なくとも１つを改善することができることが発見された。
例えば、光重合性組成物は、式：
Figure 2022500874
 （式中、Ｑ、ｐ、及びＲ１は、上述のものと同じであり、Ｒｄｉは、上記で定義したジイソシアネートの残基である）の化合物を任意に含む。典型的には、上記のように、この化合物は、成分同士の重合中に生成される。ある特定の実施形態では、この化合物は光重合性組成物に添加され、特に、所望の量よりも少ない量のこのような化合物が、成分の重合によって生成されるときに添加される。任意の実施形態では、化合物は、光重合反応中の架橋を有利に改善し、弾性率又は光重合反応生成物、又はその両方を増加させ得る。この化合物が成分の重合中に形成されるかどうか、光重合性組成物とは別に添加されるかどうか、又はその両方に関わらず、いくつかの実施形態では、この化合物は、重合性組成物の重量に基づいて、０．０５重量パーセント（重量％）以上、０．１重量％以上、０．５重量％以上、１重量％、１．５重量％以上、２重量％以上、３重量％以上、４重量％以上、５重量％以上、６重量％以上、７重量％以上、８重量％以上、又は９重量％以上、かつ重合性組成物の重量に基づいて、２０重量％以下、１８重量％以下、１６重量％以下、１４重量％以下、１２重量％以下、又は１０重量％以下の量で存在する。別の言い方をすれば、この化合物は、重合性樹脂組成物の重量に基づいて、０．０５〜２０重量パーセント（重量％）、１．５〜１２重量％、２．５％〜１２重量％、５％〜１５重量％、５％〜１２重量％、７％〜１５重量％、７％〜１２重量％、又は５〜２０重量％の量で光重合性組成物中に存在してもよい。
選択された実施形態では、化合物は、下記のものである：
Figure 2022500874
別の具体化された合成経路では、典型的には、触媒の存在下での、ウレタン（メタ）アクリレートポリマーは、上述したような（例えば、脂肪族）ポリカーボネートジオール又はポリエステルジオールと、（例えば、脂肪族及び／又は芳香族）イソシアネート官能性（メタ）アクリレートとの反応生成物である。
典型的な実施形態では、イソシアネート官能性（メタ）アクリレートは、以下の式：
（Ａ）ｐ−Ｑ−ＮＣＯを有し、
式中、Ａ及びＱは、上記と同じである。
イソシアネート官能性（メタ）アクリレートとしては、例えば、Ｓｈｏｗａ Ｄｅｎｋｏ（Ｔｏｋｙｏ、Ｊａｐａｎ）から市販されているイソシアナトエチルメタクリレート、イソシアナトエトキシエチルメタクリレート、イソシアナトエチルアクリレート、及び１，１−（ビスアクリロイルオキシメチル）エチルイソシアネートが挙げられる。
このようなウレタン（メタ）アクリレートポリマーは、以下の式：
（Ａ）ｐ−Ｑ−ＮＨＣ（Ｏ）Ｏ−ＲｄＯＨ−ＯＣ（Ｏ）ＮＨ−Ｑ−（Ａ）ｐ
によって表され、
式中、Ａ、ｐ、Ｑ及びＲｄＯＨは、上記と同じである。いくつかの実施形態では、Ａは、メタクリレート官能基である。この材料は、フリーラジカル重合性樹脂組成物の主要な二官能性（例えば、ジ（メタ）アクリレート）成分として、又は追加の成分として使用することができる。
いくつかの実施形態では、光重合性組成物は、１つ以上の「高Ｔｇ」単官能性（メタ）アクリレートモノマーを含み、すなわち、このような単官能性（メタ）アクリレートモノマーの硬化ホモポリマーは、少なくとも６０、６５、７０、７５、８０、８５、又は９０℃のＴｇを有する。いくつかの実施形態では、重合性組成物は、単官能性（メタ）アクリレートモノマーのうちの少なくとも１つを含み、このような単官能性（メタ）アクリレートモノマーの硬化ホモポリマーは、少なくとも９５、１００、１０５、１１０、１１５、１２０、１２５、１３０、１３５、１４０、１４５、１５０、１５５、１６０、１６５、１７０、１７５、１８０、１８５又は１９０℃のＴｇを有する。単官能性（メタ）アクリレートモノマーのホモポリマーのＴｇは、典型的には約２６０℃以下である。例えば、１−アダマンチルメタクリレートは、約２６０℃で分解する。いくつかの実施形態では、単官能性（メタ）アクリレートモノマーのホモポリマーのＴｇは、２５５、２５０、２４５、２４０、２３５、２３０、２２５、２２０、２１５、２１０、２０５又は２００℃以下である。
いくつかの実施形態では、高Ｔｇ単官能性（メタ）アクリレートモノマーは、環状部分を含む。環状部分は芳香族であってもよいが、典型的な実施形態では、環状部分は脂環式である。好適な単官能性（メタ）アクリレートモノマーとしては、例えば、３，３，５−トリメチルシクロヘキシル（メタ）アクリレート、ブチル−シクロヘキシル（メタ）アクリレート、２−デカヒドロナフチル（メタ）アクリレート、１−アダマンチル（メタ）アクリレート、１−アダマンチルアクリレート、ジシクロペンタジエニル（メタ）アクリレート、ジシクロペンタジエニルアクリレート、ボルニル（メタ）アクリレート、ボルニルアクリレート、イソボルニル（メタ）アクリレート、イソボルニルアクリレート、ジメチル−１−アダマンチル（メタ）アクリレート、ジメチル−１−アダマンチルアクリレート、３−テトラシクロ［４．４．０．１．１］ドデシルメタクリレート、及び３−テトラシクロ［４．４．０．１．１］ドデシルアクリレートが挙げられるが、これらに限定されない。
高Ｔｇ単官能性（メタ）アクリレートモノマーは、典型的には、フリーラジカル重合性樹脂（例えば、充填剤などの無機成分を除く）の総重量に基づいて、少なくとも２５、３０、３５、又は４０重量％である。高Ｔｇ単官能性（メタ）アクリレートモノマーの総量は、典型的には、７５、７０、６５、又は６０重量％以下である。
重合性組成物は、任意に、他の二官能性（メタ）アクリレートモノマー又はポリマーを含んでもよい。好適なフリーラジカル重合性多官能性反応剤希釈剤としては、ジ−、トリ−、又は他のポリアクリレート及びメタクリレートが挙げられる。他の二官能性（メタ）アクリレートモノマー又はポリマーは、前述の副生成物、並びにジイソシアネートとヒドロキシ官能性（メタ）アクリレートとの反応生成物を含んでもよい。
いくつかの実施形態では、チャネル層８１０は、多層構造を有してもよい。例えば、チャネル層８１０は、剛性ポリマー層をフレキシブル基板上に結合することができる比較的より軟質のポリマー層で積層された剛性ポリマー層を含んでもよい。剛性ポリマー層は、例えばＰＥＴを含んでもよい。比較的より軟質のポリマー層は、例えば、接着剤を含んでもよい。多層構造は、本明細書に記載されるチャネル層のための任意の好適な材料を含み得ることを理解されたい。
チャネル層８１０は、その露出面８１１上に形成された１つ以上の表面チャネル８１２と、表面チャネル８１２のうちの少なくとも１つに流体接続された１つ以上のビアチャネル８１４と、を含む。図８Ａ、及び図８Ｃ〜図８Ｄを参照されたい。ビアチャネル８１４のうちの少なくとも１つは、チャネル層８１０を通って垂直に延びて、フレキシブル基板２’上の導電性材料２５にアクセスする。導電性材料２５は、フレキシブル基板２’上に形成された回路（例えば、アンテナ回路）の一部分であってもよい。表面チャネル８１２及びビアチャネル８１４は、例えば、高精細、ホットエンボス加工、成形、ソフトリソグラフィ、エッチング、３Ｄ印刷、レーザー穿孔などを含む任意の好適な機械的、化学的、又は光学的技術によって形成することができる。
いくつかの実施形態では、チャネル層８１０は、高精細プロセス（microreplication process）によって形成された高精細構造（microreplicated structure）であり得る。高精細構造が作り出される液体は、ＵＶ光によって硬化可能なアクリレートなどの硬化性光硬化性材料であり得る。当業者であれば、他のコーティング材料、例えば重合性材料を使用することができ、材料の選択は、高精細構造に所望される特定の特性に依存することを理解するであろう。例えば、フレキシブル回路基板が作製されている場合、コーティング材料は、導電性又は絶縁性ポリマーを含んでもよい。いくつかの実施形態では、コーティング材料は、電気めっきマスキング材料及び／又は非導電性若しくは絶縁性ポリマーを含む。
導電性トレース８３０は、表面チャネル８１２及びビアチャネル８１４内に形成され、島構造１０の下でフレキシブル基板２’上の導電性材料２５と電気的に接触するように形成される。導電性トレース８３０は、本明細書に記載される任意の好適なプロセスによって形成することができる。例えば、導電性トレース８３０は、図３Ａの導電性液体１６を表面チャネル８１２内に流すことによって形成することができる。導電性液体１６はまた、ビアチャネル８１４に流入し、導電性材料２５に接触することができる。次いで導電性液体１６を固化させて、導電性トレース８３０を形成することができる。
表面チャネル８１２内の導電性トレース８３０は、更に上で述べたように、導電性トレース８３０及びその対応する接点を保護するために覆われ得る、それぞれの自由表面８３２を有する。いくつかの実施形態では、導電性トレース８３０は、チャネルをポリマー液体を固化した生成物８１６で埋め戻すことによって補強することができる。ポリマー液体は、自由表面８３２に沿ってチャネル内に流れて、固化後にその上に保護カバー層を形成することができる。ポリマー液体は、図４Ｃ〜図４Ｅの第１のポリマー液体４０と同じポリマー液体であってもよく、又はチャネル層８１０の同じ材料であってもよい。いくつかの実施形態では、生成物８１６は、チャネル層８１０の弾性率Ｅ２よりも大きい弾性率Ｅ４を有し得る。
基板２’とチャネル層８１０との間の剛性比は、以下のように定義される：（Ｅ２＊ｔ２）／（Ｅ１＊ｔ１）、式中、Ｅ１及びＥ２は、基板２’とチャネル層８１０のそれぞれの弾性率であり、ｔ１及びｔ２は、図８Ａに示すようなそれぞれの厚さである。本開示では、より高い剛性比は、チャネル層又はチャネル内の導電性トレースによって経験されるより低い最大引張歪みをもたらし、チャネル層８１０が基板２’と比較してより剛性で厚みがあるほど、構造はより伸縮可能でより強固になることが見出された。実際には、チャネル８１２内の導電性トレース８３０は、比較的低い歪み（１〜３％）で破断する傾向がある。導電性トレースによって経験される最大引張歪み（例えば、約３％以下）に対する安全ウィンドウＷは、基板２’にかかる全体的な面内歪みに依存し得る。例えば、好ましい剛性比は、基板にかかる最大５％の全体歪みに適応するために少なくとも５以上であってもよく、好ましい剛性比は、基板にかかる最大２０％の全体歪みに適応するために少なくとも５以上、少なくとも７以上、又は少なくとも９以上であってもよく、好ましい剛性比は、基板にかかる最大５０％の全体歪みに適応するために少なくとも１５以上であってもよい。全体的な面内歪みについては、約５％〜約５０％であり、（Ｅ２＊ｔ２）／（Ｅ１＊ｔ１）の比の要求される下限は、それぞれ約５〜約１５である。これは、更に以下の図９Ｂを参照して説明される。
いくつかの実施形態では、１つ以上の任意の回路ダイが島構造１０に用意され得る。導電性トレース８３０は、本明細書に記載される様々な方法で、回路ダイの対応する接触パッドに電気的に接触することができる。図８Ａの図示した実施形態では、島構造１０は、固体回路ダイ２０を受け入れるためのポケット６を更に含む。固体回路ダイ２０は、液体接着剤を固化させることによって形成され得る接着剤層７１２を介してポケット６の底面に取り付けられる。図８Ｄに示すように、導電性液体（図６Ｂの導電性液体１６）は、回路ダイの下のチャネル８１２Ｕ内に流れて、回路ダイ上の対応する接触パッドと接触することができる。導電性トレースは、図６Ａ〜図６Ｄに示されるものと同様の方法で、ポリマー液体を固化させた生成物８１６を用いて、空隙空間を埋め戻すことによって補強することができる。流体ポリマーを固化させた生成物７２２を使用して、導電性トレース８３０と回路ダイの対応する接触パッドとの間の電気的な接触の形成後に、固体回路ダイ２０とポケット６との間の間隙を充填することができる。
図示された図８Ａ〜図８Ｂの実施形態では、チャネル層８１０を覆うようにオーバーコート８２０が設けられる。いくつかの実施形態では、オーバーコート８２０は、厚さｔ３を有し、下側の導電性トレース又は回路ダイからの水又は他の周囲要因による浸透を防止するために、１つ以上のバリア材料で作製されてもよい。いくつかの実施形態では、オーバーコート８２０は、フレキシブル基板２’の弾性率Ｅ１よりも大きく、かつチャネル層８１０の弾性率Ｅ２よりも低い弾性率Ｅ３を有する材料で作製されてもよい。オーバーコート８２０は、例えば、チャネル層８１０に付着するための接着面を有するバリアなどの任意の好適な保護材料で作製することができることを理解されたい。
本開示の動作を、以下の実施形態に関連して更に説明する。これらの実施形態は、様々な具体的かつ好ましい実施形態及び技術を更に示すために提供される。しかしながら、本開示の範囲内に留まりつつ、多くの変更及び修正を加えることができるということが理解されるべきである。
例示的な実施形態のリスト
実施形態１〜１３、１４〜２０、２１〜２６及び２７〜３５のいずれか１つを、組み合わせることができることを理解されたい。
実施形態１は、フレキシブルデバイスの製造方法であって、方法は
位置合わせ領域と１つ以上のチャネルとをその主表面上に含むフレキシブル基板を準備することであって、チャネルが位置合わせ領域内に延びている、ことと、
位置合わせ領域上に固体回路ダイを準備することであって、固体回路ダイが、その表面上に１つ以上の接触パッドを有する、ことと、
固体回路ダイの接触パッドと電気的に接触するように１つ以上の導電性トレースをチャネル内に形成することと、
導電性トレースの自由表面を覆うように第１のポリマー液体をチャネル内に流すことと、を含む。
実施形態２は、第１の硬化性ポリマーを流すことが、固体回路ダイの下のチャネル内の空洞を、主に毛管力によって第１のポリマー液体で充填することを更に含む、実施形態１に記載の方法である。
実施形態３は、第１のポリマー液体がＵＶ硬化性ポリマーを含む、実施形態１又は２に記載の方法である。
実施形態４は、第１のポリマー液体を固化することを更に含む、実施形態１〜３のいずれか１つに記載の方法である。
実施形態５は、第１のポリマー液体を固化した生成物が、フレキシブル基板の弾性率よりも高い弾性率を有する、実施形態４に記載の方法である。
実施形態６は、位置合わせ領域が、固体回路ダイを受け入れるためのポケットを含み、ポケットの縁部と固体回路ダイとの間に間隙が存在するよう、ポケットが過大である、実施形態１〜５のいずれか１つに記載の方法である。
実施形態７は、間隙を少なくとも部分的に充填するように、間隙内に第２のポリマー液体を流すことを更に含む、実施形態６に記載の方法である。
実施形態８は、第２のポリマー液体を固化することを更に含み、第２のポリマー液体を固化した生成物がフレキシブル基板の弾性率よりも高い弾性率を有する、実施形態７に記載の方法である。
実施形態９は、第２のポリマー液体がＵＶ硬化性ポリマーを含む、実施形態５に記載の方法である。
実施形態１０は、１つ以上の導電性トレースを形成することが、導電性液体をチャネル内に配置することと、主に毛管力によって導電性液体をチャネル内に流すことと、を含む、実施形態１〜９のいずれか１つに記載の方法である。
実施形態１１は、導電性液体を固化することを更に含む、実施形態１０に記載の方法である。
実施形態１２は、チャネルが、流体連通している入口チャネルと出口チャネルとを備え、第１のポリマー液体が入口チャネルに流入する、実施形態１〜１１のいずれか１つに記載の方法である。
実施形態１３は、位置合わせ領域上に固体回路ダイを提供することが、固体回路ダイを接着剤によって位置合わせ領域上に取り付けることを含む、実施形態１〜１２のいずれか１つに記載の方法である。
実施形態１４は、
位置合わせ領域と１つ以上のチャネルとをその主表面上に含むフレキシブル基板であって、チャネルが位置合わせ領域内に延びている、フレキシブル基板と、
位置合わせ領域上に配置された固体回路ダイであって、その表面上に１つ以上の接触パッドを有する、固体回路ダイと、
チャネル内に形成された１つ以上の導電性トレースであって、トレースが固体回路ダイの接触パッドとの１つ以上の電気的な接触を形成している、導電性トレースと、
導電性トレースの自由表面を覆っている、第１のポリマー液体を固化した生成物と、を備え、生成物がフレキシブル基板の弾性率よりも高い弾性率を有する、フレキシブルデバイスである。
実施形態１５は、第１のポリマー液体を固化した生成物が、固体回路ダイの下のチャネル内の空洞を少なくとも部分的に充填している、実施形態１４に記載のデバイスである。
実施形態１６は、生成物がＵＶ硬化性ポリマーを硬化した生成物を含む、実施形態１４又は１５に記載のデバイスである。
実施形態１７は、位置合わせ領域が固体回路ダイを受け入れるためのポケットを含み、第２のポリマー流体を固化した生成物が間隙を少なくとも部分的に充填している、実施形態１４〜１６のいずれか１つに記載のデバイスである。
実施形態１８は、生成物がＵＶ硬化性ポリマーの硬化生成物を含み、生成物がフレキシブル基板の弾性率よりも高い弾性率を有する、実施形態１７に記載のデバイスである。
実施形態１９は、チャネルが、流体連通している入口チャネルと出口チャネルとを含み、第１のポリマー液体を固化した生成物が入口チャネルから出口チャネル内に延びている、実施形態１４〜１８のいずれか１つに記載のデバイスである。
実施形態２０は、固体回路ダイが接着剤によって位置合わせ領域に取り付けられている実施形態１４〜１９のいずれか１つに記載のデバイスである。
実施形態２１は、フレキシブルデバイスの製造方法であって、方法は、
回路をその上に有するフレキシブル基板を準備することと、
その上の回路を少なくとも部分的に覆うための島構造をフレキシブル基板上に準備することであって、島構造が、その露出面上に１つ以上の表面チャネルと、表面チャネルのうちの少なくとも１つと流体連通し、島構造を通って垂直に延びる１つ以上のビアチャネルとを含む、ことと、
島構造の下でフレキシブル基板上の回路と電気的に接触するように、表面チャネル及びビアチャネル内に１つ以上の導電性トレースを形成することと、
表面チャネル内に第１のポリマー液体を準備して、その中の導電性トレースの自由表面を覆うことと、を含む。
実施形態２２は、島構造がフレキシブル基板の弾性率Ｅ１よりも大きい弾性率Ｅ２を有する、実施形態２１に記載の方法である。
実施形態２３は、島構造を覆うオーバーコートを準備することを更に含む、実施形態２１又は２２に記載の方法である。
実施形態２４は、表面チャネル及びビアチャネル内に第１のポリマー液体を流し、第１のポリマー液体を固化することを更に含む、実施形態２１〜２３のいずれか１つに記載の方法である。
実施形態２５は、島構造に固体回路ダイを提供することと、固体回路ダイを少なくとも部分的に取り囲むように第２のポリマー液体を流すことと、第２のポリマー液体を固化することと、を更に含む、実施形態２１〜２４のいずれか１つに記載の方法である。
実施形態２６は、１つ以上の導電性トレースを形成することが、導電性液体をチャネル内に配置し、主に毛管力によって導電性液体をチャネル内に流すことと、導電性液体を固化することと、を含む、実施形態２１〜２５のいずれか１つに記載の方法である。
実施形態２７は、
回路をその上に有するフレキシブル基板と、
その上の回路を少なくとも部分的に覆うためのフレキシブル基板上の島構造であって、その露出面上に１つ以上の表面チャネルと、表面チャネルのうちの少なくとも１つに流体連通した１つ以上のビアチャネルとを含んでいる、島構造と、
島構造の下でフレキシブル基板上の回路と電気的に接触するように、表面チャネル及びビアチャネル内に形成された、１つ以上の導電性トレースと、
導電性トレースの自由表面を覆っている、第１のポリマー液体を固化した生成物と、を備える、フレキシブルデバイスである。
実施形態２８は、フレキシブル基板が弾性率Ｅ１及び厚さｔ１を有し、島構造が弾性率Ｅ２及び厚さｔ２を有し、（Ｅ２×ｔ２）／（Ｅ１×ｔ１）の比が７より大きい、実施形態２７に記載のデバイスである。
実施形態２９は、フレキシブル基板が弾性率Ｅ１及び厚さｔ１を有し、島構造が弾性率Ｅ２及び厚さｔ２を有し、且つ、フレキシブル基板にかかる全体的な面内歪みが、約５％〜約５０％である場合、（Ｅ２×ｔ２）／（Ｅ１×ｔ１）の比の必要とされる下限が、それぞれ約５〜約１５である、実施形態２７又は２８に記載のデバイスである。
実施形態３０は、島構造を覆うオーバーコートを準備することを更に含む、実施形態２７〜２９のいずれか１つに記載のデバイスである。
実施形態３１は、生成物が、島構造の弾性率Ｅ２よりも大きい弾性率Ｅ４を有する、実施形態２７〜３０のいずれか１つに記載のデバイスである。
実施形態３２は、第１のポリマー液体がＵＶ硬化性ポリマーを含む、実施形態２７〜３１のいずれか１つに記載のデバイスである。
実施形態３３は、島構造が固体回路ダイを受け入れるためのポケットを更に含み、第２のポリマー流体を固化した生成物が固体回路ダイの周囲を少なくとも部分的に取り囲んでいる、実施形態２７〜３２のいずれか１つに記載のデバイス。
実施形態３４は、実施形態２７〜３３のいずれか１つに記載のデバイスであって、島構造が、
ｉ）脂肪族ポリエステル、ポリカーボネート、又はポリエーテルジオール、ジイソシアネート、及びヒドロキシ官能性メタクリレートの反応生成物を含むウレタン（メタ）アクリレートポリマーと、
ｉｉ）単官能性（メタ）アクリレートモノマーであって、少なくとも１種の単官能性（メタ）アクリレートモノマーの硬化ホモポリマーが、少なくとも６０℃のＴｇを有する、単官能性（メタ）アクリレートモノマーと、を含む組成を有する。
実施形態３５は、ウレタン（メタ）アクリレートポリマーが、式
Figure 2022500874
 （式中、Ａは、式−ＯＣ（＝Ｏ）Ｃ（Ｒ１）＝ＣＨ２を有し、式中、Ｒ１は、Ｈ又は１〜４個の炭素原子のアルキル（例えばメチル）であり、ｐは１又は２であり、Ｑは多価有機連結基であり、Ｒｄｉはジイソシアネートの残基であり、ＲｄＯＨは、ポリエステル、ポリカーボネート、又はポリエーテルポリオールの残基であり、ｒ平均は１〜１５である）を有する、実施形態３４に記載のデバイスである。
島構造の例
これらの実施例は、単に例証を目的としたものであり、添付の特許請求の範囲を過度に限定することを意図するものではない。本開示の幅広い範囲を示す数値範囲及びパラメータは近似値であるが、具体的な実施例において示される数値は、可能な限り正確に報告している。しかしながら、いずれの数値にも、それらのそれぞれの試験測定値において見出される標準偏差から結果として必然的に生じる、ある特定の誤差が本質的に含まれる。最低でも、各数値パラメータは少なくとも、報告される有効桁の数に照らして通常の丸め技法を適用することにより解釈されるべきであるが、このことは特許請求の範囲への均等論の適用を制限しようとするものではない。
材料の概要
特に記載のない限り、実施例及び本明細書のその他の箇所における全ての部、百分率、比などは、重量によるものである。使用した溶媒及び他の試薬は、特に断りのない限り、Ｓｉｇｍａ−Ａｌｄｒｉｃｈ Ｃｈｅｍｉｃａｌ Ｃｏｍｐａｎｙ（Ｍｉｌｗａｕｋｅｅ、ＷＩ）から入手することができる。加えて、表１は、以下の実施例で使用された全ての材料に関する、略称及び供給元を提示するものである。
Figure 2022500874
試験方法
本開示の実施例のうちの一部の評価において、以下の試験方法が使用された。
シミュレーション方法
市販の有限要素分析ソフトウェア、ＡＮＳＹＳ Ｍｅｃｈａｎｉｃａｌ ＡＰＤＬ １７．１（Ａｎｓｙｓ Ｉｎｃ．（Ｐｉｔｔｓｂｕｒｇｈ ＰＡ、ＵＳＡ））を使用して、図９Ａに示す構成を有する島構造の変形をシミュレートした。次いで、モデリングの結果を、ＤＯＥ分析ソフトウェア、ＩＳｉｇｈｔ ５．８（Ｄａｓｓａｕｌｔ Ｓｙｓｔｅｍｅｓ Ｓｉｍｕｌｉａ Ｃｏｒｐ．、Ｐｒｏｖｉｄｅｎｃｅ ＲＩ、ＵＳＡ）を用いて実験計画（ＤＯＥ）法で分析した。
数学モデルは、固定長（基板９１は５１ｍｍ、及び島９２は２５．４ｍｍ）を有する図９Ａの島構造をシミュレートするために、対称性考慮及び平面歪み要素（典型的には、厚さを通る少なくとも５つの要素、境界面の近くの細かいメッシュ）を利用する。モデルは、モデル端部に変位をかけて表面チャネル９３内の引張主歪みを計算し、変位はかけられた歪みの２０％、３０％、４０％及び５０％に達した。パラメータ化モデルを使用して、入力パラメータ周りで完全実施要因ＤＯＥを自動的に生成した：基板９１の弾性率及び厚さ（弾性率Ｅ１は約０．５〜約１．８ＭＰａの範囲、厚さｔ１は約０．２５〜約１ｍｍ）、島９２の弾性率及び厚さ（弾性率Ｅ２は約１０〜約１３００ＭＰａの範囲、厚さｔ２は約０．１２７〜約０．３８１ｍｍ）、及びチャネル９３の長さは約１２〜約２０ｍｍの範囲。
シミュレーション結果
図９Ｂは、いくつかのシミュレーション結果による、チャネル９３内のインクによって経験される最大引張歪対剛性比のプロットである。剛性比は、以下のように定義される：（Ｅ２＊ｔ２）／（Ｅ１＊ｔ１）、式中、Ｅ１及びＥ２は、基板９１と島９２のそれぞれの弾性率であり、ｔ１及びｔ２は、基板９１と島９２のそれぞれの厚さである。図９Ｂのプロットは、図９Ｂに示されるように、基板９１上にかけられた５％〜５０％の全体的な面内歪みに対する最大歪み対剛性比を調べる。シミュレーションは、剛性比が大きくなると最大歪みが小さくなることを示し、島９３が基板９１と比較して剛性で厚みがあるほど、構造はより伸縮可能でより強固になることを示す。例えば、チャネル９３内のインク及び構造内の境界面は、比較的低い歪み（１〜３％）で破断する傾向があるため、好ましい剛性比は、かけられる最大５０％の全体歪みに適応するために、少なくとも２０以上であってもよい。インクによって経験される最大引張歪み（例えば、約３％以下）に対する安全ウィンドウＷは、基板９１にかかる全体的な面内歪みに依存し得る。全体的な面内歪みが約２０％である場合、（Ｅ２＊ｔ２）／（Ｅ１＊ｔ１）の比は、約７より大きい。全体的な面内歪みについては、約５％〜約５０％であり、（Ｅ２＊ｔ２）／（Ｅ１＊ｔ１）の比の下限は、それぞれ約５〜約１５である。
剛性比は、層の弾性率と厚さの積に依存するので、図９Ｂのプロットを使用して、基板及び島の両方が薄型デバイスのために可能な限り薄くなったときに、どれだけ高く島弾性率が耐えることになるかを指定することによって、全体的なデバイスの厚さを最小化することもできる。例えば、基板９１及び島９２の両方が厚さが約１００マイクロメートルである場合、島材料は、基板の弾性率よりも少なくとも２０倍大きい弾性率を有することができ、全体的にかけられた歪み５０％を耐えることができる強固な伸縮性デバイスを作り出すことができる。
サンプル−Ｉ
図９Ａに示すような２層の島構造を有するサンプルを調製して、改善された伸縮性を実証した。ＮＯＡ及びＤＰ１００の島を、様々な島構造に対して異なる厚さのＶＨＢ基板上に複製した。島構造内のマイクロチャネルに導電性インクを充填し、ＶＨＢ基板を歪ませながら、チャネル全体の抵抗変化（Ｒ／Ｒ０）を測定した。
図１０Ａは、厚い基板（ＶＨＢテープ）上の低弾性率の島（ＮＯＡ）に対するＲ／Ｒ０対歪みのプロットである。図１０Ｂは、薄い基板（ＶＨＢテープ）上の低弾性率の島構造（ＮＯＡ）に対するＲ／Ｒ０対歪みのプロットである。図１０Ｃは、厚い基板（ＶＨＢテープ）上の高弾性率の島（ＤＰ１００エポキシ）に対するＲ／Ｒ０対歪みのプロットである。厚さ比（ｔ２／ｔ１）、弾性率比（Ｅ２／Ｅ１）及び剛性比（Ｅ２＊ｔ２）／（Ｅ１＊ｔ１）は、図１０Ａ〜図１０Ｃに詳細に示されており、式中Ｅ１及びＥ２は、基板９１と島９２のそれぞれの弾性率であり、ｔ１及びｔ２は、基板９１と島９２のそれぞれの厚さである。
図１０Ａ〜図１０Ｂを比較すると、弾性率比（Ｅ２／Ｅ１）は一定であり、厚さ比（ｔ２／ｔ１）は増大する。これにより、剛性比が２．４から１０．２に増大する。図１０Ａに示されるサンプルは、約５％の歪みで破断し（Ｒ／Ｒ０の急激な増加）、一方、図１０Ｂに示されるサンプルは、基板上で最大３５％の歪みに耐える。これは、デバイスがより高い剛性比でより高い歪みに耐えることができるので、図９Ｂのシミュレーションによって示される傾向が確認される。図１０Ａと図１０Ｃを比較すると、弾性率比（Ｅ２／Ｅ１）は増大し、厚さ比（ｔ２／ｔ１）は減少する。ＤＰ１００エポキシはＮＯＡの弾性率よりも有意に高い弾性率を有するため、全体的な剛性比は増大する。図１０Ｃのサンプルは、より高い歪みで耐えることができた（ＤＰ１００の島はより薄いものの）。したがって、このことは、本明細書に記載される島構造を有する薄いデバイスは、弾性率比を操作することによって総厚さを最小化することができることを示す。
試料−ＩＩ：ＰＥ２−ＰＥ４
特に記載のない限り、実施例及び本明細書のその他の箇所における全ての部、百分率、比などは、重量によるものである。以下の表２に、試料−ＩＩで使用した材料を一覧で示す。
Figure 2022500874
４ ＩＰＤＩ／２ Ｃ−２０５０／２ ＨＥＭＡ（ＰＥ−１）
３Ｌの３つ口丸底フラスコに、１１７６．５７ｇのＣ−２０５０（１．１９５当量、９８４．５水酸化物当量（ＯＨ ＥＷ）、約５８℃に加熱）、次に、２６５．５７ｇのＩＰＤＩ（２．３９０当量）、０．６４０ｇのＢＨＴ（４００ｐｐｍ）、及び０．４０ｇＢｉＮ（２５０ｐｐｍ）を仕込んだ。反応物を乾燥空気下で１０５℃の内部設定点まで加熱した（到達した最大温度は、約１２０℃であった）。１時間３５分で、１５７．８６ｇのＨＥＭＡ（１．２１３０当量、１３０．１４ＭＷ、１．５％の過剰）を、２０分にわたって一定速度で添加漏斗を介して添加した。総反応時間の約２．７５時間で、フーリエ変換赤外分光法（ＦＴＩＲ：Fourier transform infrared spectroscopy）によってアリコートを確認したところ、２２６５ｃｍ−１に−ＮＣＯピークがないことがわかり、生成物を透明で粘性のある材料として単離した。
サンプルＰＥ２〜ＰＥ４は、表３の以下の材料を混合することによって調製し、全てグラムで与えた。
Figure 2022500874
図９Ａに示すような２層の島構造を有するサンプルを調製して、改善された伸縮性を実証した。平坦な島（約３〜約４ミル厚）のＮＯＡ及びＰＥ２、ＰＥ３＆ＰＥ４（以下の詳細）をＶＨＢ基板上に作成した。簡潔に述べると、島材料の液滴をＶＨＢ基板上に計量分配し、ＰＥＴライナーを液滴上に置き、液滴を基板上で均一に広げた。次に、ライナーを通して２段階のＵＶ硬化プロセスによって島材料を完全に固化させた。次いで、ライナーを除去し、黒色粉末を島上で斑にして、デジタル画像相関（ＤＩＣ）を使用して局所歪みマッピングを支援した。図１１に示すように、全体的にかけられた歪みに応答して、これらの材料によって観察された島によって経験される局所歪みの結果をプロットする。完全に硬化されると、ＰＥ２、ＰＥ３＆ＰＥ４の島のいずれも、最大３０％の全体歪みに対する局所歪みは４％超に達しない。これらの材料における局所歪みは、最大５２％の局所歪みで７％未満である。一方、ＮＯＡの島は、３０％全体歪みに対して１０％を超える局所歪みを経験する。
本明細書全体を通して、「一実施形態」、「特定の実施形態」、「１つ以上の実施形態」、又は「ある実施形態」に対する言及は、「実施形態」という用語の前に、「例示的な」という用語が含まれているか否かに関わらず、その実施形態に関連して説明される具体的な特徴、構造、材料、又は特性が、本開示の特定の例示的な実施形態のうちの少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体を通して、様々な箇所における「１つ以上の実施形態において」、「特定の実施形態において」、「一実施形態において」、又は「ある実施形態において」などの表現の出現は、必ずしも本開示の特定の例示的な実施形態のうちの同一の実施形態に言及するものとは限らない。更に、特定の特徴、構造、材料、又は特性は、１つ以上の実施形態では任意の好適な方法で組み合わされてもよい。
本明細書ではいくつかの例示的な実施形態について詳細に説明してきたが、当業者には上述の説明を理解した上で、これらの実施形態の修正形態、変形形態、及び均等物を容易に想起できることが、理解されよう。したがって、本開示は、ここまで説明してきた例示的実施形態に、過度に限定されるものではないことを理解されたい。特に、本明細書で使用する場合、端点による数値範囲の列挙は、その範囲内に包含される全ての数を含む（例えば、１〜５は、１、１．５、２、２．７５、３、３．８０、４、及び５を含む）ことが意図される。加えて、本明細書で使用される全ての数は、用語「約」によって修飾されるものと想定される。更には、本明細書で参照される全ての刊行物及び特許は、個々の刊行物又は特許を参照により組み込むことが詳細かつ個別に指示されている場合と同じ程度に、それらの全容が参照により組み込まれる。様々な例示的な実施形態について説明してきた。これらの実施形態及び他の実施形態は、以下の特許請求の範囲内にある。

Claims (34)

  1. 位置合わせ領域と１つ以上のチャネルとをその主表面上に含むフレキシブル基板を準備することであって、前記チャネルが前記位置合わせ領域内に延びている、ことと、
    前記位置合わせ領域上に固体回路ダイを準備することであって、前記固体回路ダイがその表面上に１つ以上の接触パッドを有する、ことと、
    前記固体回路ダイの前記接触パッドと電気的に接触するように１つ以上の導電性トレースを前記チャネル内に形成することと、
    前記導電性トレースの自由表面を覆うように第１のポリマー液体を前記チャネル内に流すことと、
    を含む、フレキシブルデバイスの製造方法。
  2. 前記第１の硬化性ポリマーを流すことが、前記固体回路ダイの下の前記チャネル内の空洞を、主に毛管力によって前記第１のポリマー液体で充填することを更に含む、請求項１に記載の方法。
  3. 前記第１のポリマー液体がＵＶ硬化性ポリマーを含む、請求項１に記載の方法。
  4. 前記第１のポリマー液体を固化することを更に含む、請求項１に記載の方法。
  5. 前記第１のポリマー液体を固化した生成物が、前記フレキシブル基板の弾性率よりも高い弾性率を有する、請求項４に記載の方法。
  6. 前記位置合わせ領域が前記固体回路ダイを受け入れるためのポケットを含み、前記ポケットの縁部と前記固体回路ダイとの間に間隙が存在するよう、前記ポケットが過大である、請求項１に記載の方法。
  7. 前記間隙を少なくとも部分的に充填するように、前記間隙内に第２のポリマー液体を流すことを更に含む、請求項６に記載の方法。
  8. 前記第２のポリマー液体を固化することを更に含み、前記第２のポリマー液体を固化した生成物が前記フレキシブル基板の弾性率よりも高い弾性率を有する、請求項７に記載の方法。
  9. 前記第２のポリマー液体がＵＶ硬化性ポリマーを含む、請求項５に記載の方法。
  10. 前記１つ以上の導電性トレースを形成することが、導電性液体を前記チャネル内に配置することと、主に毛管力によって前記導電性液体を前記チャネル内に流すこととを含む、請求項１に記載の方法。
  11. 前記導電性液体を固化することを更に含む、請求項１０に記載の方法。
  12. 前記チャネルが、流体連通している入口チャネルと出口チャネルとを含み、前記第１のポリマー液体が前記入口チャネルに流入する、請求項１に記載の方法。
  13. 位置合わせ領域上に前記固体回路ダイを準備することが、前記固体回路ダイを接着剤によって前記位置合わせ領域上に取り付けることを含む、請求項１に記載の方法。
  14. 位置合わせ領域と１つ以上のチャネルとをその主表面上に含むフレキシブル基板であって、前記チャネルが前記位置合わせ領域内に延びている、フレキシブル基板と、
    前記位置合わせ領域上に配置された固体回路ダイであって、その表面上に１つ以上の接触パッドを有する、固体回路ダイと、
    前記チャネル内に形成された１つ以上の導電性トレースであって、前記トレースが前記固体回路ダイの前記接触パッドとの１つ以上の電気的な接触を形成している、導電性トレースと、
    前記導電性トレースの自由表面を覆っている、第１のポリマー液体を固化した生成物と、
    を備え、前記生成物が前記フレキシブル基板の弾性率よりも高い弾性率を有している、フレキシブルデバイス。
  15. 前記第１のポリマー液体を固化した前記生成物が、前記固体回路ダイの下の前記チャネル内の空洞を少なくとも部分的に充填している、請求項１４に記載のデバイス。
  16. 前記生成物がＵＶ硬化性ポリマーを硬化した生成物を含む、請求項１４に記載のデバイス。
  17. 前記位置合わせ領域が前記固体回路ダイを受け入れるためのポケットを含み、第２のポリマー流体を固化した生成物が前記間隙を少なくとも部分的に充填している、請求項１３に記載のデバイス。
  18. 前記生成物がＵＶ硬化性ポリマーの硬化生成物を含み、前記生成物が前記フレキシブル基板の弾性率よりも高い弾性率を有する、請求項１７に記載のデバイス。
  19. 前記チャネルが、流体連通している入口チャネルと出口チャネルとを含み、前記第１のポリマー液体を固化した前記生成物が前記入口チャネルから前記出口チャネル内に延びている、請求項１４に記載のデバイス。
  20. 前記固体回路ダイが接着剤によって前記位置合わせ領域に取り付けられている、請求項１４に記載のデバイス。
  21. 回路をその上に有するフレキシブル基板を準備することと、
    その上の前記回路を少なくとも部分的に覆うための島構造を前記フレキシブル基板上に準備することであって、前記島構造が、その露出面上に１つ以上の表面チャネルと、前記表面チャネルのうちの少なくとも１つと流体連通し、前記島構造を通って垂直に延びる１つ以上のビアチャネルとを含む、ことと、
    前記島構造の下で前記フレキシブル基板上の前記回路と電気的に接触するように、前記表面チャネル及び前記ビアチャネル内に１つ以上の導電性トレースを形成することと、
    前記表面チャネル内に第１のポリマー液体を準備して、その中の前記導電性トレースの自由表面を覆うことと、
    を含む、フレキシブルデバイスの製造方法。
  22. 前記島構造が前記フレキシブル基板の弾性率Ｅ１よりも大きい弾性率Ｅ２を有する、請求項２１に記載の方法。
  23. 前記島構造を覆うオーバーコートを準備することを更に含む、請求項２１に記載の方法。
  24. 前記表面チャネル及び前記ビアチャネル内に第１のポリマー液体を流し、前記第１のポリマー液体を固化することを更に含む、請求項２１に記載の方法。
  25. 前記島構造に固体回路ダイを提供することと、前記固体回路ダイを少なくとも部分的に取り囲むように第２のポリマー液体を流すことと、前記第２のポリマー液体を固化することと、を更に含む、請求項２１に記載の方法。
  26. 前記１つ以上の導電性トレースを形成することが、導電性液体を前記チャネル内に配置し、主に毛管力によって前記導電性液体を前記チャネル内に流すことと、前記導電性液体を固化すること、とを含む、請求項２１に記載の方法。
  27. 回路をその上に有するフレキシブル基板と、
    その上の前記回路を少なくとも部分的に覆うための前記フレキシブル基板上の島構造であって、その露出面上に１つ以上の表面チャネルと、前記表面チャネルのうちの少なくとも１つに流体連通した１つ以上のビアチャネルとを含んでいる、島構造と、
    前記島構造の下で前記フレキシブル基板上の前記回路と電気的に接触するように、前記表面チャネル及び前記ビアチャネル内に形成された、１つ以上の導電性トレースと、
    前記導電性トレースの自由表面を覆っている、第１のポリマー液体を固化した生成物と、
    を備える、フレキシブルデバイス。
  28. 前記フレキシブル基板が弾性率Ｅ１及び厚さｔ１を有し、前記島構造が弾性率Ｅ２及び厚さｔ２を有し、（Ｅ２×ｔ２）／（Ｅ１×ｔ１）の比が７より大きい、請求項２７に記載のデバイス。
  29. 前記フレキシブル基板が弾性率Ｅ１及び厚さｔ１を有し、前記島構造が弾性率Ｅ２及び厚さｔ２を有し、且つ、前記フレキシブル基板にかかる全体的な面内歪みが約５％〜約５０％である場合、（Ｅ２×ｔ２）／（Ｅ１×ｔ１）の比の必要とされる下限が、それぞれ約５〜約１５である、請求項２７に記載のデバイス。
  30. 前記島構造を覆うオーバーコートを更に備える、請求項２７に記載のデバイス。
  31. 前記第１のポリマー液体がＵＶ硬化性ポリマーを含む、請求項２７に記載のデバイス。
  32. 前記島構造が固体回路ダイを受け入れるためのポケットを更に含み、第２のポリマー流体を固化した生成物が前記固体回路ダイの周囲を少なくとも部分的に取り囲んでいる、請求項２７に記載のデバイス。
  33. 前記島構造が、
    ｉ）脂肪族ポリエステル、ポリカーボネート、又はポリエーテルジオール、ジイソシアネート、及びヒドロキシ官能性メタクリレートの反応生成物を含むウレタン（メタ）アクリレートポリマーと、
    ｉｉ）単官能性（メタ）アクリレートモノマーであって、少なくとも１種の単官能性（メタ）アクリレートモノマーの硬化ホモポリマーが少なくとも６０℃のＴｇを有する、単官能性（メタ）アクリレートモノマーと、
    を含む組成を有する、請求項２７に記載のデバイス。
  34. 前記ウレタン（メタ）アクリレートポリマーが、式
    Figure 2022500874
     （式中、Ａは、式−ＯＣ（＝Ｏ）Ｃ（Ｒ１）＝ＣＨ２を有し、式中、Ｒ１は、Ｈ又は１〜４個の炭素原子のアルキル（例えばメチル）であり、ｐは１又は２であり、Ｑは多価有機連結基であり、Ｒｄｉはジイソシアネートの残基であり、ＲｄＯＨは、ポリエステル、ポリカーボネート、又はポリエーテルポリオールの残基であり、ｒ平均は１〜１５である）を有する、請求項３３に記載のデバイス。
JP2021514577A 2018-09-17 2019-09-12 伸縮性が向上した導電性トレースを含むフレキシブルデバイス Pending JP2022500874A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862732280P 2018-09-17 2018-09-17
US62/732,280 2018-09-17
US201862783551P 2018-12-21 2018-12-21
US62/783,551 2018-12-21
PCT/IB2019/057719 WO2020058815A1 (en) 2018-09-17 2019-09-12 Flexible device including conductive traces with enhanced stretchability

Publications (2)

Publication Number Publication Date
JP2022500874A true JP2022500874A (ja) 2022-01-04
JPWO2020058815A5 JPWO2020058815A5 (ja) 2022-09-20

Family

ID=69888417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021514577A Pending JP2022500874A (ja) 2018-09-17 2019-09-12 伸縮性が向上した導電性トレースを含むフレキシブルデバイス

Country Status (5)

Country Link
US (1) US11503720B2 (ja)
EP (1) EP3853894A4 (ja)
JP (1) JP2022500874A (ja)
CN (1) CN112673471A (ja)
WO (1) WO2020058815A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024010060A1 (ja) * 2022-07-08 2024-01-11 積水化学工業株式会社 導電ペースト、ｒｆｉｄインレイ、ｒｆｉｄインレイの製造方法、チップを接着するための導電ペーストの使用、及びｒｆｉｄインレイを得るための導電ペーストの使用

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332615A (ja) * 2005-04-25 2006-12-07 Brother Ind Ltd パターン形成方法
KR101450441B1 (ko) * 2013-04-04 2014-10-13 홍익대학교 산학협력단 기판분리 층이 구비된 돌기 삽입형 신축성 기판과 그 제조방법 및 그 신축성 기판을 이용하여 이루어지는 신축성 전자소자 패키지와 그 제조방법
US9167684B2 (en) 2013-05-24 2015-10-20 Nokia Technologies Oy Apparatus and method for forming printed circuit board using fluid reservoirs and connected fluid channels
US9401306B2 (en) 2013-11-11 2016-07-26 Regents Of The University Of Minnesota Self-aligned capillarity-assisted microfabrication
EP3149769A4 (en) 2014-05-28 2018-03-21 Intel Corporation Wavy interconnect for bendable and stretchable devices
US9756702B2 (en) * 2015-04-29 2017-09-05 Samsung Electronics Co., Ltd. Display device with adjustable rigidity
US20180352659A1 (en) * 2015-12-11 2018-12-06 Dic Corporation Thermosetting material used for reinforcing flexible printed circuit board, reinforced flexible printed circuit board, method for producing the reinforced flexible printed circuit board, and electronic device
US9872390B1 (en) 2016-08-17 2018-01-16 Microsoft Technology Licensing, Llc Flexible interconnect
WO2018094057A1 (en) 2016-11-21 2018-05-24 3M Innovative Properties Company Automatic registration between circuit dies and interconnects
JP2021515983A (ja) 2018-03-06 2021-06-24 スリーエム イノベイティブ プロパティズ カンパニー 回路ダイと相互接続部との間の自動位置合わせ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024010060A1 (ja) * 2022-07-08 2024-01-11 積水化学工業株式会社 導電ペースト、ｒｆｉｄインレイ、ｒｆｉｄインレイの製造方法、チップを接着するための導電ペーストの使用、及びｒｆｉｄインレイを得るための導電ペーストの使用

Also Published As

Publication number Publication date
US20210212216A1 (en) 2021-07-08
WO2020058815A1 (en) 2020-03-26
EP3853894A4 (en) 2023-03-08
US11503720B2 (en) 2022-11-15
CN112673471A (zh) 2021-04-16
EP3853894A1 (en) 2021-07-28

Similar Documents

Publication Publication Date Title
US11787976B2 (en) Method of producing anisotropic conductive film and anisotropic conductive film
US11404391B2 (en) Anisotropic conductive film and method of producing the same
US9565753B2 (en) Forming method of stretchable substrate, stretchable substrate and electronic device having stretchable substrate
CN108027892A (zh) 用于信息携带卡的自定心嵌体和芯层、过程以及得到的产品
US10971468B2 (en) Automatic registration between circuit dies and interconnects
KR20010078113A (ko) 보호층을 가진 ｉｃ칩의 제조방법
JP2022500874A (ja) 伸縮性が向上した導電性トレースを含むフレキシブルデバイス
CN106206469B (zh) 半导体封装及其制造方法
JP2021515983A (ja) 回路ダイと相互接続部との間の自動位置合わせ
CN109937396A (zh) 触控传感器、该传感器用导电片及其制法、触控面板及其积层体和透明绝缘层形成用组合物
CN116685652A (zh) 电路连接用黏合剂薄膜及其制造方法、以及连接结构体及其制造方法
WO2021059092A1 (en) Methods and devices using microchannels for interconnections
JP2021524671A (ja) 回路ダイを含む極薄でフレキシブルなデバイス
KR20200022510A (ko) 이방성 도전 필름
KR102611197B1 (ko) 도전성 조성물, 도전성 시트, 금속 보강판, 금속 보강판을 포함하는 배선판, 및 전자기기
WO2024034464A1 (ja) 回路接続用接着剤フィルム、並びに回路接続構造体及びその製造方法
KR20140137801A (ko) 보호필름의 점착제 조성물
EP3963627A1 (en) Methods for registration of circuit dies and electrical interconnects
JP2021520070A (ja) ジャンパを有する電気デバイス

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20220613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240515

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240522