CN106206469B - 半导体封装及其制造方法 - Google Patents

半导体封装及其制造方法 Download PDF

Info

Publication number
CN106206469B
CN106206469B CN201610147422.0A CN201610147422A CN106206469B CN 106206469 B CN106206469 B CN 106206469B CN 201610147422 A CN201610147422 A CN 201610147422A CN 106206469 B CN106206469 B CN 106206469B
Authority
CN
China
Prior art keywords
pattern
molded components
semiconductor packages
substrate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610147422.0A
Other languages
English (en)
Other versions
CN106206469A (zh
Inventor
朴渊芝
白铉知
李其勇
金宗铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106206469A publication Critical patent/CN106206469A/zh
Application granted granted Critical
Publication of CN106206469B publication Critical patent/CN106206469B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Geometry (AREA)

Abstract

半导体封装及其制造方法。一种半导体封装包括：半导体芯片，该半导体芯片电连接至基板；以及模制部，该模制部包括按照交替图案布置的第一模制构件和第二模制构件。所述第一模制构件具有与所述第二模制构件的第二物理柔性不同的第一物理柔性。

Description

半导体封装及其制造方法
技术领域
本公开的各种实施方式涉及封装技术，并且更具体地，涉及利用模制构件的半导体封装及其制造方法。
背景技术
高性能多功能的电子系统日益受欢迎。同时，电子系统特别地随着便携式电子系统的不断普及而日益尺寸缩小。结果，常常需要具有大容量的紧凑半导体存储器装置。
另外，随着对便携式电子系统和可穿戴电子系统的兴趣增加，具有足够柔性的“柔性”电子系统日益受欢迎。在这些系统中，封装基板或安装在该封装基板上的半导体芯片可以具有薄的外形，使得可以容易地使封装基板或半导体芯片弯曲、扭曲或者变弯等。然而，可能难以获得以物理方式并以化学方式保护封装基板和半导体芯片的足够柔性的模制构件。
因此，可靠且柔性的半导体封装及其制造方法是所希望的。
发明内容
各种实施方式致力于利用模制构件的半导体封装、制造该半导体封装的方法、包括该半导体封装的电子系统以及包括该半导体封装的存储卡。
根据实施方式，一种半导体封装包括：半导体芯片，该半导体芯片电连接至基板；以及模制部，该模制部被设置在所述基板和所述半导体芯片上，并且包括按照交替图案布置的第一模制构件和第二模制构件。所述第一模制构件具有不同于(例如小于)所述第二模制构件的第二物理柔性的第一物理柔性。
根据实施方式，一种半导体封装包括：半导体芯片，该半导体芯片电连接至基板；以及模制部，该模制部被设置在所述基板和所述半导体芯片上，其中，所述模制部包括第一模制构件以及形成在所述第一模制构件上方和周围的第二模制构件。所述第一模制构件具有第一杨氏模量并且所述第二模制构件具有第二杨氏模量，其中，所述第一杨氏模量大于所述第二杨氏模量。
根据实施方式，提供了一种制造半导体封装的方法。所述方法包括将半导体芯片附接至基板并且在所述基板上形成模制部以覆盖所述半导体芯片。所述模制部被形成为包括按照交替图案布置的第一模制构件和第二模制构件。所述第一模制构件的第一物理柔性不同于(例如小于)所述第二模制构件的第二物理柔性。
根据实施方式，提供了一种包括半导体封装的电子系统。所述半导体封装包括：半导体芯片，该半导体芯片电连接至基板；以及模制部，该模制部被设置在所述半导体芯片和所述基板上，并且包括按照交替图案布置的第一模制构件和第二模制构件。所述第一模制构件具有不同于(例如小于)所述第二模制构件的第二物理柔性的第一物理柔性。
根据实施方式，提供了一种包括半导体封装的电子系统。所述半导体封装包括：半导体芯片，该半导体芯片被设置在基板上；以及模制部，该模制部被设置在所述基板和所述半导体芯片上，其中，所述模制部包括第一模制构件以及形成在所述第一模制构件上方和周围的第二模制构件。所述第一模制构件中的每一个具有第一杨氏模量并且所述第二模制构件具有第二杨氏模量，其中，所述第一杨氏模量大于所述第二杨氏模量。
根据实施方式，提供了一种包括半导体封装的存储卡。所述半导体封装包括：半导体芯片，该半导体芯片电连接至基板；以及模制部，该模制部被设置在所述半导体芯片和所述基板上，并且包括按照交替图案布置的第一模制构件和第二模制构件。所述第一模制构件具有不同于(例如小于)所述第二模制构件的第二物理柔性的第一物理柔性。
根据实施方式，提供了一种包括半导体封装的存储卡。所述半导体封装包括：半导体芯片，该半导体芯片电连接至基板；以及模制部，该模制部被设置在所述基板和所述半导体芯片上，其中，所述模制部包括第一模制构件以及形成在所述第一模制构件上方和周围的第二模制构件。所述第一模制构件中的每一个具有第一杨氏模量并且所述第二模制构件具有第二杨氏模量，其中，所述第一杨氏模量大于所述第二杨氏模量。
附图说明
鉴于附图和伴随的详细描述，本公开的各种实施方式将变得更显而易见，附图中：
图1和图2分别是例示了根据实施方式的半导体封装的平面图和截面图；
图3是例示了根据实施方式的半导体封装的应力消除动作的截面图；
图4和图5分别是例示了根据实施方式的半导体封装的平面图和截面图；
图6和图7分别是例示了根据实施方式的半导体封装的平面图和截面图；
图8和图9分别是例示了根据实施方式的半导体封装的平面图和截面图；
图10、图11、图12、图13、图14和图15是例示了根据实施方式的制造半导体封装的方法的截面图和平面图；
图16、图17、图18、图19和图20是例示了根据实施方式的制造半导体封装的方法的截面图和平面图；
图21是例示了根据各种实施方式的包括至少一个半导体封装的电子系统的框图；以及
图22是例示了根据各种实施方式的包括具有至少一个半导体封装的存储卡的电子系统的框图。
具体实施方式
将在下文中参照附图描述实施方式的各种示例。相同的附图标记在本说明书中自始至终指代相同的元件。
图1和图2分别是例示了根据实施方式的半导体封装10的示例的表示的平面图和截面图。图2的截面图是沿着图1的线I-I’截取的。另外，图3是例示了根据实施方式的半导体封装的应力消除动作的示例的截面图。
在图1和图2中，实施方式的半导体封装10可以包括基板100、设置在基板100上的半导体芯片120以及设置在基板100的表面上以覆盖半导体芯片120的模制部134。模制部134可以包括第一模制构件130和第二模制构件132。
第一模制构件130和第二模制构件132中的每一个可以被形成为矩形条或平面条。可以按照横向方向交替地布置或者排列第一模制构件130和第二模制构件132。换句话说，可以按照交替图案布置第一模制构件130和第二模制构件132。另外，第一模制构件130可以具有不同于(例如小于)第二模制构件132的第二物理柔性的第一物理柔性。
基板100可以是平板构件或者包括平板构件，该平板构件包括主体102、第一外部互连图案104、第二外部互连图案105、外部绝缘层106和108、内部互连图案103a以及通孔电极103b。基板100可以包括印刷电路板(PCB)、有机基板或绝缘基板。如果基板100包括PCB，则该PCB可以是能够容易地弯曲、扭转或者变弯的柔性PCB。如果基板100包括绝缘基板，则主体102可以由绝缘材料形成或者包括绝缘材料。如果基板100包括有机基板，则主体102可以由绝缘材料形成或者包括有机材料。在各种实施方式中，有机材料可以是从由聚合树脂材料、环氧树脂材料和塑性材料构成的组中选择的至少一种或者包括从由聚合树脂材料、环氧树脂材料和塑性材料构成的组中选择的至少一种。
基板100的主体102可以包括上面设置有半导体芯片120的前侧表面102a以及与前侧表面102a相反的后侧表面102b。第一外部互连图案104可以被设置在主体102的前侧表面102a上，并且第二外部互连图案105可以被设置在主体102的后侧表面102b上。第一互连图案104和第二互连图案105中的每一个可以包括铜材料。
内部互连图案103a和通孔电极103b可以被设置在主体102中，并且通孔电极103b可以将内部互连图案103a电连接至外部互连图案104和105。内部互连图案103a和通孔电极103b中的每一个可以是铜材料或者包括铜材料。在各种实施方式中，内部互连图案103a可以是多层结构或者包括多层结构。通孔电极103b中的每一个可以提供将内部互连图案103a中的一个连接至第一外部互连图案104中的一个或者第二外部互连图案105中的一个的信号路径。
设置在主体102的前侧表面102a上的第一外部互连图案104以及设置在主体102的后侧表面102b上的第二外部互连图案105可以分别用外部绝缘层106和外部绝缘层108覆盖。也就是说，外部绝缘层106和外部绝缘层108可以包括设置在主体102的前侧表面102a上以覆盖第一外部互连图案104的第一绝缘层106以及设置在主体102的后侧表面102b上以覆盖第二外部互连图案105的第二绝缘层108。第一外部绝缘层106和第二外部绝缘层108中的每一个可以包括阻焊剂材料。
第一外部绝缘层106可以包括使第一外部互连图案104的多个部分暴露的第一开口110a。第一外部互连图案104的由第一开口110a暴露的部分可以作为基板焊盘110。
设置在主体102的后侧表面102b上的第二外部绝缘层108可以包括使第二外部互连图案105的多个部分暴露的第二开口109。第二外部互连图案105的由第二开口109暴露的部分可以作为附接有外部连接端子111的球焊盘。在各种实施方式中，外部连接端子111可以是焊球或者包括焊球。
半导体芯片120可以被设置在基板100的第一外部绝缘层106上。可以通过设置在半导体芯片120与第一外部绝缘层106之间的粘合构件122来使半导体芯片120固定到第一外部绝缘层106，但是本公开不限于此。粘合构件122可以是粘合剂或粘合带或者包括粘合剂或粘合带。在各种实施方式中，粘合构件122可以是粘片膜(DAF)或者包括粘片膜(DAF)。
多个有源器件(诸如晶体管)可以被设置在半导体芯片120中。在一些情况下，无源器件(诸如电容器和/或电阻器)也可以被设置在半导体芯片120中。半导体芯片120可以包括彼此相反的第一表面120a和第二表面120b，并且有源器件可以被设置在与第一表面120a相邻的有源层中。多个芯片焊盘124可以被设置在半导体芯片120的第一表面120a上。尽管图2例示了芯片焊盘124被设置在半导体芯片120的边缘上的示例，但是本公开不限于此。芯片焊盘124中的每一个可以由铝材料或铜材料形成或者包括铝材料或铜材料。
半导体芯片120可以通过互连构件126电连接至基板100。尽管图2例示了互连构件126是金属线的示例，但是本公开不限于此。例如，在各种实施方式中，可以按照倒装芯片形式将半导体芯片120安装在基板100上。在这种情况下，半导体芯片120可以在无需使用金属线的情况下通过金属凸起电连接至基板100。如果互连构件126是金属线，则金属线的第一端可以接合至半导体芯片120的芯片焊盘124并且金属线的第二端可以接合至基板100的基板焊盘110。因此，半导体芯片120可以通过金属线电连接至基板100。
模制部134可以被设置在基板100的表面上以覆盖半导体芯片120。模制部134可以包括具有第一杨氏模量的第一模制构件130以及具有第二杨氏模量的第二模制构件132，其中，第一杨氏模量不同于(例如大于)第二杨氏模量。
杨氏模量可以被称为拉伸模量或弹性模量(用于使材料样本伸展或压缩的每单位面积力的量度)。更具体地，可以将杨氏模量表征为应力与应变的比率，其中，应力用压力单位表示并且应变是无量纲的。因此，杨氏模量可以用压力单位表达，所述压力单位是国际单位制(SI)中的帕斯卡(Pa)，或者在实践中更常见的是兆帕斯卡(MPa或N/mm2)或吉帕斯卡(GPa或kN/mm2)。在美国常用单位中，可以将杨氏模量表达为磅(即，力)/平方英寸(psi)。
第一模制构件130的第一杨氏模量与第二模制构件132的第二杨氏模量之间的差可以被表达为百分比或比率。第一杨氏模量可以比第二杨氏模量大预定百分比或者大预定百分比的范围内的预定百分比。例如，第一杨氏模量可以比第二杨氏模量大100％或更多。作为另一示例，第一杨氏模量可以比第二杨氏模量大100％-4000％的范围内的百分比。然而，可以利用被选择来实现所期望的目的的任何适合的百分比。
在实施方式中，第一模制构件130中的每一个可以由具有大约20GPa至大约30GPa的范围内的第一杨氏模量的绝缘材料形成或者包括该绝缘材料。具有第一杨氏模量的绝缘材料可以是例如环氧模塑料(EMC)材料或者包括例如环氧模塑料(EMC)材料。
此外，第二模制构件132中的每一个可以由具有大约0.01GPa至大约0.1GPa的范围内的第二杨氏模量的绝缘材料形成或者包括该绝缘材料。具有第二杨氏模量的绝缘材料可以是例如硅树脂材料或硅橡胶材料或者包括例如硅树脂材料或硅橡胶材料。
在第一杨氏模量在大约20GPa至大约30GPa的范围内并且第二杨氏模量在大约0.001GPa至大约0.1GPa的范围内的实施方式中，第一杨氏模量比第二杨氏模量大了大约200％-4000％的范围内的百分比。
如图1所示，第一模制构件130和第二模制构件132可以被设置在基板100和半导体芯片120上。第一模制构件130和第二模制构件132中的每一个可以被形成为矩形条或平面条。第一模制构件130可以与第二模制构件132交替地布置或者排列。换句话说，可以按照交替图案布置第一模制构件130和第二模制构件132。第一模制构件130可以在第一方向上延伸以形成条形状，并且可以在与第一方向垂直的第二方向上彼此间隔开。第二模制构件132可以被设置在第一模制构件130之间以形成在第一方向上延伸的条形状。因此，第一模制构件130和第二模制构件132可以被交替地布置或者排列在第二方向上，并且可以在第一方向上延伸以形成条形状。
因为第一模制构件130的第一杨氏模量大于第二模制构件132的第二杨氏模量，所以第一模制构件130可以比第二模制构件132更刚性。因此，第一模制构件130中的两个可以被设置在基板100的两个最外边缘上以作为维持模制部134的外形的支撑部。另外，设置在半导体芯片120上的第一模制构件130和第二模制构件132可以在第一方向上延伸，以与半导体芯片120的两个相对的侧壁120c和侧壁120d以及与半导体芯片120的顶面对应的第一表面120a交叠。
因为第一模制构件130和第二模制构件132被交替地布置或者排列在基板100和半导体芯片120上，所以可以将模制部134划分为具有第一物理柔性的第一区域140和具有第二物理柔性的第二区域150。具有第一物理柔性的第一区域140可以对应于设置有第一模制构件130的区域，并且具有第二物理柔性的第二区域150可以对应于设置有第二模制构件132的区域。
因为第一模制构件130具有大于第二模制构件132的第二杨氏模量的第一杨氏模量，所以第二区域150的第二物理柔性可以大于第一区域140的第一物理柔性。因此，与第一区域140相比，可以更容易地使第二区域150弯曲、扭曲或者变弯。
因为具有相对较高的物理柔性的第二区域150被设置在第一区域140之间，所以当对半导体封装10施加外力时第二区域150可以减轻局部集中于半导体封装10的应力。
如图3所例示的，如果对基板100施加外力F1，则半导体封装10可以弯曲或者变弯。结果，可以灵活地使第二模制构件132延伸或者压缩。
例如，可以如由第一箭头“a1”所指示的那样使第二模制构件132的底面延伸，并且可以如由第二箭头“b1”所指示的那样使第二模制构件132的顶面压缩。也就是说，如果第二模制构件132局部延伸或者压缩，则第一模制构件130的位置可能改变以导致半导体封装10的弯曲或变弯。在这种情况下，由于第二模制构件132的存在可以使施加到基板100和半导体芯片120的应力分散。因此，即使半导体封装10由于外力F1而弯曲、扭曲或者变弯，基板100和半导体芯片120也可能不被拉伸应力或压缩应力损坏。
图4和图5分别是根据实施方式的半导体封装20的平面图和截面图。图5的截面图是沿着图4的线Ⅱ-Ⅱ’截取的。
参照图4和图5，实施方式的半导体封装20可以包括基板200、设置在基板200上的半导体芯片220以及设置在基板200上的模制部234。模制部234可以包括第一模制构件230和第二模制构件232。第一模制构件230可以具有不同于(例如小于)第二模制构件232的第二物理柔性的第一物理柔性。
基板200可以是平板构件或者包括平板构件，该平板构件包括主体202、外部互连图案204和205、外部绝缘层206和208、内部互连图案203a以及通孔电极203b。基板200可以包括PCB、有机基板或绝缘基板。基板200的主体202可以包括彼此相反的前侧表面202a和后侧表面202b。外部互连图案204和205可以包括设置在主体202的前侧表面202a上的第一外部互连图案204以及设置在主体202的后侧表面202b上的第二外部互连图案205。第一互连图案204和第二互连图案205中的每一个可以由铜材料形成或者包括铜材料。
内部互连图案203a和通孔电极203b可以被设置在主体202中。通孔电极103b可以将内部互连图案203a电连接至第一外部互连图案204和第二外部互连图案205。内部互连图案203a和通孔电极203b中的每一个可以由铜材料形成或者包括铜材料。
设置在主体202的前侧表面202a上的第一外部互连图案204可以用外部绝缘层206和外部绝缘层208中的第一外部绝缘层206覆盖。设置在主体202的后侧表面202b上的第二外部互连图案205可以用外部绝缘层206和外部绝缘层208中的第二外部绝缘层208覆盖。第一外部绝缘层206和第二外部绝缘层208中的每一个可以由例如阻焊剂材料形成或者包括例如阻焊剂材料。
第一外部绝缘层206可以包括使与第一外部互连图案204的部分对应的基板焊盘210暴露的第一开口210a。第二外部绝缘层208可以包括使第二外部互连图案205的部分暴露的第二开口209。第二外部互连图案205的由第二开口209暴露的部分可以用作附接有外部连接端子211(诸如焊球)的球焊盘。
半导体芯片220可以被设置在基板200的第一外部绝缘层206上。可以通过设置在半导体芯片220与第一外部绝缘层206之间的粘合构件222来使半导体芯片220固定到第一外部绝缘层206。
半导体芯片220可以包括彼此相反的第一表面220a和第二表面220b。半导体芯片220还可以包括与第一表面220a相邻的有源层。有源器件(诸如晶体管)可以被设置在有源层中。多个芯片焊盘224可以被设置在半导体芯片220的第一表面220a上。芯片焊盘224中的每一个可以由铝材料或铜材料形成或者包括铝材料或铜材料。
半导体芯片220可以通过互连构件226电连接至基板200。尽管图5例示了互连构件226是金属线的示例，但是本公开不限于此。例如，在各种实施方式中，可以按照倒装芯片形式将半导体芯片220安装在基板200上。在这种情况下，半导体芯片220可以在无需使用金属线的情况下通过金属凸起电连接至基板200。如果互连构件226是金属线，则金属线的第一端可以接合至半导体芯片220的芯片焊盘224并且金属线的第二端可以接合至基板200的基板焊盘210。
模制部234可以被设置在基板200的表面上以覆盖半导体芯片220。模制部234可以包括第一模制构件230和第二模制构件232。
第一模制构件230和第二模制构件232中的每一个可以被形成为矩形条或平面条。可以按照横向方向交替地布置或者排列第一模制构件230和第二模制构件232。换句话说，可以按照交替图案布置第一模制构件230和第二模制构件232。
第一模制构件230可以具有第一杨氏模量并且第二模制构件232可以具有第二杨氏模量，其中，第一杨氏模量不同于(例如大于)第二杨氏模量。第一杨氏模量可以比第二杨氏模量大预定百分比或者大预定百分比的范围内的预定百分比。例如，第一杨氏模量可以比第二杨氏模量大100％或更多。作为另一示例，第一杨氏模量可以比第二杨氏模量大100％-4000％的范围内的百分比。然而，可以利用被选择来实现所期望的目的的任何适合的百分比。
在实施方式中，第一模制构件230中的每一个可以由具有大约20GPa至大约30GPa的范围内的第一杨氏模量的绝缘材料形成或者包括该绝缘材料。在各种实施方式中，具有第一杨氏模量的绝缘材料可以是环氧模塑料(EMC)材料或者包括环氧模塑料(EMC)材料。
此外，第二模制构件232中的每一个可以由具有大约0.01GPa至大约0.1GPa的范围内的第二杨氏模量的绝缘材料形成或者包括该绝缘材料。具有第二杨氏模量的绝缘材料可以是例如硅树脂材料或硅橡胶材料或者包括例如硅树脂材料或硅橡胶材料。
参照图4，第一模制构件230可以包括第一图案230a和第二图案230b。半导体芯片220可以包括彼此相对并且与第一方向平行的一对第一侧壁220c。半导体芯片220还可以包括彼此相对并且与和第一方向垂直的第二方向平行的一对第二侧壁220d。
在这种情况下，第一模制构件230的第一图案230a可以被布置为与第一侧壁220c相邻，在第二方向上彼此间隔开，并且形成在第一方向上延伸的条形状。最靠近半导体芯片220的第一图案230a可以按照第一间隙“d1”与第一侧壁220c间隔开。第一模制构件230的第二图案230b可以被布置为与第二侧壁220d相邻，在第二方向上彼此间隔开，并且形成在第一方向上延伸的条形状。第二图案230b可以按照第二间隙“d2”与第二侧壁220d间隔开。
因此，第二图案230b的长度可以小于第一图案230a的长度。第一图案230a中的两个可以被设置在基板200的两个最外边缘上，以用作维持模制部234的外形特征的支撑部。
第二模制构件232可以被设置在第一模制构件230之间。第二模制构件232可以包括被设置在第一模制构件230的第一图案230a之间的第一图案232a以及被设置为围绕第二图案230b和半导体芯片220的第二图案232b。第二模制构件232可以被设置为填充第一间隙“d1”和第二间隙“d2”。
结果，半导体芯片220可以被物理柔性大于第一模制构件230的物理柔性的第二模制构件232围绕。因此，如果对半导体封装20施加外力，则可以在不损坏半导体芯片220的情况下使半导体封装20弯曲、扭曲或者变弯。
图6和图7分别是根据实施方式的半导体封装30的平面图和截面图。截面图是沿着图6的线Ⅲ-Ⅲ’截取的。
参照图6和图7，半导体封装30可以包括基板300、设置在基板300上的半导体芯片320以及设置在基板300上的模制部334。模制部334可以包括第一模制构件330和第二模制构件332。第一模制构件330可以具有不同于(例如小于)第二模制构件332的第二物理柔性的第一物理柔性。
基板300可以是平板构件或者包括平板构件，该平板构件包括主体302、外部互连图案304和305、外部绝缘层306和308、内部互连图案303a以及通孔电极303b。基板300可以包括PCB、有机基板或绝缘基板。基板300的主体302可以包括彼此相反的前侧表面302a和后侧表面302b。
外部互连图案304和305可以包括设置在主体302的前侧表面302a上的第一外部互连图案304以及设置在主体302的后侧表面302b上的第二外部互连图案305。第一互连图案304和第二互连图案305中的每一个可以由铜材料形成或者包括铜材料。内部互连图案303a和通孔电极303b中的每一个可以由铜材料形成或者包括铜材料。
设置在主体302的前侧表面302a上的第一外部互连图案304可以用外部绝缘层306和外部绝缘层308中的第一外部绝缘层306覆盖。类似地，设置在主体302的后侧表面302b上的第二外部互连图案305可以用外部绝缘层306和外部绝缘层308中的第二外部绝缘层308覆盖。第一外部绝缘层306和第二外部绝缘层308中的每一个可以由例如阻焊剂材料形成或者包括例如阻焊剂材料。
第一外部绝缘层306可以包括使与第一外部互连图案304的部分对应的基板焊盘310暴露的第一开口310a。第二外部绝缘层308可以包括使第二外部互连图案305的部分暴露的第二开口309。第二外部互连图案305的由第二开口309暴露的部分可以用作附接有外部连接端子311(诸如焊球)的球焊盘。
半导体芯片320可以被设置在基板300的第一外部绝缘层306上。可以通过设置在半导体芯片320与第一外部绝缘层306之间的粘合构件322来使半导体芯片320固定到第一外部绝缘层306。
半导体芯片320可以包括彼此相反的第一表面320a和第二表面320b。半导体芯片320还可以包括与第一表面320a相邻的有源层。有源器件(诸如晶体管)可以被设置在有源层中。并且，多个芯片焊盘324可以被设置在半导体芯片320的第一表面320a上。芯片焊盘324中的每一个可以由铝材料或铜材料形成或者包括铝材料或铜材料。
半导体芯片320可以通过互连构件326电连接至基板300。尽管图7例示了互连构件326是金属线的示例，但是本公开不限于此。例如，在各种实施方式中，可以按照倒装芯片形式将半导体芯片320安装在基板300上。在这种情况下，半导体芯片320可以在无需使用金属线的情况下通过金属凸起电连接至基板300。如果互连构件326是金属线，则金属线的第一端可以接合至半导体芯片320的芯片焊盘324并且金属线的第二端可以接合至基板300的基板焊盘310。
返回参照图6，半导体芯片320可以包括彼此相对并且与第一方向平行的一对第二侧壁320c。半导体芯片320还可以包括彼此相对并且与和第一方向垂直的第二方向平行的一对第一侧壁320d。
模制部334可以被设置在基板的表面上以覆盖半导体芯片320。模制部334可以包括第一模制构件330和第二模制构件332。第一模制构件330中的每一个可以被形成为矩形条或平面条。一般而言，第一模制构件330可以按照一个或更多个条形图案形成在第二模制构件332中。
在实施方式中，第一模制构件330可以包括第一条形图案330a和330b以及第二条形图案330c、330d和330e。可以沿着第一方向和第二方向按照矩阵形式布置第一模制构件330的第一条形图案330a和330b。也就是说，第一条形图案330a和330b可以在第一方向和第二方向上彼此间隔开。
第一组第一条形图案330a可以被设置在半导体芯片320的第二侧壁320c的相邻面上以在第一方向上延伸。第二组第一条形图案330b可以被设置在半导体芯片320的第一侧壁320d的相邻面上以在第一方向上延伸。第二组第一条形图案330b可以在第一方向上延伸以与半导体芯片320的第一表面320a的多个部分交叠。第一组第一条形图案330a中的一些可以被设置在基板200的两个最外边缘上，以用作维持模制部334的外形的支撑部。
第一组第二条形图案330c可以被设置在半导体芯片320的第一表面320a上。第二组第二条形图案330d可以被设置为接触半导体芯片320的第二侧壁320c。第三组第二条形图案330e可以被设置在第一组第一条形图案330a之间。第二条形图案330c、330d和330e可以在第二方向上彼此间隔开。在实施方式中，可以按照网格形式布置第一条形图案330a和330b以及第二条形图案330c、330d和330e。
第一模制构件330可以具有第一杨氏模量并且第二模制构件332可以具有第二杨氏模量，其中，第一杨氏模量不同于(例如大于)第二杨氏模量。
第一杨氏模量可以比第二杨氏模量大预定百分比或者大预定百分比的范围内的预定百分比。例如，第一杨氏模量可以比第二杨氏模量大100％或更多。作为另一示例，第一杨氏模量可以比第二杨氏模量大100％-4000％的范围内的百分比。然而，可以利用被选择来实现所期望的目的的任何适合的百分比。
在实施方式中，第一模制构件330中的每一个可以由具有大约20GPa至大约30GPa的范围内的第一杨氏模量的绝缘材料形成或者包括该绝缘材料。在各种实施方式中，具有第一杨氏模量的绝缘材料可以是例如环氧模塑料(EMC)材料或者包括例如环氧模塑料(EMC)材料。
模制部334的第二模制构件332可以被设置为填充第一模制构件330的第一图案330a、330b与第一模制构件330的第二图案330c、330d和330e之间的空间，并且覆盖第一图案330a、330b以及第二图案330c、330d和330e的顶面。也就是说，第二模制构件332可以被设置为在第一模制构件330的顶面上具有预定厚度。
在实施方式中，第二模制构件332可以包括具有大约0.01GPa至大约0.1GPa的范围内的第二杨氏模量的绝缘材料。在各种实施方式中，具有第二杨氏模量的绝缘材料可以是例如硅树脂材料或硅橡胶材料或者包括例如硅树脂材料或硅橡胶材料。
在第一杨氏模量在大约20GPa至大约30GPa的范围内并且第二杨氏模量在大约0.001GPa至大约0.1GPa的范围内的实施方式中，第一杨氏模量比第二杨氏模量大大约200％-4000％的范围内的百分比。图8和图9分别是例示了根据实施方式的半导体封装40的平面图和截面图。图9的截面图是沿着图8的线Ⅳ-Ⅳ’截取的。
除了关于半导体封装30的模制部334以外，图8和图9的半导体封装40可以具有与参照图6和图7所描述的半导体封装30基本上相同的配置。
图8和图9的半导体封装40可以包括基板300、设置在基板300上的半导体芯片320以及设置在基板300上的模制部440。模制部440可以包括第一模制构件430和第二模制构件432。第一模制构件430可以具有不同于(例如小于)第二模制构件432的第二物理柔性的第一物理柔性。
半导体芯片320可以被设置在基板300的第一外部绝缘层306上。可以通过粘合构件322来使半导体芯片320固定到第一外部绝缘层306。半导体芯片320可以通过诸如金属线的互连构件326电连接至基板300。
模制部440可以被设置在基板300的表面上以覆盖半导体芯片320。模制部440可以包括第一模制构件430和第二模制构件432。
具体地参照图8，第一模制构件430可以包括第一图案430a和第二图案430b。第一模制构件430的第一图案430a可以被布置在半导体芯片320的第二侧壁320c的相邻面上。第一图案430a可以在第二方向上彼此间隔开并且具有在第一方向上延伸的条形状。
第一图案430a中的两个可以被设置为分别直接接触半导体芯片320的第二侧壁320c。另外，第一图案430a中的两个可以被设置在基板300的两个最外边缘上，以用作用于维持模制部440的外形的支撑部。接触半导体芯片320的第二侧壁320c的该对第一图案430a可以为半导体芯片320提供支撑。第二图案430b可以被布置在第二侧壁320d的相邻面上以在第二方向上彼此间隔开，并且以具有在第一方向上延伸的条形状。第二图案430b可以接触第二侧壁320d。
第一模制构件430可以具有第一杨氏模量并且第二模制构件432可以具有第二杨氏模量，其中，第一杨氏模量不同于(例如大于)第二杨氏模量。
第一杨氏模量可以比第二杨氏模量大预定百分比或者大预定百分比的范围内的预定百分比。例如，第一杨氏模量可以比第二杨氏模量大100％或更多。作为另一示例，第一杨氏模量可以比第二杨氏模量大100％-4000％的范围内的百分比。然而，可以利用被选择来实现所期望的目的的任何适合的百分比。在实施方式中，模制部440的第一模制构件430中的每一个可以由具有大约20GPa至大约30GPa的第一杨氏模量的绝缘材料形成或者包括该绝缘材料。例如，具有第一杨氏模量的绝缘材料可以是例如环氧模塑料(EMC)材料或者包括例如环氧模塑料(EMC)材料。第二模制构件432可以填充第一图案430a与第二图案430b之间的空间，并且可以延伸以覆盖第一图案430a和第二图案430b的顶面。
此外，第二模制构件432可以由具有小于第一杨氏模量的第二杨氏模量的绝缘材料形成或者包括该绝缘材料。在实施方式中，第二模制构件432可以由具有大约0.01GPa至大约0.1GPa的第二杨氏模量的绝缘材料形成或者包括该绝缘材料。在各种实施方式中，具有第二杨氏模量的绝缘材料可以是例如硅树脂材料或硅橡胶材料或者包括例如硅树脂材料或硅橡胶材料。
图10、图11、图12、图13、图14和图15是在描述根据实施方式的制造半导体封装的方法时使用的截面图和平面图。
参照图10，可以提供基板1000。基板1000可以包括用作基础构件的主体1002、形成在主体1002的两个相反的表面上的外部互连图案1004和1005以及覆盖外部互连图案1004和1005的外部绝缘层1006和1008。
基板1000可以由柔性材料形成或者包括柔性材料。在各种实施方式中，基板1000可以是柔性PCB、柔性绝缘基板或柔性有机基板。如果基板1000是有机基板，则主体1002可以被形成为包括能够弯曲、扭曲或者变弯的有机材料。在各种实施方式中，主体1002的有机材料可以由从由聚合树脂材料、环氧树脂材料和塑性材料构成的组中选择的至少一种形成或者包括从由聚合树脂材料、环氧树脂材料和塑性材料构成的组中选择的至少一种。主体1002可以包括彼此相反的前侧表面1002a和后侧表面1002b。
外部互连图案1004和1005可以包括形成在主体1002的前侧表面1002a上的第一外部互连图案1004以及形成在主体1002的后侧表面1002b上的第二外部互连图案1005。第一外部互连图案1004或第二外部互连图案1005可以通过执行减去法(例如，其包括在主体1002上沉积铜箔并且选择性地对铜箔的部分进行蚀刻以形成电路图案)来执行。另选地，可以执行叠加法，其包括利用电镀工艺在主体1002的前侧表面1002a或后侧表面1002b上直接形成电路图案。
内部互连图案1003a和通孔电极1003b可以被设置在主体1002中。通孔电极1003b可以将内部互连图案1003a电连接至第一外部互连图案1004和第二外部互连图案1005。在各种实施方式中，内部互连图案1003a可以被形成为具有多层结构。
外部绝缘层1006和1008可以被形成为覆盖第一外部互连图案1004和第二外部互连图案1005。外部绝缘层1006和1008可以包括覆盖第一外部互连图案1004的第一外部绝缘层1006以及覆盖第二外部互连图案1005的第二外部绝缘层1008。也就是说，第一外部绝缘层1006可以形成在主体1002的前侧表面1002a上以覆盖第一外部互连图案1004。第二外部绝缘层1008可以形成在主体1002的后侧表面1002b上以覆盖第二外部互连图案1005。第一外部绝缘层1006和第二外部绝缘层1008可以由阻焊剂材料形成或者包括阻焊剂材料。
第一外部绝缘层1006可以被形成为具有使第一外部互连图案1004的部分暴露的第一开口1010a。第一外部互连图案1004的由第一开口1010a暴露的部分可以作为基板焊盘1010。第二外部绝缘层1008可以被形成为具有使第二外部互连图案1005的部分暴露的第二开口1043。第二外部互连图案1005的由第二开口1043暴露的部分可以用作球焊盘1044。
参照图11，半导体芯片1020可以被安装在基板1000上。可以通过例如设置在半导体芯片1020与第一外部绝缘层1006之间的粘合构件122来使半导体芯片1020固定到第一外部绝缘层1006。粘合构件1022例如可以是粘合剂或粘合带。在各种实施方式中，粘合构件1022可以是粘片膜(DAF)。
多个有源器件(诸如晶体管)可以形成在半导体芯片1020中。在一些情况下，无源器件(诸如电容器和/或电阻器)也可以形成在半导体芯片1020中。在各种实施方式中，有源器件可以形成在与和后侧表面1020b相反的前侧表面1020a相邻的有源层中。
多个芯片焊盘1024可以形成在半导体芯片1020的前侧表面1020a上。在实施方式中，多个芯片焊盘1024可以由铝材料或铜材料形成或者包括铝材料或铜材料。芯片焊盘1024可以电连接至基板1000。
半导体芯片1020可以通过互连构件1026电连接至基板1000。在图11中，示出了互连构件1026由金属线形成的示例。作为另一示例，可以按照倒装芯片形式将半导体芯片1020安装在基板1000上。在这种情况下，半导体芯片1020可以在无需使用金属线的情况下通过金属凸起电连接至基板1000。如果互连构件1026由金属线形成，则金属线的第一端可以接合至半导体芯片1020的芯片焊盘1024并且金属线的第二端可以接合至基板1000的基板焊盘1010。
参照图12和图13，预模制构件1034a可以被设置在上面安装有半导体芯片1020的基板1000上。预模制构件1034a可以包括第一预模制构件1030a和第二预模制构件1032a。在各种实施方式中，预模制构件1034a可以附接至载体1027的表面，并且可以利用载体1027来转移预模制构件1034a。
参照与图12所示的预模制构件1034a的俯视图对应的图13，预模制构件1034a被示出为包括第一预模制构件1030a和第二预模制构件1032a。第一预模制构件1030a和第二预模制构件1032a中的每一个可以被形成为矩形条或平面条。可以按照横向方向交替地布置或者排列第一预模制构件1030a和第二预模制构件1032a。换句话说，可以按照交替图案布置第一预模制构件1030a和第二预模制构件1032a。另选地，可以说第一预模制构件1030a和第二预模制构件1032a在第一方向上延伸以形成平面形状或条形状。另外，可以按照与第一方向垂直的第二方向交替地布置或者排列第一预模制构件1030a和第二预模制构件1032a。
第一预模制构件1030a和第二预模制构件1032a可以按照片形来层压并且可以附接至载体1027。可以使第一预模制构件1030a和第二预模制构件1032a固定到载体1027。载体1027可以在后续工艺中与第一预模制构件1030a和第二预模制构件1032a分离。
在各种实施方式中，载体1027可以由粘合膜形成或者包括粘合膜。粘合膜可以在后续工艺中与第一预模制构件1030a和第二预模制构件1032a分离。在此阶段，包括第一预模制构件1030a和第二预模制构件1032a的预模制构件1034a尚未固化。
如图14和图15所例示的，可以形成覆盖半导体芯片1020和基板1000的模制部1034。图14的截面图是沿着图15的线Ⅴ-Ⅴ’截取的。为了形成模制部1034，可以将附接有预模制构件1034a的载体1027转移到半导体芯片1020上。如由图12中的箭头所指示的，可以朝向基板1000向下压载体1027。
接下来，可以从预模制构件1034a去除载体1027。可以使预模制构件1034a固化以形成包括第一模制构件1030和第二模制构件1032的模制部1034。第一模制构件1030可以在第一方向上延伸以形成条形状，并且可以被交替地布置或者排列在第二方向上以彼此间隔开。第二模制构件1032可以被形成为填充第一模制构件1030之间的间隙。因此，第二模制构件1032也可以在第一方向上延伸以形成条形状。结果，第一模制构件1030和第二模制构件1032可以被交替地布置或者排列在第二方向上，并且可以在第一方向上延伸以形成条形状。
第一模制构件1030可以具有第一杨氏模量并且第二模制构件1032可以具有第二杨氏模量，其中，第一杨氏模量不同于(例如大于)第二杨氏模量。
第一杨氏模量可以比第二杨氏模量大预定百分比或者大预定百分比的范围内的预定百分比。例如，第一杨氏模量可以比第二杨氏模量大100％或更多。作为另一示例，第一杨氏模量可以比第二杨氏模量大100％-4000％的范围内的百分比。然而，可以利用被选择来实现所期望的目的的任何适合的百分比。第一模制构件1030可以由具有大约20GPa至大约30GPa的范围内的第一杨氏模量的绝缘材料形成或者包括该绝缘材料。在各种实施方式中，具有第一杨氏模量的绝缘材料可以包括环氧模塑料(EMC)材料。
此外，第二模制构件1032可以被形成为包括具有大约0.01GPa至大约0.1GPa的范围内的第二杨氏模量的绝缘材料。在各种实施方式中，具有第二杨氏模量的绝缘材料可以由例如硅树脂材料或硅橡胶材料形成或者包括例如硅树脂材料或硅橡胶材料。
因为第一模制构件1030由具有大于第二模制构件1032的第二杨氏模量的第一杨氏模量的材料形成，所以第二模制构件1032的第二物理柔性可以大于第一模制构件1030的第一物理柔性。因此，当对模制部1034施加外力时，与第一模制构件1030相比可以更容易地使第二模制构件1032弯曲、扭曲或者变弯。
第一模制构件1030可以比第二模制构件1032更刚性。因此，第一模制构件1030中的两个可以被设置在基板1000的两个最外边缘上，以用作用于维持模制部1034的外形的支撑部。另外，最靠近半导体芯片1020的第一模制构件1030可以按照距离“d3”与第一侧壁1020c间隔开。第一模制构件1030与半导体芯片1020之间的间隙可以具有第二模制构件1032。
第一模制构件1030和第二模制构件1032中的一些可以在第一方向上延伸，以分别与半导体芯片120的两个相对的第二侧壁1020d交叠。另外，第一模制构件1030和第二模制构件1032可以与对应于半导体芯片1020的顶面的前侧表面1020a交叠。外部连接端子1042可以形成在由第二外部绝缘层1008的第二开口1043暴露的球焊盘1044上。外部连接端子1042可以由焊球形成或者包括焊球。
尽管与使用片形预模制构件1034a来形成模制部1034的示例相结合地描述了上述实施方式，但是本公开不限于此。例如，在各种实施方式中，可以使用转移模制法或针点浇口模制法来形成模制部1034。
图16、图17、图18、图19和图20是例示了根据实施方式的制造半导体封装的方法的截面图和平面图。
参照图16，可以提供基板2000。基板2000可以包括主体2002、形成在主体2002的两个相反的表面上的外部互连图案2004和2005以及覆盖外部互连图案2004和2005的外部绝缘层2006和2008。基板2000可以由柔性材料形成或者包括柔性材料。在各种实施方式中，基板2000可以是柔性PCB、柔性绝缘基板或柔性有机基板。主体2002可以包括彼此相反的前侧表面2002a和后侧表面2002b。
外部互连图案2004和2005可以包括形成在主体2002的前侧表面2002a上的第一外部互连图案2004以及形成在主体2002的后侧表面2002b上的第二外部互连图案2005。可以通过减去法或通过叠加法来形成第一外部互连图案2004或第二外部互连图案2005。内部互连图案2003a和通孔电极2003b可以被设置在主体2002中。通孔电极2003b可以将内部互连图案2003a电连接至第一外部互连图案2004和第二外部互连图案2005。
外部绝缘层2006和2008可以包括覆盖第一外部互连图案2004的第一外部绝缘层2006以及覆盖第二外部互连图案2005的第二外部绝缘层2008。也就是说，第一外部绝缘层2006可以形成在主体2002的前侧表面2002a上以覆盖第一外部互连图案2004。此外，第二外部绝缘层2008可以形成在主体2002的后侧表面2002b上以覆盖第二外部互连图案2005。在实施方式中，第一外部绝缘层2006和第二外部绝缘层2008可以由阻焊剂材料形成或者包括阻焊剂材料。
第一外部绝缘层2006可以被形成为具有使第一外部互连图案2004的部分暴露的第一开口2010a。第一外部互连图案2004的由第一开口2010a暴露的部分可以作为基板焊盘2010。第二外部绝缘层2008可以被形成为具有使第二外部互连图案2005的部分暴露的第二开口2043。第二外部互连图案2005的由第二开口2043暴露的部分可以作为球焊盘2044。
参照图17，半导体芯片2020可以被安装在基板2000上。可以通过例如设置在半导体芯片2020与第一外部绝缘层2006之间的粘合构件122来使半导体芯片2020固定到第一外部绝缘层2006。粘合构件2022例如可以是粘合剂或粘合带。在各种实施方式中，粘合构件2022可以是粘片膜(DAF)。
在各种实施方式中，有源层可以被形成为与和后侧表面2020b相反的前侧表面2020a相邻。多个芯片焊盘2024可以被设置在半导体芯片2020的前侧表面2020a上。多个芯片焊盘2024可以由铝材料或铜材料形成或者包括铝材料或铜材料。芯片焊盘2024可以电连接至基板2000。
半导体芯片2020可以通过互连构件2026电连接至基板2000。互连构件2026可以是金属线。在各种实施方式中，半导体芯片2020可以是倒装芯片。在这种情况下，半导体芯片2020可以在无需使用金属线的情况下通过金属凸起电连接至基板2000。如果互连构件2026由金属线形成，则金属线的第一端可以接合至半导体芯片2020的芯片焊盘2024并且金属线的第二端可以接合至基板2000的基板焊盘2010。
参照图18，第一模制构件2042可以形成在基板2000和半导体芯片2020上。可以利用网格状模具使用压缩模制技术或针点浇口模制技术来形成第一模制构件2042。
第一模制构件2042可以由具有第一杨氏模量的绝缘材料形成或者包括具有第一杨氏模量的绝缘材料。在实施方式中，第一模制构件2042可以被形成为包括具有大约20GPa至大约30GPa的第一杨氏模量的绝缘材料。在各种实施方式中，具有第一杨氏模量的绝缘材料可以由环氧模塑料(EMC)材料形成或者包括环氧模塑料(EMC)材料。第一模制构件2042可以被形成为使得第一模制构件1042的顶面位于比半导体芯片2020的前侧表面2020a高的水平处。
参照与图18的俯视图对应的图19，第一模制构件2042可以包括第一图案2042a和2042b以及第二图案2042c、2042d和2042e。第一图案2042a和2042b可以被形成为具有大于第二图案2042c、2042d和2042e的第二长度L2的第一长度L1，但是本公开不限于此。例如，在各种实施方式中，第一图案2042a和2042b可以被形成为具有与第二图案2042c、2042d和2042e相同的长度。
半导体芯片2020可以包括彼此相对并且与第一方向平行的一对第二侧壁2020c。另外，一对第一侧壁2020d彼此相对并且与和第一方向垂直的第二方向平行。
在实施方式中，可以沿着第一方向和第二方向按照矩阵形式来布置或者排列第一模制构件2042的第一图案2042a和2042b。第一图案2042a和2042b可以包括布置在半导体芯片2020的第二侧壁2020c的相邻面上以在第一方向上延伸的第一组第一图案2042a。第二组第一图案2042b可以被布置在半导体芯片2020的第一侧壁2020d的相邻面上以在第一方向上延伸。第二组第一图案2042b可以在第一方向上延伸以与半导体芯片2020的前侧表面2020a的多个部分交叠。第一图案2042a和2042b可以在第二方向上按照第一距离“g1”彼此间隔开并且可以在第一方向上按照第二距离“g2”彼此间隔开。
第二图案2042c、2042d和2042e可以包括第一组第二图案2042c、第二组第二图案2042d以及第三组第二图案2042e。第一组第二图案2042c可以被设置在半导体芯片2020的前侧表面2020a上。第二组第二图案2042d可以被设置为接触半导体芯片2020的第二侧壁2020c。第三组第二图案2042e可以被设置在第一组第一图案2042a之间。第二图案2042c、2042d和2042e可以被设置为在第二方向上按照第三距离“g3”彼此间隔开。因此，可以按照网格形式布置或者排列第一图案2042a和2042b以及第二图案2042c、2042d和2042e。
参照图20，第二模制构件2050可以形成在上面设置有第一模制构件2042的基板2000上。为了形成第二模制构件2050，可以将具有液态或半固化状态的预模制材料供应或者层压到具有按照网格形式布置的第一模制构件2042的基板2000上。结果，第一模制构件2042之间的间隔可以填满具有液态或半固化状态的预模制材料。可以供应预模制材料，直到第一模制构件2042的顶面被覆盖有预模制材料为止。
此后，可以使预模制材料固化以形成第二模制构件2050。如果预模制材料固化了，则可以改变预模制材料的特性，使得经固化的预模制材料具有稳定状态。结果，第二模制构件2050可以吸收外部冲击或外部碰撞以保护半导体芯片2020。如果预模制材料未固化，则具有液态或半固化状态的预模制材料可以与基板2000和第一模制构件2042分离。
第二模制构件2050可以具有第二杨氏模量并且第一模制构件2042可以具有第一杨氏模量，其中，第一杨氏模量不同于(例如大于)第二杨氏模量。
第一杨氏模量可以比第二杨氏模量大预定百分比或者大预定百分比的范围内的预定百分比。例如，第一杨氏模量可以比第二杨氏模量大100％或更多。作为另一示例，第一杨氏模量可以比第二杨氏模量大100％-4000％的范围内的百分比。然而，可以利用被选择来实现所期望的目的的任何适合的百分比。
作为示例，如果具有大约20GPa至大约30GPa的第一杨氏模量的EMC材料被用作第一模制构件2042的材料，则第二模制构件2050可以由具有大约0.01GPa至大约0.1GPa的第二杨氏模量的材料形成或者包括该材料。也就是说，第二模制构件2050可以被形成为具有大于第一模制构件2042的第二物理柔性的第一物理柔性。
因此，当对第一模制构件2042和第二模制构件2050施加外力时，与第一模制构件2042相比可以更容易地使第二模制构件2050弯曲、扭曲或者变弯。外部连接端子2042然后可以形成在球焊盘2044上。外部连接端子2042可以由焊球形成。
以上所述的半导体封装可以应用于各种电子系统。
参照图21，根据实施方式的半导体封装可以应用于电子系统1710。电子系统1710可以包括控制器1711、输入/输出单元1712和存储器1713。控制器1711、输入/输出单元1712和存储器1713可以通过提供用来发送数据的路径的总线1715而彼此联接。
控制器1711可以包括以下各项中的至少任一项：至少一个微处理器；至少一个数字信号处理器；至少一个微控制器；以及被配置为执行与这些组件相同或相似的功能的其它(例如逻辑)装置。控制器1711和存储器1713中的至少一个可以包括根据本公开的实施方式的半导体封装中的至少任一个。输入/输出单元1712可以包括在键区、键盘、显示装置、触摸屏等当中选择的至少一个。存储器1713是用于存储数据的装置。存储器1713可以存储数据和/或要由控制器1711执行的命令等。
存储器1713可以包括诸如DRAM的易失性存储器装置和/或诸如闪存的非易失性存储器装置。例如，可以将闪存安装到诸如移动终端或台式计算机的信息处理系统。闪存可以构成固态盘(SSD)。在此示例中，电子系统1710可以将大量的数据稳定地存储在闪存系统中。
电子系统1710还可以包括被配置为向通信网络发送数据并从通信网络接收数据的接口1714。接口1714可以是有线类型或无线类型。例如，接口1714可以包括天线或者有线或无线收发器。
电子系统1710可以被实现为执行各种功能的移动系统、个人计算机、工业计算机或逻辑系统。例如，移动系统可以是以下各项中的任一项：个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统以及信息发送/接收系统。
在电子系统1710是能够执行无线通信的设备的实施方式中，可以在诸如例如但不限于码分多址(CDMA)、全球移动通信系统(GSM)、北美数字蜂窝(NADC)、增强时分多址(E-TDMA)、宽带码分多址(WCDMA)、CDMA2000、长期演进(LTE)和无线宽带互联网(Wibro)的通信系统中使用该电子系统1710。
参照图22，可以按照存储卡1800的形式来提供根据实施方式的半导体封装。例如，存储卡1800可以包括存储器控制器1820以及诸如非易失性存储器装置的存储器1810。存储器1810和存储器控制器1820可以存储数据或者读取存储的数据。
存储器1810可以包括适用于本公开的实施方式的封装技术的非易失性存储器装置当中的至少任一个。存储器控制器1820可以控制存储器1810，使得所存储的数据被读出或者数据响应于来自主机1830的读取/写入请求而被存储。
已经出于例示性目的在上面公开了本公开的各种实施方式。本领域普通技术人员应当了解，在不脱离如所附权利要求所公开的本公开的范围和精神的情况下，各种修改、添加和替换也是可能的。例如，可以将第一模制构件和/或第二模制构件形成为除平面形状或矩形形状以外的形状，诸如圆柱形状或正方形圆柱形状等。
相关申请的交叉引用
本申请要求2015年5月29日在韩国知识产权局提交的韩国专利申请No.10-2015-0076392的优先权，通过引用将其全部内容并入本文。

Claims (29)

1.一种半导体封装，该半导体封装包括：
半导体芯片，该半导体芯片电连接至基板；以及
模制部，该模制部被设置在所述基板和所述半导体芯片上，并且包括按照交替图案布置的第一模制构件和第二模制构件，
其中，所述第一模制构件具有第一物理柔性并且所述第二模制构件具有第二物理柔性，所述第一物理柔性与所述第二物理柔性不同。
2.根据权利要求1所述的半导体封装，该半导体封装还包括：
互连构件，所述互连构件将所述半导体芯片电连接至所述基板。
3.根据权利要求1所述的半导体封装，其中，所述基板包括：
主体，该主体具有彼此相反的前侧表面和后侧表面；
第一外部互连图案，所述第一外部互连图案被设置在所述主体的所述前侧表面上；
第二外部互连图案，所述第二外部互连图案被设置在所述主体的所述后侧表面上；
第一外部绝缘层，该第一外部绝缘层覆盖所述第一外部互连图案；
第二外部绝缘层，该第二外部绝缘层覆盖所述第二外部互连图案；
内部互连图案，所述内部互连图案被设置在所述主体中以具有多层的结构；以及
通孔电极，所述通孔电极被设置在所述主体中以将所述第一外部互连图案和所述第二外部互连图案连接至所述内部互连图案。
4.根据权利要求3所述的半导体封装，其中，所述主体包括柔性绝缘材料。
5.根据权利要求3所述的半导体封装，其中，所述主体包括柔性有机材料。
6.根据权利要求3所述的半导体封装，其中，所述第一外部互连图案包括连接至互连构件的基板焊盘。
7.根据权利要求2所述的半导体封装，其中，所述互连构件包括金属线或金属凸起。
8.根据权利要求1所述的半导体封装，
其中，所述第一模制构件沿着所述基板的表面在第一方向上延伸以具有条形状，并且被布置为沿着主体的表面在与所述第一方向垂直的第二方向上按照预定距离彼此间隔开；并且
其中，所述第二模制构件按照条形状设置在所述第一模制构件之间，以提供按照交替图案的布置。
9.根据权利要求1所述的半导体封装，
其中，所述第一物理柔性小于所述第二物理柔性，并且
其中，所述第一模制构件中的每一个包括具有第一杨氏模量的第一材料，并且所述第二模制构件中的每一个包括具有第二杨氏模量的第二材料，所述第二杨氏模量小于所述第一杨氏模量。
10.根据权利要求9所述的半导体封装，其中，所述第一杨氏模量在20GPa至30GPa的范围内。
11.根据权利要求9所述的半导体封装，其中，所述第一模制构件中的每一个由环氧模塑料EMC材料形成或者包括EMC材料。
12.根据权利要求9所述的半导体封装，其中，所述第二模制构件中的每一个由具有在0.01GPa至0.1GPa的范围内的第二杨氏模量的绝缘材料形成或者包括该绝缘材料。
13.根据权利要求12所述的半导体封装，其中，所述第二模制构件中的每一个包括硅树脂材料或硅橡胶材料。
14.根据权利要求9所述的半导体封装，其中，所述第一模制构件中的至少两个被设置在所述基板的两个最外边缘上，以用作用于维持所述模制部的外形的支撑部。
15.根据权利要求1所述的半导体封装，其中，所述第一模制构件中的至少一个以及所述第二模制构件中的至少一个被设置为与所述半导体芯片交叉并且与所述半导体芯片的顶面和两个相对的侧壁交叠。
16.根据权利要求1所述的半导体封装，其中，所述第一模制构件包括：
第一图案，所述第一图案沿着所述基板的表面在第一方向上延伸以具有条形状，并且被布置为沿着所述基板的所述表面在与所述第一方向垂直的第二方向上彼此间隔开；以及
第二图案，所述第二图案在所述第二方向上与所述半导体芯片的两个相对的侧壁间隔开，
其中，所述第二模制构件被设置在所述第一模制构件之间。
17.根据权利要求16所述的半导体封装，其中，最靠近所述半导体芯片的所述第一图案在所述第一方向上与所述半导体芯片的两个相对的侧壁间隔开。
18.根据权利要求16所述的半导体封装，其中，所述第二模制构件被设置在所述半导体芯片的侧壁的相邻面上。
19.根据权利要求1所述的半导体封装，其中，所述第一模制构件包括：
第一图案，所述第一图案沿着所述基板的表面在第一方向上延伸以具有条形状，并且被布置为沿着所述基板的所述表面在与所述第一方向垂直的第二方向上彼此间隔开；以及
第二图案，所述第二图案被设置为在所述第二方向上接触所述半导体芯片的两个相对的侧壁，
其中，所述第二模制构件被设置在所述第一模制构件之间。
20.根据权利要求19所述的半导体封装，
其中，所述第一图案的顶面和所述第二图案的顶面位于比所述半导体芯片的顶面高的水平处；并且
其中，所述第二模制构件被设置在所述第一图案的顶面和所述第二图案的顶面上方，以形成覆盖所述第一图案的顶面和所述第二图案的顶面的单个第二模制构件。
21.根据权利要求20所述的半导体封装，其中，所述单个第二模制构件包括硅树脂材料或硅橡胶材料。
22.一种半导体封装，该半导体封装包括：
半导体芯片，该半导体芯片电连接至基板；
模制部，该模制部被设置在所述基板和所述半导体芯片上，
其中，所述模制部包括第一模制构件以及形成在所述第一模制构件上方和周围的第二模制构件；
其中，所述第一模制构件中的每一个具有第一杨氏模量并且所述第二模制构件具有第二杨氏模量，所述第一杨氏模量大于所述第二杨氏模量，并且
其中，所述第一模制构件包括被设置在所述半导体芯片的顶面上的第一部分，以及被设置在所述基板的顶面上的第二部分。
23.根据权利要求22所述的半导体封装，该半导体封装还包括：
互连构件，所述互连构件将所述半导体芯片电连接至所述基板。
24.根据权利要求22所述的半导体封装，其中，所述第一模制构件具有第一物理柔性，并且所述第二模制构件具有小于所述第一物理柔性的第二物理柔性。
25.根据权利要求22所述的半导体封装，其中，所述第一模制构件的第一图案包括：
第一组所述第一图案，该第一组所述第一图案被设置为与所述半导体芯片的两个相对的第一侧壁相邻，该第一组所述第一图案在与所述第一侧壁平行的第一方向上延伸；以及
第二组所述第一图案，该第二组所述第一图案被设置为与所述半导体芯片的两个相对的第二侧壁相邻，
其中，该第二组所述第一图案在所述第一方向上延伸以与所述半导体芯片的顶面的多个部分交叠。
26.根据权利要求25所述的半导体封装，其中，所述第一模制构件的第二图案包括：
第一组所述第二图案，该第一组所述第二图案被设置在所述半导体芯片的顶面上；
第二组所述第二图案，该第二组所述第二图案被设置为接触所述半导体芯片的两个相对的侧壁；以及
第三组所述第二图案，该第三组所述第二图案被设置在所述第一组所述第一图案之间。
27.根据权利要求26所述的半导体封装，其中，构成所述第一模制构件的所述第一图案和所述第二图案的顶面位于比所述半导体芯片的顶面高的水平处。
28.根据权利要求22所述的半导体封装，其中，所述第二模制构件的厚度大于所述第一模制构件的厚度。
29.根据权利要求22所述的半导体封装，其中，所述第二模制构件包括硅树脂材料或硅橡胶材料。
CN201610147422.0A 2015-05-29 2016-03-15 半导体封装及其制造方法 Active CN106206469B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0076392 2015-05-29
KR1020150076392A KR20160141278A (ko) 2015-05-29 2015-05-29 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN106206469A CN106206469A (zh) 2016-12-07
CN106206469B true CN106206469B (zh) 2019-10-25

Family

ID=56939547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610147422.0A Active CN106206469B (zh) 2015-05-29 2016-03-15 半导体封装及其制造方法

Country Status (4)

Country Link
US (1) US9455230B1 (zh)
KR (1) KR20160141278A (zh)
CN (1) CN106206469B (zh)
TW (1) TWI695455B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083911B2 (en) * 2017-02-08 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10170328B1 (en) * 2017-08-28 2019-01-01 Nanya Technology Corporation Semiconductor pattern having semiconductor structures of different lengths
CN110112116B (zh) * 2018-02-01 2023-06-06 爱思开海力士有限公司 半导体封装件和形成半导体封装件的方法
KR20210062504A (ko) * 2019-11-21 2021-05-31 에스케이하이닉스 주식회사 제어된 테일 부분을 구비하는 비전도성 필름층을 포함하는 반도체 패키지

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0684641A2 (en) * 1994-05-26 1995-11-29 Nec Corporation Semiconductor device moulding capable of accomplishing a high moisture proof
WO2002045164A2 (en) * 2000-12-01 2002-06-06 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
CN101459152A (zh) * 2007-12-11 2009-06-17 钰桥半导体股份有限公司 具金属接点导孔的堆栈式半导体封装结构
CN102653144A (zh) * 2011-02-15 2012-09-05 海力士半导体有限公司 缓冲基板、缓冲片及缓冲基板的制造方法
JP2012199342A (ja) * 2011-03-20 2012-10-18 Fujitsu Ltd 樹脂モールド基板の製造方法および樹脂モールド基板
KR20130015685A (ko) * 2011-08-04 2013-02-14 하나 마이크론(주) 반도체 패키지 및 이의 제조 방법
CN104517911A (zh) * 2013-10-02 2015-04-15 矽品精密工业股份有限公司 半导体封装件及其制法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100524948B1 (ko) 2003-02-22 2005-11-01 삼성전자주식회사 칩 크랙이 개선된 멀티 칩 패키지 및 그 제조방법
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
JP2012146769A (ja) * 2011-01-11 2012-08-02 Fujikura Ltd 半導体装置およびその製造方法
KR101128063B1 (ko) * 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
KR20130123682A (ko) 2012-05-03 2013-11-13 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US8941248B2 (en) * 2013-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package and method
US9147667B2 (en) * 2013-10-25 2015-09-29 Bridge Semiconductor Corporation Semiconductor device with face-to-face chips on interposer and method of manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0684641A2 (en) * 1994-05-26 1995-11-29 Nec Corporation Semiconductor device moulding capable of accomplishing a high moisture proof
WO2002045164A2 (en) * 2000-12-01 2002-06-06 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
CN101459152A (zh) * 2007-12-11 2009-06-17 钰桥半导体股份有限公司 具金属接点导孔的堆栈式半导体封装结构
CN102653144A (zh) * 2011-02-15 2012-09-05 海力士半导体有限公司 缓冲基板、缓冲片及缓冲基板的制造方法
JP2012199342A (ja) * 2011-03-20 2012-10-18 Fujitsu Ltd 樹脂モールド基板の製造方法および樹脂モールド基板
KR20130015685A (ko) * 2011-08-04 2013-02-14 하나 마이크론(주) 반도체 패키지 및 이의 제조 방법
CN104517911A (zh) * 2013-10-02 2015-04-15 矽品精密工业股份有限公司 半导体封装件及其制法

Also Published As

Publication number Publication date
CN106206469A (zh) 2016-12-07
US9455230B1 (en) 2016-09-27
TWI695455B (zh) 2020-06-01
KR20160141278A (ko) 2016-12-08
TW201642399A (zh) 2016-12-01

Similar Documents

Publication Publication Date Title
CN106206469B (zh) 半导体封装及其制造方法
US20170373041A1 (en) Method of manufacturing wafer level package and wafer level package manufactured thereby
KR101686553B1 (ko) 반도체 패키지 및 패키지 온 패키지
KR102352237B1 (ko) 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 그의 구조
CN103886299B (zh) 一种电容式指纹传感器的封装结构
KR100869832B1 (ko) 반도체칩 패키지 및 이를 이용한 인쇄회로기판
JP5579420B2 (ja) 集積化リードフレーム及びベゼル構成体及びそれから形成した装置
CN205621729U (zh) 半导体封装
US8710677B2 (en) Multi-chip package with a supporting member and method of manufacturing the same
CN104766839B (zh) 芯片层叠封装体、制造方法、包括其的电子系统和存储卡
US20080217759A1 (en) Chip package substrate and structure thereof
CN106206513B (zh) 包括多个堆叠芯片的半导体封装
CN104241212A (zh) 柔性层叠封装体、包括其的电子系统及包括其的存储卡
KR20140130922A (ko) 반도체 패키지 및 그 제조 방법
CN105932000A (zh) 半导体器件
KR101784192B1 (ko) 플렉서블 기판 상의 전기 회로
CN105845640A (zh) 半导体封装及其制造方法、包括其的存储卡和电子系统
US7676918B2 (en) Method for forming a molded circuit board
CN106558569B (zh) 包含柔性翼互连基板的半导体封装
CN105676953A (zh) 一种具有指纹传感器封装结构的移动终端及其制备方法
CN111512435B (zh) 包含不同半导体裸片的多重堆叠的半导体装置组合件
KR20110050231A (ko) 반도체 패키지 및 이의 제조 방법
US20140374901A1 (en) Semiconductor package and method of fabricating the same
US9888567B2 (en) Flexible device including sliding interconnection structure
CN113851429A (zh) 具有增强层的半导体封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant