CN113851429A - 具有增强层的半导体封装件 - Google Patents

具有增强层的半导体封装件 Download PDF

Info

Publication number
CN113851429A
CN113851429A CN202011237636.XA CN202011237636A CN113851429A CN 113851429 A CN113851429 A CN 113851429A CN 202011237636 A CN202011237636 A CN 202011237636A CN 113851429 A CN113851429 A CN 113851429A
Authority
CN
China
Prior art keywords
layer
semiconductor package
substrate
chip
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011237636.XA
Other languages
English (en)
Inventor
金成洙
安秉骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113851429A publication Critical patent/CN113851429A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/38—Layered products comprising a layer of synthetic resin comprising epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/02—Elements
    • C08K3/04—Carbon
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

具有增强层的半导体封装件。提供了半导体封装件。半导体封装件可以包括：基板，芯片层叠物，其设置在基板上，该芯片层叠物包括多个半导体芯片；多条接合布线，其将基板电连接至多个半导体芯片；增强层，其设置在芯片层叠物上；以及模制层，其围绕芯片层叠物的侧表面和接合布线并且接触增强层的侧表面。增强层可以包括：下层，其包括粘合剂；中间层，其设置在下层上，以及上层，其设置在中间层上。中间层可以具有在5％至70％的范围内的伸长率。上层可以具有小于5％的伸长率。

Description

具有增强层的半导体封装件
技术领域
本公开总体上涉及具有增强层的半导体封装件及制造该半导体封装件的方法。
背景技术
随着移动装置的小型化，半导体封装件的厚度逐渐变薄。因此，半导体封装件的机械强度较弱并且会容易断裂。
发明内容
根据本公开的实施方式的半导体封装件可以包括：基板，芯片层叠物，其设置在基板上，该芯片层叠物包括多个半导体芯片；多条接合布线，其将基板电连接至多个半导体芯片；增强层，其设置在芯片层叠物上；以及模制层，其围绕芯片层叠物的侧表面和接合布线并且接触增强层的侧表面。增强层可以包括：下层，其包括粘合剂；中间层，其设置在下层上，以及上层，其设置在中间层上。中间层可以具有在5％至70％的范围内的伸长率(elongation)。上层可以具有小于5％的伸长率。
根据本公开的实施方式的半导体封装件可以包括：基板；芯片层叠物，其设置在基板上，该芯片层叠物包括多个半导体芯片；接合布线，其将基板电连接至多个半导体芯片；增强层，其设置在芯片层叠物上；以及模制层，其与增强层的侧表面接触，该模制层围绕芯片层叠物的侧表面和接合布线。增强层可以包括下层、在下层上的中间层、和在中间层上的上层。下层可以包括粘合膜。中间层可以包括第一聚合树脂。上层可以包含第二聚合树脂、二氧化硅填料和碳。第一聚合树脂可以不同于第二聚合树脂。中间层可以比上层相对更软。上层可以比中间层相对更硬。
根据本公开的实施方式的半导体封装件可以包括：基板；芯片层叠物，其设置在基板上，该芯片层叠物包括多个半导体芯片；多条接合布线，其将基板电连接至多个半导体芯片；增强层，其设置在芯片层叠物上；以及模制层，其围绕芯片层叠物的侧表面和接合布线并且接触增强层的侧表面。增强层可以包括：下层，其包括粘合剂；中间层，其设置在下层上；以及上层，其设置在中间层上。中间层可以比上层更具柔性。
附图说明
图1是例示根据本公开的实施方式的半导体封装件的侧面图。
图2是例示图1的区域A的放大图。
图3A、图3B、图3C和图3D示意性地例示了根据本公开的实施方式的制造半导体封装件的方法。
图4是例示根据本公开的实施方式的半导体封装件的侧截面图。
图5示出了例示采用包括根据本公开的实施方式的半导体封装件的存储卡的电子系统的框图。
图6示出了例示包括根据本公开的实施方式的半导体封装件的另一电子系统的框图。
具体实施方式
下面参照附图详细描述所公开的技术的各种示例和实施方式。附图可能不一定按比例绘制，并且在某些情况下，附图中至少一些结构的比例可能已被夸大，以清楚地例示所描述的示例或实施方式的某些特征。在以多层结构呈现具有两个或更多个层的附图或描述中的特定示例时，如图所示的这些层的相对定位关系或这些层的布置顺序反映了所描述或例示的示例的特定实施方式，并且也可以有这些层的不同的相对定位关系或布置顺序。另外，多层结构的所描述或例示的示例可能没有反映存在于该特定多层结构中的所有层(例如，在两个例示的层之间可以存在一个或更多个附加层)。作为特定示例，当将所描述或例示的多层结构中的第一层称为在第二层“上”或“上方”或在基板“上”或“上方”时，第一层可以直接形成在第二层或基板上，但是也可以表示在第一层和第二层或基板之间可以存在一个或更多个其它中间层的结构。
本公开提供一种具有良好韧性的半导体封装件。例如，根据本公开的实施方式的半导体封装件可以比没有增强层的传统半导体封装件具有更好的韧性。因此，根据实施方式的半导体封装件能够具有抗物理冲击的优异抗断裂能力。
图1是例示根据本公开的实施方式的半导体封装件100的侧面图。图2是例示图1的区域A的放大图。
参照图1和图2，半导体封装件100可以包括基板10、芯片层叠物20、增强层30和模制层70。半导体封装件100可以进一步包括接合布线60。半导体封装件100可以进一步包括支撑件40和控制器50。
基板10可以包括印刷电路板(PCB)。基板10可以包括多个基板互连11、多个顶焊盘12和多个底焊盘13。基板互连11可以在基板10内部传输电信号。例如，基板互连11可以将顶焊盘12电连接至底焊盘13。顶焊盘12可以将多个基板互连11中的一些基板互连直接电连接至多条接合布线60中的一些接合布线。在一个实施方式中，顶焊盘12可以包括接合指。底焊盘13可以将多个基板互连11中的一些基板互连电连接至母板或外部系统。例如，底焊盘13可以通过金属凸块或焊球电连接至母板或外部系统。基板互连11、顶焊盘12和底焊盘13可以包括诸如铜(Cu)之类的金属。在一个实施方式中，基板10可以包括重分布层(RDL)。例如，基板10可以包括围绕基板互连11的诸如氧化硅或氮化硅之类的绝缘材料。在一个实施方式中，基板10可以包括中介层(interposer)。例如，基板10可以包括围绕基板互连11的诸如塑料、陶瓷或聚合有机材料之类的绝缘材料。
芯片层叠物20可以包括以阶梯层叠的多个半导体芯片21。可以使用诸如管芯附接膜(DAF)之类的粘合层来粘合和层叠半导体芯片21。在一个实施方式中，多个半导体芯片21中的至少一个可以包括NAND闪存。每个半导体芯片21可以包括在暴露的顶表面的一部分上暴露的芯片焊盘22。芯片焊盘22可以分别设置成更靠近相应半导体芯片21的一个侧边缘。在一个实施方式中，芯片焊盘22可以设置成更靠近相应半导体芯片21的两个相对的侧边缘。
接合布线60可以将半导体芯片21的芯片焊盘22电连接至基板10的顶焊盘12。半导体芯片21可以通过接合布线60彼此电连接。
增强层30可以设置在芯片层叠物20的多个半导体芯片21中的最上的半导体芯片21t上。增强层30的侧表面和最上的半导体芯片21t的侧表面可以垂直对齐。在一个实施方式中，增强层30的至少一个侧表面和最上的半导体芯片21t的至少一个侧表面可以垂直对齐。在图中，增强层30的两个侧表面和最上的半导体芯片21t的两侧表面垂直对齐。在一个实施方式中，增强层30的侧壁可以不与最上的半导体芯片21t的侧壁对齐。例如，增强层30的底表面可以诸如檐或悬突这样暴露出来。换句话说，最上的半导体芯片21t的顶表面的边缘部分可以部分地暴露而不被增强层30覆盖。
增强层30可以包括下层31、层叠并设置在下层31上的中间层32、以及层叠并设置在中间层32上的上层33。
下层31可以是具有粘合性的粘合膜。在一个实施方式中，下层31可以包括粘合剂。下层31可以与芯片层叠物20的层叠的半导体芯片21中的最上的半导体芯片21t的顶表面粘合。下层31可以包括环氧树脂。下层31可以还包括丙烯酸树脂。下层31可以包括环氧树脂或丙烯酸树脂中的至少一种。增强层30和芯片层叠物20的最上的半导体芯片21t的顶表面可以彼此直接粘合。下层31可以是热固性树脂。下层31可以是软的，以允许连接至最上的半导体芯片21t的接合布线60的一部分贯穿固化前的下层31。因此，接合布线60的连接至最上的半导体芯片21t的最上的接合布线60t的一部分可以浸入在下层31中。例如，接合布线60的最上的接合布线60t可以部分地浸入、插入、嵌入、隐藏或掩埋在下层31中。下层31可以具有足够的厚度以允许接合布线60的一些部分被浸入、插入、嵌入、隐藏、或掩埋。例如，下层31可以具有约30μm或更大的厚度。在一个实施方式中，下层31可以具有在约30μm至120μm的范围内的厚度。
中间层32可以包括比上层33更具柔性的材料和更软的材料中的至少一种。在实施方式中，中间层32可以比上层33更具柔性。在实施方式中，中间层32可以比上层33更软。例如，中间材料32可以具有在约5％至70％的范围的伸长率。在实施方式中，在中间材料32破裂之前，中间材料32在应力下的延伸量可以在中间材料32的原始长度的约5％至70％的范围内。在实施方式中，中间材料32可以具有在约5％至约70％之间的断裂伸长率。在实施方式中，在中间材料32破裂之前，中间材料32可以具有在中间材料32的初始尺寸的约5％至约70％之间的断裂伸长率。另外，中间层32可以具有高耐热性，使得标记工艺的激光不会使下层31中的一些接合布线60变形。例如，中间层32能够阻挡或减轻从激光产生的热量从上层33向下层31传递。也就是说，中间层32可以防止或减轻从激光产生的热量损坏接合布线60。
中间层32可以具有用于与上层33适当粘合的粘合性。中间层32可以包括不同于环氧树脂的第一聚合树脂。例如，第一聚合树脂可以包括聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)或聚醚醚酮(PEEK)中的至少一种。中间层32可以具有适当的厚度以吸收和缓解外部应力。例如，中间层32可以具有10μm或更大的厚度。在一个实施方式中，中间层32可以具有在10μm至40μm的范围内的厚度。
上层33可以包括比中间层32相对更硬并且更具刚性的材料。上层33可以具有小于5％的伸长率。在实施方式中，在上层33破裂之前，上层33在应力下的延伸量可以小于上层33的原始长度的约5％。在实施方式中，上层33可以具有大于5％的断裂伸长率。在实施方式中，在上层33破裂之前，上层33的断裂伸长率可以大于上层33的初始尺寸的5％。在一个实施方式中，上层33可以具有与模制层70基本相似的硬度和强度。上层33可以包括第二聚合树脂和二氧化硅填料(silica filler)。第一聚合树脂和第二聚合树脂可以包括彼此不同的材料。例如，第二聚合树脂可以包括环氧树脂。上层33可以还包括碳。例如，上层33可以包括环氧树脂、二氧化硅填料和碳。上层33可以包括标记75。标记75可以包括封装件ID、条形码或快速响应(QR)码。标记75可以具有通过激光标记工艺而凹陷的形状的纵向截面，例如沟槽形状。在实施方式中，标记75可以包括具有至少一个沟槽的标记。在实施方式中，标记75可以包括具有至少一个沟槽的标记，如图1、图2和图4所示。上层33可以具有与模制层70基本相同或相似的颜色，例如黑色。因此，很难在视觉上区分增强层30的上层33和模制层70之间的边界。通常，标记75可以被标记或雕刻在模制层70中。模制层70可以具有深色(即，黑色)以吸收在标记工艺中使用的激光。在实施方式中，上层33可以具有深色(即，黑色)以在标记工艺中充分吸收激光。
在一个实施方式中，中间层32可以在标记75的底部处暴露。例如，在实施方式中，中间层32可以通过没有底表面的标记的沟槽而暴露出来。上层33可以具有适当的厚度以保护半导体封装件100的芯片层叠物20免受外部冲击。例如，上层33可以具有10μm或更大的厚度。在一个实施方式中，上层33可以具有在10μm至40μm的范围内的厚度。
通常，具有高硬度和强度的材料具有高脆性，因此容易破碎或断裂。由于根据本公开的实施方式的增强层30包括具有柔性和高伸长率的中间层32，因此可以增加上层33的韧性。也就是说，中间层32能够吸收或缓解外部冲击和物理应力。
模制层70可以设置在基板10上以围绕芯片层叠物20的侧表面并且接触或邻接增强层30的侧表面。增强层30的上表面可以被暴露而没有被模制层70覆盖。增强层30的顶表面和模制层70的顶表面可以是共面的。模制层70可以包括环氧模塑料(EMC)。例如，模制层70可以包括环氧树脂、二氧化硅填料和碳。如上所述，模制层70可以具有黑色。模制层70可以具有粘合性。模制层70可以补充增强层30的中间层32和上层33之间的粘合。
支撑件40可以通过将芯片层叠物20与基板10的上表面间隔开来提供遮蔽空间(S)。在实施方式中，支撑件40可以提供被芯片层叠物20交叠并且通过使芯片层叠物20与基板10的上表面间隔开而形成的空间(S)。支撑件40可以包括虚设半导体芯片、绝缘柱或绝缘坝中的至少一种。在一个实施方式中，可以在遮蔽空间S中设置诸如管芯上膜(FOD)之类的热固性聚合材料、底填充材料或诸如环氧模塑料(EMC)之类的绝缘材料。在一个实施方式中，遮蔽空间(shaded space)S可以是空的空间。控制器50可以设置在遮蔽空间S中。尽管省略了附图标记，但是控制器50的一些焊盘和基板10的上焊盘12可以使用布线彼此电连接。
在一个实施方式中，可以提供覆盖安装在基板10上的控制器50的绝缘材料，并且芯片层叠物20可以层叠在绝缘材料上。绝缘材料可以包括诸如FOD或FOW(布线上膜)之类的热固性聚合材料。
能够保护部分浸入在下层31中的顶接合布线60t免受热变形或热/物理损坏(弯曲或断裂)。在实施方式中，能够保护部分地嵌入在下层31中的顶接合布线60t免受热变形或热/物理损坏(弯曲或断裂)。由于中间层32能够阻挡从上层33向下层31传递的热量，因此能够通过中间层32保护下层31和上接合布线60t免受热应力的影响。例如，顶接合布线60t可以具有与其它接合布线60基本相同的弯曲形状。最下的接合布线60可以依据封装类型而具有各种形状。
图3A至图3D示意性地例示了根据本公开的实施方式的制造半导体封装件的方法。参照图3A，该方法可以包括执行安装工艺以将控制器50安装在基板10上，在基板10上布置支撑件40，并且在支撑件40上设置芯片层叠物20。基板10可以包括基板互连11、上焊盘12、和下焊盘13。芯片层叠物20可以包括多个半导体芯片21。半导体芯片21可以层叠成阶梯形状和之字形状。该方法可以还包括执行布线接合工艺，以通过使用接合布线60将芯片层叠物20的半导体芯片21的芯片焊盘22彼此并联连接。芯片焊盘22可以通过接合布线60电连接至基板10的上焊盘12。在一个实施方式中，可以省略支撑件40。在一个实施方式中，该方法可以包括用诸如FOD或FOW之类的粘合膜覆盖控制器50，并且将芯片层叠物20安装在FOD或FOW上。
参照图3B，该方法可以包括执行增强工艺以在芯片层叠物20上形成增强层30。增强工艺可以包括执行粘合工艺和固化工艺。粘合工艺可以包括在最上的半导体芯片21t的顶表面上提供膜形式的增强层30，并且向增强层30施加压力以将增强层30粘合在最上的半导体芯片21t的顶表面上。例如，接合工艺可以包括向增强层30施加在约0.5kgf/cm2至3.0kgf/cm2的范围内的压力，并将增强层30的下层31加热至在约80℃至150℃的范围内的温度。固化工艺可以包括将增强层30的下层31加热至在约100℃至180℃的范围内的温度。在一个实施方式中，可以通过增强工艺将增强层30初步固化或在芯片层叠物20的顶表面上。在一个实施方式中，可以省略固化工艺。也就是说，由于下层30没有被固化，所以增强层30可以处于弱接合状态，例如处于弱固化状态。
参照图3C，该方法可以包括执行模制工艺以形成模制层70。模制工艺可以包括提供围绕芯片层叠物20、增强层30和接合布线60的模制材料，以及加热和固化模制材料以形成模制层70。在一个实施方式中，在模制工艺期间，增强层30的下层31可以被完全固化。
参照图3D，该方法可以还包括使用激光源Ls执行标记工艺以在增强层30的上层33上雕刻标记75。可以通过标记工艺在上层33中形成凹槽或沟槽。中间层32可以暴露于凹槽或沟槽的底部。例如，可以在标记工艺期间去除上层33中用激光L所照射的部分。中间层32可以阻挡或减轻激光L的热能向下层31和接合布线60扩散。因此，中间层32能够防止下层31和接合布线60被激光L的热能损坏。
图4是例示根据本公开的实施方式的半导体封装件101的侧截面图。参照图4，根据本公开的实施方式的半导体封装件101可以包括基板10、控制器50、管芯粘合层25、半导体芯片23、增强层30和模制层70。控制器50可以直接安装在基板10上。管芯粘合层25可以覆盖控制器50。例如，管芯粘合层25可以包括管芯上膜(FOD)或布线上膜(FOW)。半导体芯片23可以设置在管芯粘合层25上。在一个实施方式中，半导体芯片23可以包括多个层叠的半导体芯片。控制器50和半导体芯片23可以通过接合布线60电连接至基板10的顶焊盘12。半导体芯片23可以包括一个或更多个NAND闪存。在一个实施方式中，半导体芯片23可以包括多个层叠的半导体存储器芯片。可以参考其它附图来理解未描述的元件。
图5示出了例示包括采用根据实施方式的半导体封装件中的至少一个的存储卡7800的电子系统的框图。存储卡7800包括诸如非易失性存储器装置之类的存储器7810和存储器控制器7820。存储器7810和存储器控制器7820可以存储数据或读出所存储的数据。存储器7810和存储器控制器7820中的至少一个可以包括根据所描述的实施方式的半导体封装件100和101中的至少一个。
存储器7810可以包括应用了本公开的实施方式的技术的非易失性存储器装置。存储器控制器7820可以控制存储器7810，使得响应于来自主机7830的读/写请求而读出所存储的数据或存储数据。
图6示出了例示包括根据所描述的实施方式的半导体封装件100和101中的至少一个的电子系统8710的框图。电子系统8710可以包括控制器8711、输入/输出装置8712和存储器8713。控制器8711、输入/输出装置8712和存储器8713可以通过提供数据移动所经过的路径的总线8715彼此联接。
在实施方式中，控制器8711可以包括一个或更多个微处理器、数字信号处理器、微控制器和/或能够执行与这些组件相同功能的逻辑器件。控制器8711或存储器8713可以包括根据本公开的实施方式的半导体封装件100和101中的一个或更多个。输入/输出装置8712可以包括在小键盘、键盘、显示装置、触摸屏等当中选择的至少一个。存储器8713是用于存储数据的装置。存储器8713可以存储控制器8711要执行的命令和/或数据等。
存储器8713可以包括诸如DRAM之类的易失性存储器装置和/或诸如闪存之类的非易失性存储器装置。例如，闪存可以安装到诸如移动终端或台式计算机之类的信息处理系统。闪存可以组成固态驱动器(SSD)。在这种情况下，电子系统8710可以在闪存系统中稳定地存储大量数据。
电子系统8710可以进一步包括接口8714，该接口8714被配置为向通信网络发送数据和从通信网络接收数据。接口8714可以是有线或无线类型。例如，接口8714可以包括天线、或者有线或无线收发器。
电子系统8710可以实现为移动系统、个人计算机、工业计算机或执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任何一种。
如果电子系统8710表示能够执行无线通信的装备，则电子系统8710可以用于使用CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强型时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)或Wibro(无线宽带互联网)的技术的通信系统中。
虽然本公开包含许多细节，但是这些细节不应被解释为对任何发明或可以要求保护的范围的限制，而是对可以特定于特定发明的特定实施方式的特征的描述。在本专利文档中在分离的实施方式的上下文中描述的某些特征也能够在单个实施方式中组合实现。相反，在单个实施方式的上下文中描述的各种特征也能够在多个实施方式中分离地或以任何合适的子组合来实现。此外，尽管特征在以上可以被描述为以某些组合起作用并且甚至最初如此声称，但是所要求保护的组合中的一个或更多个特征在某些情况下可以从组合中去除，并且所要求保护的组合可以是指子组合或子组合的变型。
类似地，虽然在附图中以特定顺序描绘了操作，但是这不应被理解为要求以示出的特定顺序或以连续顺序执行这样的操作，或者执行所有例示的操作以获得期望的结果。此外，在本专利文档中描述的实施方式中的各种系统组件的分离不应被理解为在全部实施方式中都需要这种分离。仅描述了一些实施方式和示例。基于本专利文档中所描述和例示的内容，能够做出其它实施方式、增强和变型。
相关申请的交叉引用
本申请要求2020年6月25日提交的韩国专利申请No.10-2020-0077653的优先权，其全部内容通过引用合并于此。

Claims (20)

1.一种半导体封装件，该半导体封装件包括：
基板；
芯片层叠物，所述芯片层叠物设置在所述基板上，所述芯片层叠物包括多个半导体芯片；
多条接合布线，所述多条接合布线将所述基板电连接至所述多个半导体芯片；
增强层，所述增强层设置在所述芯片层叠物上；以及
模制层，所述模制层围绕所述芯片层叠物的侧表面和所述多条接合布线并且接触所述增强层的侧表面，
其中，所述增强层包括：
下层，所述下层包括粘合剂；
中间层，所述中间层设置在所述下层上，所述中间层具有在5％至70％的范围内的伸长率；以及
上层，所述上层设置在所述中间层上，所述上层具有小于5％的伸长率。
2.根据权利要求1所述的半导体封装件，其中，所述上层包括环氧树脂、二氧化硅填料和碳中的至少一种。
3.根据权利要求1所述的半导体封装件，其中，所述上层包括具有沟槽形状的标记。
4.根据权利要求3所述的半导体封装件，其中，所述中间层在所述标记的底部处被暴露。
5.根据权利要求1所述的半导体封装件，其中，所述多条接合布线中的最上的接合布线被嵌入在所述下层中。
6.根据权利要求1所述的半导体封装件，其中，所述中间层包括聚酰亚胺、聚苯并恶唑、苯并环丁烯、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯和聚醚醚酮中的一种或更多种。
7.根据权利要求1所述的半导体封装件，其中，所述下层直接粘合至层叠在所述芯片层叠物的层叠的半导体芯片的最高水平处的最上的半导体芯片的顶表面。
8.根据权利要求1所述的半导体封装件，其中，所述下层包括环氧树脂和丙烯酸树脂中的至少一种。
9.根据权利要求1所述的半导体封装件，其中，所述增强层具有在50μm至200μm的范围内的厚度。
10.根据权利要求9所述的半导体封装件，其中，
所述增强层的所述下层具有在30μm至120μm的范围内的厚度，
所述增强层的所述中间层具有在10μm至40μm的范围内的厚度，并且
所述增强层的所述上层具有在10μm至40μm的范围内的厚度。
11.根据权利要求1所述的半导体封装件，其中，所述模制层的顶表面和所述增强层的顶表面共面。
12.根据权利要求1所述的半导体封装件，其中，所述增强层的所述上层和所述模制层具有相同的颜色。
13.根据权利要求1所述的半导体封装件，该半导体封装件还包括：
支撑件，所述支撑件将所述芯片层叠物与所述基板间隔开以提供所述基板的顶表面和所述芯片层叠物的底表面之间的空间；以及
控制器，所述控制器设置在所述空间中。
14.根据权利要求13所述的半导体封装件，其中，所述支撑件包括虚设芯片、绝缘柱和绝缘坝中的一个或更多个。
15.根据权利要求1所述的半导体封装件，该半导体封装件还包括：
控制器，所述控制器设置在所述基板上；以及
绝缘材料，所述绝缘材料覆盖所述控制器，
其中，所述芯片层叠物层叠在所述绝缘材料上。
16.一种半导体封装件，该半导体封装件包括：
基板；
芯片层叠物，所述芯片层叠物设置在所述基板上，所述芯片层叠物包括多个半导体芯片；
多条接合布线，所述多条接合布线将所述基板电连接至所述多个半导体芯片；
增强层，所述增强层设置在所述芯片层叠物上；以及
模制层，所述模制层与所述增强层的侧表面接触，所述模制层围绕所述芯片层叠物的侧表面和所述多条接合布线，
其中，所述增强层包括下层、在所述下层上的中间层、和在所述中间层上的上层，
其中，
所述下层包括粘合膜，
所述中间层包括第一聚合树脂，
所述上层包含第二聚合树脂、二氧化硅填料和碳，
所述第一聚合树脂不同于所述第二聚合树脂，
所述中间层比所述上层相对更软，并且
所述上层比所述中间层相对更硬。
17.根据权利要求16所述的半导体封装件，其中，
所述第一聚合树脂包括聚酰亚胺、聚苯并恶唑、苯并环丁烯、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯和聚醚醚酮中的一种或更多种，并且
所述第二聚合树脂包括环氧树脂。
18.根据权利要求16所述的半导体封装件，其中，
所述中间层具有大于5％的断裂伸长率，并且
所述上层具有小于5％的断裂伸长率。
19.根据权利要求16所述的半导体封装件，其中，所述多条接合布线中的最上的接合布线的一部分被嵌入在所述下层中。
20.一种半导体封装件，该半导体封装件包括：
基板；
芯片层叠物，所述芯片层叠物设置在所述基板上，所述芯片层叠物包括多个半导体芯片；
多条接合布线，所述多条接合布线将所述基板电连接至所述多个半导体芯片；
增强层，所述增强层设置在所述芯片层叠物上；以及
模制层，所述模制层围绕所述芯片层叠物的侧表面和所述多条接合布线并且接触所述增强层的侧表面，
其中，所述增强层包括：
下层，所述下层包括粘合剂；
中间层，所述中间层设置在所述下层上；以及
上层，所述上层设置在所述中间层上，
其中，所述中间层比所述上层更具柔性。
CN202011237636.XA 2020-06-25 2020-11-09 具有增强层的半导体封装件 Pending CN113851429A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200077653A KR20220000107A (ko) 2020-06-25 2020-06-25 보강층을 가진 반도체 패키지
KR10-2020-0077653 2020-06-25

Publications (1)

Publication Number Publication Date
CN113851429A true CN113851429A (zh) 2021-12-28

Family

ID=78972937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011237636.XA Pending CN113851429A (zh) 2020-06-25 2020-11-09 具有增强层的半导体封装件

Country Status (3)

Country Link
US (1) US11450644B2 (zh)
KR (1) KR20220000107A (zh)
CN (1) CN113851429A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220070877A (ko) * 2020-11-23 2022-05-31 삼성전자주식회사 반도체 패키지
US11699685B2 (en) * 2021-07-14 2023-07-11 Western Digital Technologies, Inc. Non-cure and cure hybrid film-on-die for embedded controller die

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206429A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 記憶媒体
JP5980566B2 (ja) 2012-05-17 2016-08-31 新光電気工業株式会社 半導体装置及びその製造方法
KR102144933B1 (ko) 2017-08-04 2020-08-18 주식회사 네패스 칩 패키지 및 그 제조방법

Also Published As

Publication number Publication date
US20210407965A1 (en) 2021-12-30
KR20220000107A (ko) 2022-01-03
US11450644B2 (en) 2022-09-20

Similar Documents

Publication Publication Date Title
US10050019B2 (en) Method of manufacturing wafer level package and wafer level package manufactured thereby
KR102110405B1 (ko) 반도체 패키지 및 그 제조방법
US9991234B2 (en) Semiconductor package
US9356002B2 (en) Semiconductor package and method for manufacturing the same
US9269657B2 (en) Flexible stack packages, electronic systems including the same, and memory cards including the same
US9953965B2 (en) Semiconductor package
KR20100049283A (ko) 반도체 패키지 및 그 제조 방법
US11450644B2 (en) Semiconductor package having a reinforcement layer
US9437580B1 (en) Semiconductor packages with metal posts, memory cards including the same, and electronic systems including the same
US10679917B2 (en) Chip package structure, terminal device, and method
CN105932000B (zh) 半导体器件
US20160197057A1 (en) Semiconductor packages
US9543251B2 (en) Semiconductor chip and semiconductor package having the same
US7989939B2 (en) Semiconductor package which includes an insulating layer located between package substrates which may prevent an electrical short caused by a bonding wire
US9455230B1 (en) Semiconductor packages and methods of fabricating the same
US9478515B1 (en) Semiconductor packages including interconnection members
US9888567B2 (en) Flexible device including sliding interconnection structure
US10811359B2 (en) Stack packages relating to bridge die
CN110931469B (zh) 包括层叠的半导体晶片的层叠封装
US9905540B1 (en) Fan-out packages including vertically stacked chips and methods of fabricating the same
JP2019153619A (ja) 半導体装置
US10559539B2 (en) Wafer level packages, semiconductor device units, and methods of fabricating the same
US9699907B2 (en) Semiconductor package modules, memory cards including the same, and electronic systems including the same
US11955435B2 (en) Semiconductor packages
CN113725168B (zh) 包括具有重分布层的半导体芯片的半导体封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination