CN105845640A - 半导体封装及其制造方法、包括其的存储卡和电子系统 - Google Patents

半导体封装及其制造方法、包括其的存储卡和电子系统 Download PDF

Info

Publication number
CN105845640A
CN105845640A CN201510522738.9A CN201510522738A CN105845640A CN 105845640 A CN105845640 A CN 105845640A CN 201510522738 A CN201510522738 A CN 201510522738A CN 105845640 A CN105845640 A CN 105845640A
Authority
CN
China
Prior art keywords
packaging
base plate
contact portion
semiconductor element
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510522738.9A
Other languages
English (en)
Inventor
南宗铉
裴弼淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105845640A publication Critical patent/CN105845640A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85423—Magnesium (Mg) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Packaging Frangible Articles (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

半导体封装及其制造方法、包括其的存储卡和电子系统。一种半导体封装包括：封装基板，所述封装基板具有第二内接触部分并且所述封装基板中具有腔；半导体管芯，所述半导体管芯设置在所述封装基板的腔中并且具有第一内接触部分；接合线，所述接合线将所述第一内接触部分连接至所述第二内接触部分；以及密封部，所述密封部覆盖所述半导体管芯和所述封装基板的表面，并且提供暴露所述接合线的第一外接触部分的开口。本发明还提供了相关的存储卡和相关的电子系统。

Description

半导体封装及其制造方法、包括其的存储卡和电子系统
相关申请的交叉引用
本申请要求于2015年1月29日在韩国知识产权局提交的韩国申请No.10-2015-0014001的优先权，通过引用将该韩国专利申请整体并入本文，如同进行了完整地阐述。
技术领域
本公开的实施方式涉及封装技术，并且更具体地，涉及半导体封装及其制造方法、包括该半导体封装的存储卡和包括该半导体封装的电子系统。
背景技术
随着诸如便携式系统的较小电子系统的发展，越来越需要能够处理大量数据的半导体封装。随着电子系统变得更轻和更小，在该电子系统中所采用的半导体封装已经不断地缩小尺寸。此外，随着多功能电子系统的发展，越来越需要大容量的半导体封装。已经付出很多努力尝试将多个半导体芯片放入单个封装中，以提供诸如堆叠封装的大容量半导体封装。在这种情况下，可能必须减小半导体芯片的厚度来实现薄的堆叠封装。
发明内容
各种实施方式针对半导体封装、制造该半导体封装的方法、包括该半导体封装的存储卡和包括该半导体封装的电子系统。
根据一个实施方式，一种半导体封装包括：封装基板，所述封装基板具有第二内接触部分并且所述封装基板中具有腔；半导体管芯，所述半导体管芯设置在所述封装基板的腔中并且设置为具有第一内接触部分；接合线，所述接合线将所述第一内接触部分连接至所述第二内接触部分；以及密封部，所述密封部覆盖所述半导体管芯和所述封装基板，并且提供暴露所述接合线的部分的开口。所述接合线的暴露的部分用作第一外接触部分。
根据另一实施方式，一种半导体封装包括：第一子封装和堆叠在所述第一子封装上的第二子封装。所述第一子封装包括：第一封装基板，所述第一封装基板具有第一外部的内接触部分并且所述第一封装基板中具有第一腔；第一半导体管芯，所述第一封装基板设置在所述第一腔中并且设置为具有第一内部的内接触部分；第一接合线，所述第一接合线将所述第一内部的内接触部分连接至所述第一外部的内接触部分；以及第一密封部，所述第一密封部覆盖所述第一半导体管芯和所述第一封装基板，并且提供暴露所述第一接合线的部分的第一开口。所述第一接合线的暴露的部分用作第一上部的外接触部分。所述第二子封装包括连接至所述第一子封装的所述第一上部的外接触部分的第二连接构件。
根据另一实施方式，提供了一种制造半导体封装的方法。该方法包括以下步骤：提供封装基板部分，所述封装基板部分具有第二内接触部分并且所述封装基板部分中具有多个腔；设置半导体管芯，所述半导体管芯包括在所述封装基板部分的所述腔的各个腔中的第一内接触部分；形成接合线，所述接合线将所述第二内接触部分电连接至所述第一内接触部分；以及在所述半导体管芯和所述封装基板部分上形成密封部。所述密封部提供暴露所述接合线的部分的开口部。切割所述密封部和所述封装基板部分以提供多个分开的半导体封装。所述接合线的暴露的部分用作第一外接触部分。
根据另一实施方式，提供了一种包括封装的存储卡。该封装包括：封装基板，所述封装基板具有第二内接触部分并且所述封装基板中具有腔；半导体管芯，所述半导体管芯设置在所述封装基板的腔中并且设置为具有第一内接触部分；接合线，所述接合线将所述第一内接触部分连接至所述第二内接触部分；以及密封部，所述密封部覆盖所述半导体管芯和所述封装基板，并且提供暴露所述接合线的部分的开口。所述接合线的暴露的部分用作第一外接触部分。
根据另一实施方式，提供了一种包括封装的存储卡。该封装包括：第一子封装和堆叠在所述第一子封装上的第二子封装。所述第一子封装包括：第一封装基板，所述第一封装基板具有第一外部的内接触部分并且所述第一封装基板中具有第一腔；第一半导体管芯，所述第一半导体管芯设置在所述第一腔中并且设置为具有第一内部的内接触部分；第一接合线，所述第一接合线将所述第一内部的内接触部分连接至所述第一外部的内接触部分；以及第一密封部，所述第一密封部覆盖所述第一半导体管芯和所述第一封装基板，并且提供暴露所述第一接合线的部分的第一开口。所述第一接合线的暴露的部分用作第一上部的外接触部分。所述第二子封装包括连接至所述第一子封装的所述第一上部的外接触部分的第二连接构件。
根据另一实施方式，提供了一种包括封装的电子系统。该封装包括：封装基板，所述封装基板具有第二内接触部分并且所述封装基板中具有腔；半导体管芯，所述半导体管芯设置在所述封装基板的所述腔中并且设置为具有第一内接触部分；接合线，所述接合线将所述第一内接触部分连接至所述第二内接触部分；以及密封部，所述密封部覆盖所述半导体管芯和所述封装基板，并且提供暴露所述接合线的部分的开口。所述接合线的暴露的部分用作第一外接触部分。
根据另一实施方式，提供了一种包括封装的电子系统。该封装包括：第一子封装和堆叠在所述第一子封装上的第二子封装。所述第一子封装包括：第一封装基板，所述第一封装基板具有第一外部的内接触部分并且所述第一封装基板中具有第一腔；第一半导体管芯，所述第一半导体管芯设置在所述第一腔中并且设置为具有第一内部的内接触部分；第一接合线，所述第一接合线将所述第一内部的内接触部分连接至所述第一外部的内接触部分；以及第一密封部，所述第一密封部覆盖所述第一半导体管芯和所述第一封装基板，并且提供暴露所述第一接合线的部分的第一开口。所述第一接合线的暴露的部分用作第一上部的外接触部分。所述第二子封装包括连接至所述第一子封装的所述第一上部的外接触部分的第二连接构件。
附记1、一种半导体封装，该半导体封装包括：
封装基板，所述封装基板具有腔和第二内接触部分；
半导体管芯，所述半导体管芯设置在所述封装基板的腔中，所述半导体管芯具有第一内接触部分；
接合线，所述接合线将所述第一内接触部分连接至所述第二内接触部分；以及
密封部，所述密封部覆盖所述半导体管芯和所述封装基板的表面，并且具有暴露所述接合线的第一外接触部分的开口。
附记2、根据附记1所述的半导体封装，其中，所述接合线包括：
第一延伸部分，所述第一延伸部分从所述第二内接触部分延伸；
上弯曲部分，所述上弯曲部分从所述第一延伸部分延伸并且向所述第一内接触部分弯曲，所述上弯曲部分的暴露的部分是所述第一外接触部分；以及
第二延伸部分，所述第二延伸部分从所述第一外接触部分向所述第一内接触部分延伸。
附记3、根据附记2所述的半导体封装，其中，所述开口位于所述封装基板的腔的外表面上。
附记4、根据附记1所述的半导体封装，其中，所述腔穿过所述封装基板。
附记5、根据附记1所述的半导体封装，其中，所述封装基板在平面图中具有矩形框形状，并且所述腔穿过所述封装基板的中心部分。
附记6、根据附记1所述的半导体封装，
其中，所述半导体管芯具有第一表面和与所述第一表面相反的第二表面，所述第一内接触部分设置在所述第一表面上，并且
其中，所述密封部填充所述半导体管芯与所述封装基板之间的间隙区域，并且暴露所述半导体管芯的所述第二表面。
附记7、根据附记1所述的半导体封装，其中，所述封装基板包括：
第三表面，所述第二内接触部分设置在所述第三表面处；
第二外接触部分，所述第二外接触部分设置在与所述第三表面相反的第四表面处；以及
内连接器，所述内连接器将所述第二内接触部分连接至所述第二外接触部分。
附记8、根据附记7所述的半导体封装，
其中，所述内连接器是穿过所述封装基板的通孔；并且
其中，所述通孔的第一端连接至所述第二内接触部分，且所述通孔的第二端连接至所述第二外接触部分。
附记9、根据附记8所述的半导体封装，该半导体封装还包括与所述开口对齐并且从所述第二外接触部分伸出的外部连接构件。
附记10、根据附记1所述的半导体封装，其中，所述第一内接触部分设置在所述半导体管芯的边缘部分上。
附记11、根据附记1所述的半导体封装，其中，所述第一内接触部分设置在所述半导体管芯的中心部分中。
附记12、一种半导体封装，该半导体封装包括：
第一子封装；以及
第二子封装，所述第二子封装堆叠在所述第一子封装上，
其中，所述第一子封装包括：
第一封装基板，所述第一封装基板具有第一腔和第一外部的内接触部分；
第一半导体管芯，所述第一半导体管芯设置在所述第一腔中并且具有第一内部的内接触部分；
第一接合线，所述第一接合线将所述第一内部的内接触部分连接至所述第一外部的内接触部分；以及
第一密封部，所述第一密封部覆盖所述第一半导体管芯和所述第一封装基板的表面，并且具有暴露所述第一接合线的第一上部的外接触部分的第一开口，并且
其中，所述第二子封装包括连接至所述第一子封装的所述第一上部的外接触部分的第二连接构件。
附记13、根据附记12所述的半导体封装，其中，所述第二子封装包括：
第二封装基板，所述第二封装基板具有第二腔和第二外部的内接触部分；
第二半导体管芯，所述第二半导体管芯设置在所述第二腔中并且具有第二内部的内接触部分；
第二接合线，所述第二接合线将所述第二内部的内接触部分连接至所述第二外部的内接触部分；以及
第二密封部，所述第二密封部覆盖所述第二半导体管芯和所述第二封装基板的表面。
附记14、根据附记13所述的半导体封装，其中，所述第二腔穿过所述第二封装基板。
附记15、根据附记13所述的半导体封装，
其中，所述第二半导体管芯具有第一表面和与所述第一表面相反的第二表面，所述第二内部的内接触部分设置在所述第一表面处，并且
其中，所述第二密封部填充所述第二半导体管芯与所述第二封装基板之间的间隙区域，并且暴露所述第二半导体管芯的所述第二表面。
附记16、根据附记13所述的半导体封装，其中，所述第二封装基板包括：
第三表面，所述第二外部的内接触部分设置在所述第三表面处；
第二下部的外接触部分，所述第二下部的外接触部分设置在与所述第三表面相反的第四表面处；以及
第二内连接器，所述第二内连接器将所述第二下部的外接触部分连接至所述第二外部的内接触部分。
附记17、根据附记16所述的半导体封装，
其中，所述第二内连接器是基本上穿过所述第二封装基板的通孔；并且
其中，所述通孔的第一端连接至所述第二下部的外接触部分，并且所述通孔的第二端连接至所述第二外部的内接触部分。
附记18、根据附记17所述的半导体封装，其中，所述第二子封装的所述第二连接构件与第二开口重叠，并且连接至所述第二下部的外接触部分。
附记19、根据附记18所述的半导体封装，其中，所述第一封装基板包括：
第三表面，所述第一外部的内接触部分设置在所述第三表面处；
第一下部的外接触部分，所述第一下部的外接触部分设置在所述第一封装基板的与所述第三表面相反的第四表面处；
第一内连接器，所述第一内连接器将所述第一下部的外接触部分连接至所述第一外部的内接触部分；以及
第一连接构件，所述第一连接构件附接至所述第一下部的外接触部分并且从所述第一下部的外接触部分伸出，
其中，所述第一连接构件具有与所述第二连接构件基本上相同的形状。
附记20、一种包括封装的电子系统，所述封装包括：
封装基板，所述封装基板具有腔和第二内接触部分；
半导体管芯，所述半导体管芯设置在所述封装基板的腔中并且具有第一内接触部分；
接合线，所述接合线将所述第一内接触部分连接至所述第二内接触部分；以及
密封部，所述密封部覆盖所述半导体管芯和所述封装基板的表面，并且提供暴露所述接合线的部分的开口，
其中，所述接合线的暴露的部分用作第一外接触部分。
附图说明
根据附图和随附详细说明，本公开的各种实施方式将变得更明显，在附图中：
图1是例示根据实施方式的半导体封装的截面图；
图2是例示根据实施方式的半导体封装的封装基板的立体图；
图3是例示包括在根据实施方式的半导体封装中的半导体管芯与封装基板之间的连接结构的平面图；
图4至图7是例示根据实施方式的半导体封装的接合线的截面图；
图8是例示根据实施方式的半导体封装的立体图；
图9是例示根据另一实施方式的半导体封装的截面图；
图10是例示根据又一实施方式的半导体封装的截面图；
图11是例示根据又一实施方式的半导体封装的截面图；
图12至图17是例示制造根据实施方式的半导体封装的方法的截面图；
图18是例示采用包括根据实施方式的封装的存储卡的电子系统的框图；以及
图19是例示包括根据实施方式的封装的电子系统的框图。
具体实施方式
将会理解的是，虽然术语“第一”、“第二”、“第三”等在本文中可被用来描述各种元件，但是这些元件不应该受限于这些术语。这些术语仅用来区别一元件与另一元件。因此，在一些实施方式中的第一元件可以在其它实施方式中被称为第二元件，而不偏离本发明构思的教导。
还将理解的是，当一元件被称为在另一元件“上”、“上方”、“下方”或“之下”时，其可以分别直接在另一元件“上”、“上方”、“下方”或“之下”，或者也可以存在介于中间的元件。因此，诸如本文使用的“上”、“上方”、“下方”或“之下”的术语仅出于描述特定实施方式的目的，并且不旨在限制本发明的构思。
还将理解的是，当一元件被称为“连接”或“耦接”至另一元件时，其可以是直接连接或直接耦接至所述另一元件，或者可以存在介于中间的元件。相反，当一元件被称为“直接连接”或“直接耦接”至另一元件时，则不存在介于中间的元件。其它用来描述在元件或层之间的关系的词也应该用相同的方式来解释。
在以下实施方式中，被称为半导体芯片的元件可以通过使用管芯锯切(diesawing)工艺将集成有电子电路的半导体基板(诸如，晶片)划分成多个管芯来获得。在一些情况下，每个半导体芯片可以包括安装在封装基板上的半导体管芯或堆叠在封装基板上的多个半导体管芯。如果将多个半导体管芯堆叠在封装基板上来形成半导体封装，那么所述多个半导体管芯可以经由诸如硅通孔(TSV)的贯穿电极(或通孔)彼此电连接。半导体芯片可以对应于存储芯片。存储芯片可以包括集成在半导体基板上和/或半导体基板中的动态随机存取存储(DRAM)电路、静态随机存取存储(SRAM)电路、闪存电路、磁性随机存取存储(MRAM)电路、电阻随机存取存储(ReRAM)电路、铁电随机存取存储(FeRAM)电路或相变随机存取存储(PcRAM)电路。另选地，半导体芯片可以对应于包括集成在半导体基板上和/或半导体基板中的逻辑电路的逻辑芯片。
图1是例示根据实施方式的半导体封装10的截面图。
参照图1，半导体封装10可以包括半导体管芯100、封装基板200、密封部300和接合线900。封装基板200可以围绕半导体管芯100的侧壁，并且密封部300可以覆盖半导体管芯100的表面和封装基板200的表面。接合线900可以将半导体管芯100电连接至封装基板200。半导体管芯100可以具有第一表面101并且包括设置在第一表面101处的第一内接触部分400。每个第一内接触部分400可以以焊盘形式被设置，并且可以将连接构件接合至第一内接触部分400。第一内接触部分400可以被设置在半导体管芯100的边缘部105中的第一表面101处。
半导体管芯100还可以具有在该管芯的与第一表面101相反的一侧上的第二表面103。半导体管芯100的第二表面103可以不被密封部300或封装基板200覆盖，而是可以暴露于外部环境。密封部300可以包括诸如环氧树脂模制化合物(epoxymolding compound,EMC)材料的模制材料或介电材料。
密封部300可以通过模制工艺来形成以具有预定形状。密封部300可以填充半导体管芯100与封装基板200之间的间隙区域G。密封部300可以覆盖半导体管芯100的第二表面103。然而，在一些实施方式中，密封部300可以被模制使得半导体管芯100的第二表面103被暴露，以减小半导体封装10的厚度。
接合线900可以被密封部300密封。在这种情况下，每条接合线900的第一外接触部分901可以经由密封部300中的孔而暴露。
图2是例示图1中所示的半导体封装10的封装基板200的立体图。
参照图1和图2，封装基板200可以包括介电层或绝缘层。封装基板200例如可以是印刷电路板(PCB)。封装基板200可以具有腔205。该腔205可以包括半导体管芯100所插入的空间。腔205可以具有能够通过去除封装基板200的一部分而形成的多边形形状。腔205可以穿过封装基板200的一部分。在这种情况下，封装基板200可以具有矩形框形状，且腔205可以穿过封装基板200的中心部分以在平面图中具有四方形形状(例如，矩形形状)。
封装基板200可以具有第三表面201，且第二内接触部分500可以设置在封装基板200的第三表面201处。每个第二内接触部分500都可以具有着陆焊盘形式(landingpad form)，并且可以电连接至第一内接触部分400中的一个。第二内接触部分500可以是通过PCB制造工艺形成在封装基板200的主体部分上的导电图案。第二内接触部分500可以包括用于制造PCB的诸如铝(Al)、铜(Cu)、镍(Ni)或金(Au)的金属材料。
封装基板200还可以具有在基板的与第三表面201相反的侧上的第四表面203。第二外接触部分600可以设置在封装基板200的第四表面203处。封装基板200可以包括将第二内接触部分500电连接至第二外接触部分600的内连接器700。内连接器700可以对应于基本穿过封装基板200的主体部分的通孔。
图3是例示图1所示的半导体封装10的半导体管芯100与封装基板200之间的连接结构的平面图。
参照图1和图3，半导体封装10可以包括将半导体管芯100的第一内接触部分400电连接至封装基板200的第二内接触部分500的接合线900。半导体管芯100可以设置在封装基板200的腔205中，并且在半导体管芯100与封装基板200之间可以存在间隙区域G。半导体管芯100可以通过接合线900电连接至封装基板200。
图4至图7是例示图1所示的半导体封装10的接合线900的截面图，且图8是例示图1所示的半导体封装10的立体图。
参照图1和图4，半导体封装10可以包括将半导体管芯100电连接至封装基板200的接合线900。每条接合线900可以具有包括串联连接的基板连接部分911、从该基板连接部分911延伸的第一延伸部分910、第一外接触部分901、第二延伸部分920和管芯连接部分930的丝状形状。接合线900可以是通过线接合工艺形成的诸如金线的金属线。
如图4所示，当每条接合线900接合至封装基板200时，具有球状形状的每个基板连接部分911可以连接至封装基板200的第二内接触部分500中的一个。此外，第一延伸部分910可以以基本直角从基板连接部分911延伸至第二内接触部分500的表面。上弯曲部分903可以从第一延伸部分910延伸，并且在接合线900的顶点处向第一内接触部分400中的一个弯曲。上弯曲部分903的部分可以经由密封部300中的开口被暴露，且暴露的部分可以被称为第一外接触部分901。第二延伸部分920可以从上弯曲901延伸至第一内接触部分400。管芯连接部分930可以是第二延伸部分920的端部，并且可以直接接触第一内接触部分400。即，管芯连接部分930可以被机械接合至第一内接触部分400。当从平面图观看时，接合线900的第一外接触部分901可以与第二内接触部分500重叠，或者可以与第二内接触部分500相邻。
参照图1、图4和图5，半导体封装10可以包括埋有接合线900并且覆盖半导体管芯100的第一表面101和封装基板200的第三表面201的密封部300。密封部300可以具有位于半导体管芯100的相反侧处的第五表面301。第五表面301的一部分可以是凹陷的作为对应于暴露第一外接触部分901的窗口的开口390。可以将暴露的第一外接触部分901电连接至外部系统或另一半导体管芯。
密封部300的第五表面301可以对应于半导体封装10的顶表面。因此，暴露的第一外接触部分901可以与半导体封装10的顶表面相邻。密封部300还可以在与第五表面301相反的侧上具有第六表面303，且第二外接触部分600可以设置在封装基板200的与密封部300的第六表面303相邻的第四表面203处。因此，第一外接触部分901和第二外接触部分600可以分别设置在半导体封装10的顶表面(即，第五表面301)和底表面(即，第四表面203)处。因此，半导体封装10可以经由第一外接触部分901或第二外接触部分600电连接至外部系统或另一半导体封装。
参照图1、图5、图6、图7和图8，半导体封装10可以包括密封部300，该密封部300包括开口于暴露接合线900的第一外接触部分901的底表面393的开口390。如图6所示，接合线900的第一外接触部分901的每一个设置在接合线900的上弯曲903处。因此，接合线900的第一外接触部分901可以与密封部300的第五表面301相邻。因此，可以通过去除密封部300的部分来形成开口390以具有预定深度R。
如图7所示，密封部300的开口390可以与接合线900的第一延伸部分910垂直重叠。半导体封装10可以包括附接至第二外接触部分600的连接构件800，且每个连接构件800可以与任一开口390的至少一部分垂直重叠。即，每个连接构件800可以与任一开口390的至少一部分垂直对齐。连接构件800可以是用于将半导体封装彼此连接或者将半导体封装连接至另一封装基板的焊料凸块(solder bump)。
图9是例示根据另一实施方式的半导体堆叠封装20的截面图。
参照图9，半导体堆叠封装20可以包括第一子封装21和堆叠在第一子封装21上的第二子封装23。第一子封装21和第二子封装23可以具有与参照图1至图8所描述的半导体封装10基本相同的结构。半导体堆叠封装20可以还包括堆叠在第二子封装23的与第一子封装21相反的顶表面上的第三子封装25，以及堆叠在第一子封装21的与第二子封装23相反的底表面上的第四子封装27。在一些实施方式中，多个附加的半导体封装可以堆叠在第二子封装23的与第一子封装21相反的顶表面上或者在第一子封装21的与第二子封装23相反的底表面上。在这种情况下，多个附加的半导体封装中的每一个还可以具有与参照图1至图8所描述的半导体封装10基本相同的结构。
第一子封装21可以包括具有第一表面1101的第一半导体管芯1100，第一内部的内接触部分1400设置在所述第一表面1101处。第一内部的内接触部分1400可以设置在第一半导体管芯1100的边缘部分中。第一子封装21还可以包括第一封装基板1200，所述第一封装基板1200具有第一腔1205并且具有第三表面1201，所述第一半导体管芯1100设置在所述第一腔1205中，第一外部的内接触部分1500设置在所述第三表面1201处。第一子封装21还可以包括将第一内部的内接触部分1400电连接至第一外部的内接触部分1500的第一接合线1900。
第一子封装21还可以包括覆盖第一半导体管芯1100的第一表面1101和第一封装基板1200的第三表面1201的第一密封部1300。第一子封装具有包括暴露第一接合线1900的第一上部的外接触部分1901的第一开口1390的第五表面1301。每条第一接合线1900可以具有包括串联的第一基板连接部分1911、第一延伸部分1910、上弯曲1903、第二延伸部分1920和第一管芯连接部分1930的丝状结构。第一密封部1300可以填充第一半导体管芯1100与第一封装基板1200之间的间隙区域G，并且可以具有与第一半导体管芯1100的第二表面1103共面的下表面。
第一子封装21的第一封装基板1200可以包括与设置有第一外部的内接触部分1500的第三表面1201相反的第四表面1203、设置在第四表面1203处的第一下部的外接触部分1600和将第一下部的外接触部分1600电连接至第一外部的内接触部分1500的第一内连接器1700。第一封装基板1200还可以包括附接至第一下部的外接触部分1600的第一连接构件1800以从第一下部的外接触部分1600的表面伸出。
第二子封装23可以包括具有第一表面3101的第二半导体管芯3100，第二内部的内接触部分3400设置在该第一表面3101处。第二内部的内接触部分3400可以设置在第二半导体管芯3100的边缘部分中。第二子封装23还可以包括具有第二腔3205的第二封装基板3200，第二半导体管芯3100设置在该第二腔3205中，第二封装基板3200具有第三表面3201，第二外部的内接触部分3500设置在该第三表面3201处。第二子封装23还可以包括将第二内部的内接触部分3400电连接至第二外部的内接触部分3500的第二接合线3900。
第二子封装23还可以包括覆盖第二半导体管芯3100的第一表面3101和第二封装基板3200的第三表面3201的第二密封部3300，该第二密封部3300具有包括暴露第二接合线3900的第二上部的外接触部分3901的第二开口3390的第五表面3301。每条第二接合线3900可以具有包括串联的第二基板连接部分、从第二基板连接部分延伸的第三延伸部分3910、暴露第二上部的外接触部分3901的上弯曲3903、第四延伸部分3920和第二管芯连接部分3930的丝状结构。第二密封部3300可以填充第二半导体管芯3100与第二封装基板3200之间的间隙区域G，并且可以具有与第二半导体管芯3100的与第二密封部3300相反的第二表面3103共面的下表面。
第二子封装23的第二封装基板3200可以包括第四表面3203，第二外部的内接触部分3500设置在该第四表面3203处，第二下部的外接触部分3600设置在第四表面3203处，且第二内连接器3700将第二下部的外接触部分3600电连接至第二外部的内接触部分3500。附接至第二下部的外接触部分3600的第二连接构件3800可以从第二下部的外接触部分3600的表面伸出。第二连接构件3800可以具有与第一连接构件1800基本相同的形状。
堆叠在第二子封装23上的第三子封装25可以具有与图1的半导体封装10基本相同的结构和形状，除了第三子封装25的第三密封部2530中可以埋有接合线的整个部分。
堆叠在第一子封装21的底表面上的第四子封装27可以具有与图1的半导体封装10基本相同的结构和形状，除了第四子封装27的第三连接构件2780的每一个具有与第一连接构件1800的形状不同的形状。例如，第三连接构件2780的尺寸可以大于第一连接构件1800的尺寸。第三连接构件2780可以将半导体堆叠封装20电连接至外部系统或另一基板。
与传统堆叠封装相比，可以减小半导体堆叠封装20的总厚度。具体地，传统堆叠封装包括粘合层，该粘合层在本公开的实施方式中不存在，从而减小了厚度。在本公开的实施方式中，每个子封装的厚度不超过半导体管芯、密封部和外连接构件的厚度的总和。半导体堆叠封装20中的每个半导体管芯可以通过密封部被附接或固定至封装基板，而不使用粘合剂。因此，可以减少半导体管芯与封装基板之间的粘合失效率，以提高半导体封装10或半导体堆叠封装20的工艺成品率。此外，由于不使用粘合剂来提供半导体封装10或半导体堆叠封装20，所以可以使半导体封装10或半导体堆叠封装20的厚度最小。
图10是例示根据另一实施方式的半导体封装40的截面图。
参照图10，半导体封装40可以包括具有第一表面4101的半导体管芯4100，第一内接触部分4400设置在所述第一表面4101处。第一内接触部分4400可以设置在半导体管芯4100的中心部分中。半导体封装40还可以包括具有腔4205的封装基板4200，所述半导体管芯4100设置在该腔4205中，封装基板4200具有第三表面4201，第二内接触部分4500设置在所述第三表面4201处。半导体封装40还可以包括将第一内接触部分4400电连接至第二内接触部分4500的接合线4900。
半导体封装40还可以包括覆盖半导体管芯4100的第一表面4101和封装基板4200的第三表面4201的密封部4300，该密封部4300具有包括暴露接合线4900的第一外接触部分4901的开口4390的第五表面4301。每条接合线4900可以具有包括基板连接部分、第一延伸部分4910、第一外接触部分4901、第二延伸部分4920和管芯连接部分4930的丝状结构。由于第一内接触部分4400设置在半导体管芯4100的中心部分中，所以每条接合线4900的长度可以大于图1中示出的半导体封装10的每条接合线900的长度。密封部4300可以填充半导体管芯4100与封装基板4200之间的间隙区域，并且可以具有与半导体管芯4100的与密封部4300相反的第二表面4103共面的下表面。
半导体封装40的封装基板4200可以包括第四表面4203，第二内接触部分4500设置在该第四表面4203处；设置在第四表面4203处的第二外接触部分4600和将第二外接触部分4600电连接至第二内接触部分4500的内连接器4700。封装基板4200还可以包括附接至第二外接触部分4600的连接构件4800，该连接构件4800从第二外接触部分4600的表面伸出。
图11是例示根据又一实施方式的半导体堆叠封装50的截面图。
参照图11，半导体堆叠封装50可以包括第一子封装51和堆叠在第一子封装51上的第二子封装53。第一子封装51或第二子封装53可以具有与参照图10所描述的半导体封装40基本相同的结构。半导体堆叠封装50还可以包括堆叠在第二子封装53的与第一子封装51相反的顶表面上的第三子封装55和堆叠在第一子封装51的与第二子封装53相反的底表面上的第四子封装57。在一些实施方式中，多个附加的半导体封装可以堆叠在第二子封装53的与第一子封装51相反的顶表面的上方，或者堆叠在第一子封装51的与第二子封装53相反的底表面的下方。在这种情况下，多个附加的半导体封装中的每一个也可以具有与参照图10所描述的半导体封装40基本相同的结构。
堆叠在第二子封装53上的第三子封装55可以具有与图10的半导体封装40基本相同的结构和形状，除了第三子封装55的第三密封部5530中可以埋有接合线的整个部分。堆叠在第一子封装51的底表面上的第四子封装57可以具有与图10的半导体封装40基本相同的结构和形状，除了第四子封装57的每个第三连接构件5780具有与第一子封装51、第二子封装53和第三子封装55的连接构件(图10的4800)的形状不同的形状。例如，第三连接构件5780的尺寸可以大于连接构件4800的尺寸。第三连接构件5780可以将半导体堆叠封装50电连接至外部系统或另一基板。
即使多个子封装51、53、55和57被堆叠在半导体堆叠封装50中，与传统堆叠封装相比，也可以减小半导体堆叠封装50的总厚度。这是因为在多个子封装51、53、55和57之间不使用任何粘合剂而将它们堆叠。因此，可以降低半导体堆叠封装50的制造成本，并且可以排除由于粘合剂造成的粘合失效的可能性，以提高半导体堆叠封装50的工艺成品率。此外，由于不使用粘合剂来提供半导体堆叠封装50，所以可以使半导体堆叠封装50的厚度最小。
图12至图17是例示制造根据实施方式的半导体封装的方法的截面图。
参照图12，包括多个腔2205的封装基板部分2200可以被安装在载体2001上。载体2001可以是基板、膜(film)或条带(tape)。载体2001可以被层压在封装基板部分2200的表面上。封装基板部分2200可以包括二维排列的多个封装基板(图1的200)。因此，封装基板部分2200可以包括设置在其第一表面处的第二内接触部分2500、设置在第二表面上的第二外接触部分2600和对应于穿过封装基板部分2200的主体部分以将第二内接触部分2500连接至第二外接触部分2600的通孔的内连接器2700。
参照图13，半导体管芯2100可以放置在封装基板部分2200的腔2205中。每个半导体管芯2100可以包括设置在其表面处的第一内接触部分2400。半导体管芯2100可以附接至载体2001的被腔2205暴露的部分。
可以使用线接合技术来形成接合线2900，以将半导体管芯2100的第一内接触部分2400电连接至封装基板部分2200的第二内接触部分2500。
密封部2300可以将接合线2900埋入其中，并且覆盖封装基板部分2200和半导体管芯2100。密封部2300例如可以由环氧树脂模制化合物(EMC)材料制成。在这种情况下，密封部2300可以被模制以便接合线2900的上弯曲2903靠近密封部2300的顶表面2301。另选地，密封部2300可以被模制以便接合线2900的上弯曲2903被暴露。
参照图14，可以去除密封部2300的部分来形成开口2390，在该开口2390中暴露接合线2900中的一条的第一外接触部分2901。可以使用激光束形成开口2390。
参照图15，可以从封装基板部分2200和半导体管芯2100去除载体(图14的2001)。因此，可以暴露第二外接触部分2600。
参照图16，可以在封装基板部分2200的暴露的表面和半导体管芯2100的暴露的表面上形成掩模2805。掩模2805可以具有选择性地暴露第二外接触部分2600的孔。可以在掩模2805的孔中形成连接构件2800。掩模2805可以是模板掩模(stencilmask)。在这种情况下，可以通过在该模板掩模上涂覆诸如焊膏材料(solder pastematerial)的导电材料并且使用刀片2809用该导电材料填充模板掩模的孔来形成连接构件2800。即，可以使用利用模板掩模的印刷技术来形成连接构件2800。连接构件2800可以具有微凸块形状。
参照图17，在去除该掩模2805之后，密封部2300和封装基板部分2200可以被切割以将封装2011从封装2010分开。例如，使用锯切技术将封装2010和封装2011彼此分开。封装2010和封装2011可以被顺序堆叠以形成参照图9或图11所描述的半导体堆叠封装。具体地，封装2011可以堆叠在封装2010上，以便封装2011的连接构件2800连接至封装2010的第一外接触部分2901。如果使用这种方式将附加的封装堆叠在封装2011上或者在封装2010下，那么可以制造在图9或图11中示出的半导体堆叠封装。
图18是例示采用包括根据一些实施方式的至少一个封装的存储卡7800的电子系统的框图。存储卡7800包括诸如非易失性存储装置的存储器7810和存储器控制器7820。存储器7810和存储器控制器7820可以存储数据或读取所存储的数据。存储器7810和/或存储器控制器7820可以包括根据实施方式的一个或更多个半导体封装。
存储器7810可以包括非易失性存储装置，该非易失性存储装置包括根据本公开实施方式的半导体封装。存储器控制器7820可以控制存储器7810，以便响应于来自主机7830的读请求来读出所存储的数据或/响应于来自主机7830的写请求来存储数据。
图19是例示包括根据实施方式的至少一个封装的电子系统8710的框图。电子系统8710可以包括控制器8711、输入/输出装置8712和存储器8713。控制器8711、输入/输出装置8712和存储器8713可以经由提供发送数据所用的路径的总线8715彼此联接。
在实施方式中，控制器8711可以包括一个或更多个微处理器、数字信号处理器、微控制器和/或能够执行和这些部件所执行的功能相同的功能的逻辑装置。控制器8711或存储器8713可以包括根据本公开实施方式的一个或更多个半导体封装。输入/输出装置8712可以包括选自小键盘、键盘、显示装置、触摸屏等中的至少一个。存储器8713是用于存储数据的装置。存储器8713可以存储由控制器8711等执行的数据和/或命令。
存储器8713可以包括诸如DRAM的易失性存储装置和/或诸如闪存的非易失性存储装置。例如，闪存可以被安装至诸如便携式终端或台式计算机的信息处理系统。闪存可以构成固态磁盘(SSD)。在这种情况下，电子系统8710可以在闪存系统中稳定地存储大量数据。
电子系统8710还可以包括被设置为向通信网络发送数据和从通信网络接收数据的接口8714。接口8714可以是有线型或无线型。例如，接口8714可以包括天线、有线收发器或无线收发器。
电子系统8710可以被实现为移动系统、个人计算机、工业用计算机、或是执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统、以及信息发送/接收系统中的任一种。
如果电子系统8710是能够执行无线通信的设备，那么电子系统8710可以用于通信系统中，诸如CDMA(code division multiple access，码分多址接入)系统、GSM(global system for mobile communications，全球移动通信)系统、NADC(northAmerican digital cellular，北美数字移动蜂窝)系统、E-TDMA(enhanced-time divisionmultiple access，增强的时分多址接入)系统、WCDMA(wideband code division multipleaccess，宽带码分多址接入)系统、CDMA2000、LTE(long term evolution，长期演进)系统以及Wibro(wireless broadband internet，无线宽带网络)系统。
已经出于例示的目的公开了本公开的实施方式。本领域技术人员将理解，在不偏离本公开和随附权利要求的范围和精神的情况下，各种修改、增加和替代是可能的。

Claims (10)

1.一种半导体封装，该半导体封装包括：
封装基板，所述封装基板具有腔和第二内接触部分；
半导体管芯，所述半导体管芯设置在所述封装基板的所述腔中，所述半导体管芯具有第一内接触部分；
接合线，所述接合线将所述第一内接触部分连接至所述第二内接触部分；以及
密封部，所述密封部覆盖所述半导体管芯和所述封装基板的表面，并且具有暴露所述接合线的第一外接触部分的开口。
2.根据权利要求1所述的半导体封装，其中，所述接合线包括：
第一延伸部分，所述第一延伸部分从所述第二内接触部分延伸；
上弯曲部分，所述上弯曲部分从所述第一延伸部分延伸并且向所述第一内接触部分弯曲，所述上弯曲部分的暴露的部分是所述第一外接触部分；以及
第二延伸部分，所述第二延伸部分从所述第一外接触部分向所述第一内接触部分延伸。
3.根据权利要求2所述的半导体封装，其中，所述开口位于所述封装基板的腔的外表面上。
4.根据权利要求1所述的半导体封装，其中，所述腔穿过所述封装基板。
5.根据权利要求1所述的半导体封装，其中，所述封装基板在平面图中具有矩形框形状，并且所述腔穿过所述封装基板的中心部分。
6.根据权利要求1所述的半导体封装，
其中，所述半导体管芯具有第一表面和与所述第一表面相反的第二表面，所述第一内接触部分设置在所述第一表面上，并且
其中，所述密封部填充所述半导体管芯与所述封装基板之间的间隙区域，并且暴露所述半导体管芯的所述第二表面。
7.根据权利要求1所述的半导体封装，其中，所述封装基板包括：
第三表面，所述第二内接触部分设置在所述第三表面处；
第二外接触部分，所述第二外接触部分设置在与所述第三表面相反的第四表面处；以及
内连接器，所述内连接器将所述第二内接触部分连接至所述第二外接触部分。
8.根据权利要求7所述的半导体封装，
其中，所述内连接器是穿过所述封装基板的通孔；并且
其中，所述通孔的第一端连接至所述第二内接触部分，且所述通孔的第二端连接至所述第二外接触部分。
9.一种半导体封装，该半导体封装包括：
第一子封装；以及
第二子封装，所述第二子封装堆叠在所述第一子封装上，
其中，所述第一子封装包括：
第一封装基板，所述第一封装基板具有第一腔和第一外部的内接触部分；
第一半导体管芯，所述第一半导体管芯设置在所述第一腔中并且具有第一内部的内接触部分；
第一接合线，所述第一接合线将所述第一内部的内接触部分连接至所述第一外部的内接触部分；以及
第一密封部，所述第一密封部覆盖所述第一半导体管芯和所述第一封装基板的表面，并且具有暴露所述第一接合线的第一上部的外接触部分的第一开口，并且
其中，所述第二子封装包括连接至所述第一子封装的所述第一上部的外接触部分的第二连接构件。
10.一种包括封装的电子系统，所述封装包括：
封装基板，所述封装基板具有腔和第二内接触部分；
半导体管芯，所述半导体管芯设置在所述封装基板的所述腔中并且具有第一内接触部分；
接合线，所述接合线将所述第一内接触部分连接至所述第二内接触部分；以及
密封部，所述密封部覆盖所述半导体管芯和所述封装基板的表面，并且提供暴露所述接合线的部分的开口，
其中，所述接合线的暴露的部分用作第一外接触部分。
CN201510522738.9A 2015-01-29 2015-08-24 半导体封装及其制造方法、包括其的存储卡和电子系统 Pending CN105845640A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150014001A KR20160093248A (ko) 2015-01-29 2015-01-29 반도체 패키지 및 제조 방법
KR10-2015-0014001 2015-01-29

Publications (1)

Publication Number Publication Date
CN105845640A true CN105845640A (zh) 2016-08-10

Family

ID=56553344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510522738.9A Pending CN105845640A (zh) 2015-01-29 2015-08-24 半导体封装及其制造方法、包括其的存储卡和电子系统

Country Status (3)

Country Link
US (1) US20160225744A1 (zh)
KR (1) KR20160093248A (zh)
CN (1) CN105845640A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112838075A (zh) * 2019-11-22 2021-05-25 西部数据技术公司 具有弯曲间隔件的堆叠管芯封装

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721872B1 (en) * 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
US10453820B2 (en) * 2018-02-07 2019-10-22 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same
KR102509052B1 (ko) * 2018-08-31 2023-03-10 에스케이하이닉스 주식회사 브리지 다이를 포함하는 스택 패키지

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI290763B (en) * 2006-01-18 2007-12-01 Siliconware Precision Industries Co Ltd Semiconductor devices and fabrication method thereof
TWI417973B (zh) * 2011-07-11 2013-12-01 矽品精密工業股份有限公司 具微機電元件之封裝結構之製法
US8372741B1 (en) * 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9136254B2 (en) * 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112838075A (zh) * 2019-11-22 2021-05-25 西部数据技术公司 具有弯曲间隔件的堆叠管芯封装

Also Published As

Publication number Publication date
KR20160093248A (ko) 2016-08-08
US20160225744A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
CN104952840B (zh) 薄的堆叠封装
CN205231038U (zh) 包括阶梯型基板的半导体封装
US20150130078A1 (en) Semiconductor chip and semiconductor package having same
CN205621714U (zh) 半导体封装
CN107104082A (zh) 半导体封装件
CN106057788A (zh) 具有中介层的半导体封装及其制造方法
CN105845640A (zh) 半导体封装及其制造方法、包括其的存储卡和电子系统
CN108878414A (zh) 具有模制通孔的堆叠半导体封装及其制造方法
CN106409775A (zh) 堆叠封装及其制造方法
CN108074912A (zh) 包括互连器的半导体封装
KR20150050798A (ko) 반도체 패키지 및 그 제조방법
CN110416175A (zh) 包括与半导体晶片间隔开的桥式晶片的半导体封装
US11961821B2 (en) Semiconductor device assemblies including multiple stacks of different semiconductor dies
CN205621729U (zh) 半导体封装
CN107039407A (zh) 堆叠半导体封装件及其制造方法
CN106206513B (zh) 包括多个堆叠芯片的半导体封装
CN112466835B (zh) 半导体封装及其制造方法
US20100084758A1 (en) Semiconductor package
CN111524879B (zh) 具有层叠芯片结构的半导体封装
CN105932000A (zh) 半导体器件
CN205248255U (zh) 封装叠加型堆叠封装
CN109390294A (zh) 包括多个层叠的晶片的半导体封装
CN107452686A (zh) 包括升高焊盘上的贯穿模球的半导体封装及其制造方法
CN106847793B (zh) 包括屏蔽部件的半导体封装及其制造方法
US20150137389A1 (en) Semiconductor package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160810