CN205621729U - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN205621729U
CN205621729U CN201521064180.6U CN201521064180U CN205621729U CN 205621729 U CN205621729 U CN 205621729U CN 201521064180 U CN201521064180 U CN 201521064180U CN 205621729 U CN205621729 U CN 205621729U
Authority
CN
China
Prior art keywords
semiconductor chip
flexible
semiconductor
semiconductor packages
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201521064180.6U
Other languages
English (en)
Inventor
鲁嘉现
郑灿佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Application granted granted Critical
Publication of CN205621729U publication Critical patent/CN205621729U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开一种半导体封装，其包括：柔性封装基板，其包括第一表面和第二表面；金属柱，其从第一表面朝向第二表面穿透柔性封装基板且包括从第一表面突出的第一突出部和从第二表面突出的第二突出部；第一半导体芯片，其连接至第一突出部；第二半导体芯片，其连接至第二突出部；第一柔性模制构件，其覆盖第一半导体芯片和柔性封装基板的第一表面；第二柔性模制构件，其覆盖设置在柔性封装基板的第二表面上的第二半导体芯片；以及外部连接端子，其设置在所述柔性封装基板的第二表面上，其中，当半导体封装由于外力弯曲时，第一和第二半导体芯片不会弯曲。

Description

半导体封装
技术领域
本实用新型的各种实施例涉及一种封装技术，且更具体地，涉及采用金属柱(post)作为互连构件的半导体封装、包括其的存储卡和电子系统。
背景技术
随着电子系统按比例缩小同时具有高性能以及对便携式电子系统的需求日益增加，半导体装置在便携式电子系统中占据的空间已经减少而多功能电子系统已被需求。因此，已经不断需求紧凑且大容量的半导体存储装置。另外，随着对便携式和可佩戴式电子系统的兴趣的增加，对能够弯曲或卷曲的柔性电子系统的需求日益增加。
基板或半导体芯片可被很薄的实施从而容易弯曲或卷曲。然而，难以使将半导体芯片电联接至基板的互连构件具有柔性。当包括互连构件的半导体封装被卷曲或扭曲时，拉应力或压应力可被施加到将半导体芯片连接至基板的互连构件上。在拉应力或压应力被施加到互连构件上的情况下，互连构件可与连接焊盘分开或可被损坏。当互连构件与连接焊盘分开或被损坏时，半导体封装可发生故障或半导体封装的可靠性可被降低。因此，需要一种封装结构，即使当半导体芯片或基板卷曲或扭曲时，该封装结构也能够维持互连构件的电连接。
实用新型内容
根据一个实施例，半导体封装包括柔性封装基板，柔性封装基板包括第一表面和第二表面。半导体封装还包括金属柱，金属柱从第一表面朝向第二表面穿透柔性封装基板且包括从第一表面突出的第一突出部和从第二表面突出的第二突出部。半导体封装还包括连接至第一 突出部的第一半导体芯片。半导体封装还包括连接至第二突出部的第二半导体芯片。半导体封装还包括覆盖第一半导体芯片和柔性封装基板的第一表面的第一柔性模制构件。半导体封装还包括覆盖设置在柔性封装基板的第二表面上的第二半导体芯片的第二柔性模制构件。半导体封装还包括设置在柔性封装基板的第二表面上的外部连接端子。
根据一个实施例，柔性封装基板是包含柔性有机材料的有机基板或包含柔性绝缘材料的绝缘基板。
根据一个实施例，有机基板包含选自由聚合树脂、环氧树脂和塑料组成的组中的至少一种有机材料。
根据一个实施例，柔性封装基板包括设置为将金属柱连接至外部连接端子的多个接线图案。
根据一个实施例，金属柱设置为具有穿透柔性封装基板的垂直柱状物形状。
根据一个实施例，第一半导体芯片连接并固定至第一突出部，且第二半导体芯片连接并固定至第二突出部。
根据一个实施例，其中，第一半导体芯片包括第一前侧部分和第一后侧部分，在第一前侧部分上设置至少一个第一连接焊盘，第一后侧部分与第一前侧部分相对；其中，第二半导体芯片包括第二前侧部分和第二后侧部分，在第二前侧部分上设置至少一个第二连接焊盘，第二后侧部分与第二前侧部分相对；以及，其中，第一半导体芯片和第二半导体芯片被设置成使得第一连接焊盘和第二连接焊盘朝向彼此。
根据一个实施例，其中，至少一个第一连接焊盘包括多个第一连接焊盘；其中，至少一个第二连接焊盘包括多个第二连接焊盘；其中，多个第一连接焊盘排列为位于第一半导体芯片的第一前侧部分的中央部分的至少两列；以及，其中，多个第二连接焊盘排列为位于第二半导体芯片的第二前侧部分的中央部分的至少两列。
根据一个实施例，至少一个第一连接焊盘设置为与至少一个第二连接焊盘垂直对齐，使得至少一个第一连接焊盘和至少一个第二连接焊盘关于柔性封装基板对称。
根据一个实施例，第一柔性模制构件和第二柔性模制构件中的至少一个包括具有约0.01GPa至约0.1GPa的杨氏模量的柔性材料。
根据一个实施例，柔性材料包括硅树脂或硅橡胶。
根据一个实施例，第一柔性模制构件包括柔性材料，柔性材料可响应于施加到柔性封装基板上的外力而被弯曲。
根据一个实施例，第二柔性模制构件包括柔性材料，柔性材料可响应于施加到柔性封装基板上的外力而被弯曲。
根据一个实施例，第一柔性模制构件充分填充通过金属柱的第一突出部彼此隔开的柔性封装基板和第一半导体芯片之间的空间。
根据一个实施例，第二柔性模制构件充分填充通过金属柱的第二突出部彼此隔开的柔性封装基板和第二半导体芯片之间的空间。
根据一个实施例，半导体封装包括柔性封装基板，柔性封装基板包括第一表面和第二表面。半导体封装还包括堆叠在柔性封装基板的第一表面上的第一堆叠半导体芯片。半导体封装还包括堆叠在柔性封装基板的第二表面上的第二堆叠半导体芯片。半导体封装还包括多个金属柱，多个金属柱穿透柔性封装基板且包括从柔性封装基板的第一表面和第二表面突出的突出部。进一步地，金属柱将第一堆叠半导体芯片电联接至第二堆叠半导体芯片。半导体封装还包括覆盖第一堆叠半导体芯片和柔性封装基板的第一表面的第一柔性模制构件。半导体封装还包括覆盖柔性封装基板的第二表面上的第二堆叠半导体芯片的第二柔性模制构件。半导体封装还包括设置在柔性封装基板的第二表面上的外部连接端子。
根据一个实施例，提供了包括半导体封装的存储卡。半导体封装包括柔性封装基板，柔性封装基板包括第一表面和第二表面。半导体 封装还包括金属柱，金属柱从第一表面朝向第二表面穿透柔性封装基板且包括从第一表面突出的第一突出部和从第二表面突出的第二突出部。半导体封装还包括连接至第一突出部的第一半导体芯片。半导体封装还包括连接至第二突出部的第二半导体芯片。半导体封装还包括覆盖第一半导体芯片和柔性封装基板的第一表面的第一柔性模制构件。半导体封装还包括覆盖设置在柔性封装基板的第二表面上的第二半导体芯片的第二柔性模制构件。半导体封装还包括设置在柔性封装基板的第二表面上的外部连接端子。
根据一个实施例，提供了包括半导体封装的存储卡。半导体封装包括柔性封装基板，柔性封装基板包括第一表面和第二表面。半导体封装还包括堆叠在柔性封装基板的第一表面上的第一堆叠半导体芯片。半导体封装还包括堆叠在柔性封装基板的第二表面上的第二堆叠半导体芯片。半导体封装还包括多个金属柱，多个金属柱穿透柔性封装基板且包括从柔性封装基板的第一表面和第二表面突出的突出部。金属柱将第一堆叠半导体芯片电联接至第二堆叠半导体芯片。进一步地，第一柔性模制构件覆盖第一堆叠半导体芯片和柔性封装基板的第一表面。另外，第二柔性模制构件覆盖柔性封装基板的第二表面上的第二堆叠半导体芯片。外部连接端子设置在柔性封装基板的第二表面上。
根据一个实施例，提供了包括半导体封装的电子系统。半导体封装包括柔性封装基板，柔性封装基板包括第一表面和第二表面。半导体封装还包括金属柱，金属柱从第一表面朝向第二表面穿透柔性封装基板且包括从第一表面突出的第一突出部和从第二表面突出的第二突出部。半导体封装还包括连接至第一突出部的第一半导体芯片。半导体封装还包括连接至第二突出部的第二半导体芯片。半导体封装还包括覆盖第一半导体芯片和柔性封装基板的第一表面的第一柔性模制构件。半导体封装还包括覆盖设置在柔性封装基板的第二表面上的第二 半导体芯片的第二柔性模制构件。进一步地，半导体封装包括设置在柔性封装基板的第二表面上的外部连接端子。
根据一个实施例，提供了包括半导体封装的电子系统。半导体封装包括柔性封装基板，柔性封装基板包括第一表面和第二表面。半导体封装还包括堆叠在第一表面上的第一堆叠半导体芯片。半导体封装还包括堆叠在第二表面上的第二堆叠半导体芯片。半导体封装还包括多个金属柱，多个金属柱穿透封装基板且包括从柔性封装基板的第一表面和第二表面突出的突出部。金属柱将第一堆叠半导体芯片电联接至第二堆叠半导体芯片。第一柔性模制构件覆盖第一堆叠半导体芯片和第一表面。第二柔性模制构件覆盖第二表面上的第二堆叠半导体芯片。外部连接端子设置在第二表面上。
附图说明
图1是示出根据实施例的半导体封装的截面视图；
图2是示出应用在图1的半导体封装中的半导体芯片的示意图；
图3和图4是示出根据实施例的半导体封装中的应力释放动作的截面视图；
图5是示出根据实施例的半导体封装的截面视图；
图6是示出根据一些实施例的包括至少一个半导体封装的电子系统的示例的代表的框图；
图7是示出根据一些实施例的包括至少一个半导体封装的电子系统的示例的代表的框图。
具体实施方式
现在，在下文中将参照附图充分描述各种实施例；然而，它们可以不同的形式呈现且不应被解释为限于在本文中提出的实施例。而是，这些实施例被提供使得本公开是彻底且完全的，并将本公开的范围充 分传达给本领域技术人员。各种实施例涉及具有金属柱的半导体封装、包括其的存储卡以及包括其的电子系统。
相同的参考数字在整个说明中表示相同的元件。因此，即使参照一个图未提到或描述参考数字，但可参照另一个图提到或描述参考数字。另外，即使参考数字未在一个图中示出，但其可参照另一个图被提到或描述。
参照图1，示出了说明根据实施例的半导体封装1000的截面视图。参照图2，示出了说明应用在图1的半导体封装1000中的半导体芯片的示意图。参照图3和图4，示出了说明根据实施例的半导体封装中的应力释放动作的截面视图。
再次参照图1和图2，半导体封装1000可包括封装基板100、分别设置在封装基板100的上方和下方的第一半导体芯片150和第二半导体芯片160以及金属柱165，金属柱165穿透封装基板100以将第一半导体芯片150和第二半导体芯片160电联接至封装基板100。
封装基板100可包括主体且可以是具有彼此相对的第一表面100a和第二表面100b的板型构件。封装基板100可以是包含柔性有机材料的有机基板。在实施例中，有机材料可包括聚合树脂、环氧树脂和塑料中的至少一种。封装基板100的主体可具有堆叠包括上文所述的有机材料的薄膜的结构。另外，封装基板100可以是包括柔性绝缘材料的绝缘基板。
第一电路图案(pattern)105可设置在封装基板100的第一表面100a上。进一步地，第二电路图案110可设置在封装基板100的第二表面100b上。第一电路图案105或第二电路图案110可使用减成法或叠加法来制造。在减成法中，第一电路图案105和第二电路图案110可通过将铜箔设置在封装基板100的主体上以及通过刻蚀铜箔来形成。而，在叠加法中，第一电路图案105和第二电路图案110可使用电镀技术等直接形成在封装基板100的第一表面100a和第二表面100b上。封装基板100可以 是层压多个电路基板的层压基板。第一电路图案105和第二电路图案110可包括铜(Cu)。
第一绝缘图案107a和第二绝缘图案107b可分别设置在封装基板100的第一表面100a和第二表面100b上。第一绝缘图案107a可被设置以覆盖第一电路图案105。第二绝缘图案107b可被设置以暴露第二电路图案110中的每个的一部分。第二电路图案110的暴露部分可充当球状接地焊盘(ball land pad)115。第一绝缘图案107a和第二绝缘图案107b可包括阻焊材料。
接线图案140和145可设置在封装基板100的主体中。接线图案140和145可包括第一接线图案140和第二接线图案145。第一接线图案140可通过金属柱165连接至附着至球状接地焊盘115的外部连接端子185。在实施例中，如图1所示，第一接线图案140可包括第一金属图案120、第一过孔电极125、第二金属图案130和第二过孔电极135。第一金属图案120可接触金属柱165的侧壁且可在封装基板100的主体内部在预定方向延伸。第二金属图案130可位于第一金属图案120的下方且可在封装基板100的主体内部在预定方向延伸。第一金属图案120和第二金属图案130可通过第一过孔电极125彼此电联接。第一过孔电极125可连接至第一金属图案120并可通过垂直穿透封装基板100的主体的一部分连接至第二金属图案130。第二金属图案130可通过第二过孔电极135电连接至球状接地焊盘115。第二过孔电极135可连接至第二金属图案130并可通过垂直穿透封装基板100的主体的一部分连接至球状接地焊盘115。第二接线图案145可不连接至金属柱165并可连接至封装基板100的主体中的另一个接线图案以传输电信号。第一金属柱165可通过封装基板100的主体的有机材料或绝缘材料来绝缘。第一接线图案140和第二接线图案145可包括铜(Cu)。
金属柱165可具有从第一表面100a到第二表面100b穿透封装基板100的过孔孔163的形状，其中该过孔孔163填充有过孔金属164。在实 施例中，填充过孔孔163的过孔金属164可包括铜(Cu)。金属柱165可以是垂直穿透封装基板100的柱状物。金属柱165可包括邻近封装基板100的第一表面100a的第一端165a和邻近封装基板100的第二表面100b的第二端165b。
金属柱165的第一端165a可具有从封装基板100的第一表面100a突出预定高度的第一突出部P1。另外，与第一端165a相对的金属柱165的第二端165b可具有从封装基板100的第二表面100b突出预定高度的第二突出部P2。尽管图1示出了第一突出部P1和第二突出部P2具有相同高度的示例，但不限于此。如上所述，金属柱165的侧壁的一部分可通过设置在封装基板100的主体中的第一接线图案140电联接至外部连接端子185。
第一半导体芯片150可设置在封装基板100的第一表面100a上方。诸如晶体管的有源器件可设置在第一半导体芯片150中。在一些情况下，诸如电容器或电阻器的无源器件也可设置在第一半导体芯片150中。
第一半导体芯片150可包括设置有源器件的第一前侧部分150a和与第一前侧部分150a相对的第一后侧部分150b。多个第一连接焊盘155可设置在第一半导体芯片150的第一前侧部分150a上。参照图2，第一连接焊盘155可排列为位于第一半导体芯片150的中央部分的至少两列。第一连接焊盘155排列的至少两列可彼此隔开第一距离(d1)。第一连接焊盘155可电联接至金属柱165的第一端165a。
第二半导体芯片160可设置在封装基板100的第二表面100b上。第一半导体芯片150和第二半导体芯片160可以是相同类型的半导体芯片，但不限于此。第二半导体芯片160可包括彼此相对的第二前侧部分160a和第二后侧部分160b。第二前侧部分160a可包括设置有源器件的有源区域。多个第二连接焊盘157可设置在第二半导体芯片160的第二前侧部分160a上。再次参照图2，第二连接焊盘157可排列为位于第二 半导体芯片160的中央部分的至少两列。进一步地，第二连接焊盘157排列的至少两列可彼此隔开第二距离(d2)。第二半导体芯片160的第二连接焊盘157可电联接至金属柱165的第二端165b。当第一半导体芯片150连接至金属柱165的第一端165a且第二半导体芯片160连接至金属柱165的第二端165b时，第一半导体芯片150和第二半导体芯片160可通过金属柱165彼此电联接。如图2所示，第一半导体芯片150和第二半导体芯片160可被设置成使得第一半导体芯片150的第一连接焊盘155分别面向第二半导体芯片160的第二连接焊盘157。在实施例中，在第一半导体芯片150和第二半导体芯片160为相同类型的半导体芯片的情况下，第一连接焊盘155和第二连接焊盘157可设置为彼此对称使得执行相同功能的第一连接焊盘155和第二连接焊盘157彼此连接。
第一半导体芯片150和设置在封装基板100的第一表面100a上的第一绝缘图案107a可用第一柔性模制构件170来覆盖。第二半导体芯片160和设置在封装基板100的第二表面100b上的第二绝缘图案107b的一部分可用第二柔性模制构件180来覆盖。第一柔性模制构件170和第二柔性模制构件180可包括当外力施加到封装基板100上时可弯曲的柔性材料。柔性材料可具有0.01GPa-0.1GPa范围的拉伸弹性模量(杨氏模量)。当实施例中应用的柔性材料的拉伸弹性模量小于模制环氧化合物(EMC)的拉伸弹性模量(即，20GPa-30GPa)时，当外力施加到半导体封装1000上时，半导体封装1000可容易地被弯曲。
在实施例中，具有上述拉伸弹性模量的柔性材料可包括硅树脂或硅橡胶。第一柔性模制构件170和第二柔性模制构件180可允许半导体封装1000弯曲且可物理地或化学地保护第一半导体芯片150和第二半导体芯片160免受外部环境的影响。封装基板100与第一半导体芯片150和第二半导体芯片160之间的空间可完全填充第一柔性模制构件170和第二柔性模制构件180。
设置在封装基板100的第二表面100b上的球状接地焊盘115可连接 至外部连接端子185。尽管在附图中未示出，外部连接端子185能够使半导体封装1000安装在印刷电路板(PCB)上。外部连接端子185可包括焊锡球。外部连接端子185可设置为从第二柔性模制构件180的底部水平表面向下突出。
根据实施例的半导体封装1000可包括固定部分190。固定部分190可对应于包括穿透封装基板100的金属柱165及连接至金属柱165的第一端165a和第二端165b的第一半导体芯片150和第二半导体芯片160的部分。除固定部分190外的剩余部分可被理解为能够卷曲或弯曲的部分。在实施例中，除固定部分190外的柔性封装基板100及第一柔性模制构件170和第二柔性模制构件180可卷曲或弯曲。当封装基板100及第一柔性模制构件170和第二柔性模制构件180中的每个都包括柔性材料时，半导体封装1000可向上或向下卷曲或弯曲。另外，当第一半导体芯片150和第二半导体芯片160连接至具有垂直柱状物形状的金属柱165并由其支撑时，即使当半导体封装1000由于外力卷曲或弯曲时，第一半导体芯片150和第二半导体芯片160也不会卷曲或弯曲。
参照图3和图4，示出了根据实施例的半导体封装1000的应力释放动作。当外力(图3中的F1)在第一方向施加到半导体封装1000上时，第一柔性模制构件170和封装基板100可被压缩并如第一箭头(a1)所示向内弯曲。进一步地，设置在与第一柔性模制构件170相对侧的第二柔性模制构件180可被拉伸并如第二箭头(a2)所示向外弯曲。可选地，当外力(图4中的F2)在第二方向施加到半导体封装1000上时，第一柔性模制构件170和封装基板100可被拉伸并如第三箭头(b1)所示向外弯曲且设置在与第一柔性模制构件170相对侧的第二柔性模制构件180可被压缩并如第四箭头(b2)所示向内弯曲。
如图3或图4所示，在柔性区域195中，半导体封装1000可根据外力(F1、F2)的方向向上或向下卷曲或弯曲。然而，由于固定区域190中的第一半导体芯片150和第二半导体芯片160连接至垂直设置的金属 柱165并由其支撑，半导体芯片150和160可在不卷曲或扭曲的情况下被固定。
参照图5，示出了说明根据实施例的半导体封装2000的截面视图。
在图5中，半导体封装2000可包括封装基板200、第一半导体芯片250、第二半导体芯片260、电连接第一半导体芯片250至第二半导体芯片260的第一金属柱265、设置在与第二半导体芯片260相对的第一半导体芯片250的表面上的第三半导体芯片255、设置在与第一半导体芯片250相对的第二半导体芯片260的表面上的第四半导体芯片290；以及电联接第三半导体芯片255至第四半导体芯片290的第二金属柱254。
封装基板200可包括主体且可以是具有彼此相对的第一表面200a和第二表面200b的板型构件。封装基板200可以是包含柔性有机材料的有机基板或包含柔性绝缘材料的绝缘基板。在实施例中，有机材料可包括选自由聚合树脂、环氧树脂和塑料组成的组中的至少一种。封装基板200的主体可具有包括堆叠的多个有机薄膜的结构。第一电路图案205可设置在封装基板200的第一表面200a上。进一步地，第二电路图案210可设置在封装基板200的第二表面200b上。第一电路图案205和第二电路图案210可包括铜(Cu)。
覆盖第一电路图案205的第一绝缘图案207a可设置在封装基板200的第一表面200a上。部分覆盖第二电路图案210的第二绝缘图案207b可设置在封装基板200的第二表面200b上。第二绝缘图案207b可被设置以暴露第二电路图案210中的一些。暴露的第二电路图案210可充当球状接地焊盘215。第一绝缘图案207a和第二绝缘图案207b可包括阻焊材料。
第一金属柱265可被配置为包括从第一表面200a到第二表面200b穿透封装基板200的第一过孔孔263以及填充第一过孔孔263的第一过孔金属264。在实施例中，填充第一过孔孔263的过孔金属264可包括铜(Cu)。第一金属柱265可包括设置在封装基板200的第一表面200a上的 第一端265a和设置在封装基板200的第二表面200b上的第二端265b。第一金属柱265的第一端265a可具有从封装基板200的第一表面200a突出的第一突出部P3。第二端265b可具有从封装基板200的第二表面200b突出的第二突出部P4。
第二金属柱254可被配置为包括从第一表面200a到第二表面200b穿透封装基板200的第二过孔孔254a以及填充第二过孔孔254a的第二过孔金属254b。第二金属柱254可与第一金属柱265中的一个隔开预定距离。在实施例中，第二过孔金属254b可包括铜(Cu)。第二金属柱254可包括设置在封装基板200的第一表面200a上的第一端266a和设置在封装基板200的第二表面200b上的第二端266b。第二金属柱254的第一端266a可包括从封装基板200的第一表面200a突出的第三突出部P5。另外，第二端266b可包括从封装基板200的第二表面200b突出的第四突出部P6。第二金属柱254的第三突出部P5和第四突出部P6的高度可大于第一金属柱265的第一突出部P3和第二突出部P4的高度。
更具体地，如图5所示，第一金属柱265的第一突出部P3和第二突出部P4可设置为具有距第一绝缘图案207a的表面和第二绝缘图案207b的表面的第一高度H1。第二金属柱254必须延伸到达第三半导体芯片255和第四半导体芯片290。因此，第二金属柱254的第三突出部P5和第四突出部P6可设置为具有距第一绝缘图案207a的表面和第二绝缘图案207b的表面的第二高度H2，第二高度H2大于第一高度H1。
至少两个半导体芯片，例如第一半导体芯片250和第三半导体芯片255可设置在封装基板200的第一表面200a的上方。例如，第一半导体芯片250可设置在封装基板200的第一表面200a上。另外，第三半导体芯片255可使用第一半导体芯片250和第三半导体芯片255之间的第一粘附构件253堆叠在第一半导体芯片250上方。进一步地，尽管未在附图中示出，但额外的半导体芯片可堆叠在第三半导体芯片255上。第一半导体芯片250和第三半导体芯片255可被堆叠以构成梯级结构。在实 施例中，第三半导体芯片255可堆叠在第一半导体芯片250上，从而使得第三半导体芯片255的边缘侧向地从第一半导体芯片250的侧壁突出。因此，第三半导体芯片255的部分可不与第一半导体芯片250重叠以作为悬垂部分。
诸如晶体管的有源器件可设置在第一半导体芯片250和第三半导体芯片255中。第一半导体芯片250可包括彼此相对的第一前侧部分250a和第一后侧部分250b。第一前侧部分250a可以是设置有源器件的有源区域。多个第一连接焊盘252可设置在第一半导体芯片250的第一前侧部分250a上。第一连接焊盘252可排列为位于第一半导体芯片250的中央部分的至少两列。第一半导体芯片250的第一连接焊盘252可电联接至第一金属柱265的第一端265a。设置在第一半导体芯片250上的第三半导体芯片255可包括彼此相对的第三前侧部分255a和第三后侧部分255b。第三前侧部分255a可以是设置有源器件的有源区域。第三连接焊盘257可设置在第三半导体芯片255的第三前侧部分255a上。第三连接焊盘257可设置在第三半导体芯片255的悬垂部分的第三前侧部分255a上。
至少两个半导体芯片260和290可设置在封装基板200的第二表面200b上。例如，第二半导体芯片260可被设置为邻近封装基板200的第二表面200b。另外，第四半导体芯片290可使用第二半导体芯片260和第四半导体芯片290之间的第二粘附构件263附接至第二半导体芯片260。进一步地，额外的半导体芯片可堆叠在第三半导体芯片255上。第二半导体芯片260和第四半导体芯片290可被设置为构成梯级结构。因此，第四半导体芯片290的边缘可侧向地从第二半导体芯片260的侧壁突出以作为悬垂部分。
第二半导体芯片260可包括彼此相对的第二前侧部分260a和第二后侧部分260b。第二前侧部分260a可以是设置有源器件的有源区域。多个第二连接焊盘262可设置在第二半导体芯片260的第二前侧部分 260a上。第二连接焊盘262可排列为位于第二半导体芯片260的中央部分的至少两列且可与第一半导体芯片250的第一连接焊盘252垂直地对齐。
第四半导体芯片290可包括彼此相对的第四前侧部分290a和第四后侧部分290b。第四前侧部分290a可以是设置有源器件的有源区域。第四连接焊盘267可设置在第四半导体芯片290的第四前侧部分290a上。第四连接焊盘267可设置在不与第二半导体芯片260重叠的第四半导体芯片290的悬垂部分上。
第一半导体芯片250和第二半导体芯片260可在不使用任何粘附构件如粘接剂的情况下通过第一金属柱265彼此电联接。更具体地，第一半导体芯片250可通过第一连接焊盘252连接至第一金属柱265的第一端265a。进一步地，第二半导体芯片260可通过第二连接焊盘262连接至第一金属柱265的第二端265b。因此，第一半导体芯片250和第二半导体芯片260可通过第一金属柱265彼此电联接。
另外，第三半导体芯片255和第四半导体芯片290也可在不使用任何粘附构件如粘接剂的情况下通过第二金属柱254彼此电联接。例如，第三半导体芯片255可通过第三连接焊盘257连接至第二金属柱254的第一端266a。进一步地，第四半导体芯片290可通过第四连接焊盘267连接至第二金属柱254的第二端266b。因此，第三半导体芯片255和第四半导体芯片290可通过第二金属柱254彼此电联接。
第一金属柱265的侧壁可连接至设置在封装基板200的主体中的第一接线图案240a。因此，第一金属柱265可连接至附接至球状接地焊盘215的第一外部连接端子285a。进一步地，第二金属柱254的侧壁可连接至设置在封装基板200的主体中的第二接线图案240b。因此，第二金属柱254可连接至附接至球状接地焊盘215的第二外部连接端子285b。更具体地，接线图案240a、240b、245和247可设置在封装基板200的主体中。这些接线图案240a、240b、245和247可包括第一至第四接线图 案240a、240b、245和247。第一接线图案240a可将第一金属柱265电联接至第一外部连接端子285a。第一接线图案240a可包括第一金属图案220a、第一过孔电极225a、第二金属图案230a和第二过孔电极235a。第二接线图案240b可将第二金属柱254电联接至第二外部连接端子285b。第二接线图案240b可包括第三金属图案220b、第三过孔电极225b、第四金属图案230b和第四过孔电极235b。第三接线图案245未连接第一金属柱265和第二金属柱254中的任何一个。第三接线图案245可连接至封装基板200的主体中的其他接线图案以传输电信号。第四接线图案247可部分连接至第一金属柱265或第二金属柱254并可连接至其他接线图案。第一金属柱265或第二金属柱254的未与封装基板的主体中的第一接线图案240a、第二接线图案240b或第四接线图案247接触的剩余部分可通过封装基板200的主体的有机材料或绝缘材料来绝缘。第一至第四接线图案240a、240b、245和247可包括铜(Cu)。
第一半导体芯片250、第三半导体芯片255和第一绝缘图案207a可用第一柔性模制构件270来覆盖。第二半导体芯片260、第四半导体芯片290和第二绝缘图案207b的一部分可用第二柔性模制构件280来覆盖。封装基板200与第一半导体芯片250和第三半导体芯片255之间的空间可填充第一柔性模制构件270。类似地，封装基板200与第二半导体芯片260和第四半导体芯片290之间的空间可填充第二柔性模制构件280。第一柔性模制构件270和第二柔性模制构件280可包括当外力施加到封装基板200上时能够在向上或向下方向上弯曲的柔性材料。柔性材料可具有0.01GPa-0.1GPa范围的杨氏模量。在实施例中，柔性材料可包括硅树脂或硅橡胶。这些第一柔性模制构件270和第二柔性模制构件280可允许半导体封装2000弯曲且可机械地或化学地保护第一至第四半导体芯片250、260、255和290。设置在封装基板200的第二表面200b上的球状接地焊盘215可连接至第一外部连接端子285a和第二外部连接端子285b。
半导体封装2000可包括固定部分295。固定部分295可包括穿透封装基板200的第一金属柱265、连接至第一金属柱265的第一端265a和第二端265b的第一半导体芯片250和第二半导体芯片260以及连接至第二金属柱254的两端的第三半导体芯片255和第四半导体芯片290。
封装基板200、第一柔性模制构件270和第二柔性模制构件280包括柔性材料，因此半导体封装2000可向上或向下卷曲或弯曲。然而，在固定部分295中，第一半导体芯片250、第二半导体芯片260、第三半导体芯片255和第四半导体芯片290连接至第一金属柱265和第二金属柱254并由第一金属柱265和第二金属柱254支撑。因此，半导体芯片的卷曲度可被抑制。
上述半导体封装可应用于各种电子系统。
参照图6，根据实施例的半导体封装可应用于电子系统1710。电子系统1710可包括控制器1711、输入/输出单元1712和存储器1713。控制器1711、输入/输出单元1712和存储器1713可通过提供数据传输路径的总线1715彼此电连接。
例如但不限于，控制器1711可包括至少一个微处理器、至少一个数字信号处理器、至少一个微控制器和能够执行与这些元件相同功能的逻辑装置中的至少任何一个。控制器1711和存储器1713中的至少一个可包括根据本公开的实施例的半导体封装中的至少任何一个。输入/输出单元1712可包括选自小键盘、键盘、显示装置、触摸屏等的至少一个。存储器1713为用于存储数据的装置。存储器1713可存储数据和/或待由控制器1711执行的命令等。
存储器1713可包括诸如DRAM的易失性存储装置和/或诸如闪速存储器的非易失性存储装置。例如，闪速存储器可被安装至诸如移动端或台式电脑的信息处理系统。闪速存储器可构成固态硬盘(SSD)。在该示例中，电子系统1710可稳定地将大量数据存储在闪速存储器系统中。
电子系统1710可进一步包括被配置为传输数据至通信网络并从通信网络接收数据的接口1714。接口1714可是有线或无线类型。例如，接口1714可包括天线或有线或无线收发器。
电子系统1710可被实现为移动系统、个人计算机、工业计算机或执行各种功能的逻辑系统。例如，移动系统可以是下列中的任何一种：个人数字助理(PDA)、便携式电脑、平板电脑、移动手机、智能手机、无线手机、手提式电脑、存储卡、数字音乐系统以及信息传输/接收系统。
在电子系统1710为能够执行无线通信的设备的实施例中，电子系统1710可用于通信系统，如，例如但不限于，CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强分时多址)、WCDMA(宽带码分多址移动通信系统)、CDMA2000、LTE(长期演进)以及Wibro(无线宽带上网)。
参照图7，根据实施例的半导体封装可以存储卡1800的形式设置。例如，存储卡1800可包括诸如非易失性存储装置的存储器1810和存储控制器1820。存储器1810和存储控制器1820可存储数据或读取存储的数据。
存储器1810可包括应用本公开的实施例的封装技术的非易失性存储装置中的至少任何一个。存储控制器1820可以响应于来自主机1830的读取/写入请求，从而控制存储器1810使得存储的数据被读出或数据被存储。
为了说明的目的，上文已经公开了本公开的实施例。本领域技术人员将理解的是，在不脱离如权利要求中所公开的本公开的范围和精神的情况下，各种变型、添加和替换是可能的。

Claims (15)

1.一种半导体封装，其特征在于，包括：
柔性封装基板，其包括第一表面和第二表面；
金属柱，其从所述第一表面朝向所述第二表面穿透所述柔性封装基板且包括从所述第一表面突出的第一突出部和从所述第二表面突出的第二突出部；
第一半导体芯片，其连接至所述第一突出部；
第二半导体芯片，其连接至所述第二突出部；
第一柔性模制构件，其覆盖所述第一半导体芯片和所述柔性封装基板的所述第一表面；
第二柔性模制构件，其覆盖设置在所述柔性封装基板的所述第二表面上的所述第二半导体芯片；以及
外部连接端子，其设置在所述柔性封装基板的所述第二表面上。
2.根据权利要求1所述的半导体封装，其特征在于，所述柔性封装基板是包含柔性有机材料的有机基板或包含柔性绝缘材料的绝缘基板。
3.根据权利要求2所述的半导体封装，其特征在于，所述有机基板包含选自由聚合树脂、环氧树脂和塑料组成的组中的至少一种有机材料。
4.根据权利要求1所述的半导体封装，其特征在于，所述柔性封装基板包括设置为将所述金属柱连接至所述外部连接端子的多个接线图案。
5.根据权利要求1所述的半导体封装，其特征在于，所述金属柱设置为具有穿透所述柔性封装基板的垂直柱状物形状。
6.根据权利要求1所述的半导体封装，其特征在于，所述第一半导体芯片连接并固定至所述第一突出部，且所述第二半导体芯片连接并固定至所述第二突出部。
7.根据权利要求1所述的半导体封装，其特征在于：
其中，所述第一半导体芯片包括第一前侧部分和第一后侧部分，在所述第一前侧部分上设置至少一个第一连接焊盘，所述第一后侧部分与所述第一前侧部分相对；
其中，所述第二半导体芯片包括第二前侧部分和第二后侧部分，在所述第二前侧部分上设置至少一个第二连接焊盘，所述第二后侧部分与所述第二前侧部分相对；以及
其中，所述第一半导体芯片和所述第二半导体芯片被设置成使得所述第一连接焊盘和所述第二连接焊盘朝向彼此。
8.根据权利要求7所述的半导体封装，其特征在于：
其中，所述至少一个第一连接焊盘包括多个第一连接焊盘；
其中，所述至少一个第二连接焊盘包括多个第二连接焊盘；
其中，所述多个第一连接焊盘排列为位于所述第一半导体芯片的所述第一前侧部分的中央部分的至少两列；以及
其中，所述多个第二连接焊盘排列为位于所述第二半导体芯片的所述第二前侧部分的中央部分的至少两列。
9.根据权利要求7所述的半导体封装，其特征在于，所述至少一个第一连接焊盘设置为与所述至少一个第二连接焊盘垂直对齐，使得所述至少一个第一连接焊盘和所述至少一个第二连接焊盘关于所述柔性封装基板对称。
10.根据权利要求1所述的半导体封装，其特征在于，所述第一柔性模制构件和所述第二柔性模制构件中的至少一个包括具有约0.01GPa至约0.1GPa的杨氏模量的柔性材料。
11.根据权利要求10所述的半导体封装，其特征在于，所述柔性材料包括硅树脂或硅橡胶。
12.根据权利要求1所述的半导体封装，其特征在于，所述第一柔性模制构件包括柔性材料，所述柔性材料可响应于施加到所述柔性封 装基板上的外力而被弯曲。
13.根据权利要求1所述的半导体封装，其特征在于，所述第二柔性模制构件包括柔性材料，所述柔性材料可响应于施加到所述柔性封装基板上的外力而被弯曲。
14.根据权利要求1所述的半导体封装，其特征在于，所述第一柔性模制构件充分填充通过所述金属柱的所述第一突出部彼此隔开的所述柔性封装基板和所述第一半导体芯片之间的空间。
15.根据权利要求1所述的半导体封装，其特征在于，所述第二柔性模制构件充分填充通过所述金属柱的所述第二突出部彼此隔开的所述柔性封装基板和所述第二半导体芯片之间的空间。
CN201521064180.6U 2015-04-13 2015-12-18 半导体封装 Active CN205621729U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150052036A KR20160122021A (ko) 2015-04-13 2015-04-13 금속 포스트를 포함하는 반도체 패키지
KR10-2015-0052036 2015-04-13

Publications (1)

Publication Number Publication Date
CN205621729U true CN205621729U (zh) 2016-10-05

Family

ID=56878423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201521064180.6U Active CN205621729U (zh) 2015-04-13 2015-12-18 半导体封装

Country Status (3)

Country Link
US (1) US9437580B1 (zh)
KR (1) KR20160122021A (zh)
CN (1) CN205621729U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564825A (zh) * 2017-08-29 2018-01-09 睿力集成电路有限公司 一种芯片双面封装结构及其制造方法
CN107564881A (zh) * 2017-08-29 2018-01-09 睿力集成电路有限公司 一种芯片堆栈立体封装结构及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102455398B1 (ko) * 2015-11-24 2022-10-17 에스케이하이닉스 주식회사 신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치
US10020261B2 (en) 2016-10-14 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Split rail structures located in adjacent metal layers
US10192843B1 (en) * 2017-07-26 2019-01-29 Micron Technology, Inc. Methods of making semiconductor device modules with increased yield
KR102538704B1 (ko) * 2018-12-04 2023-06-01 에스케이하이닉스 주식회사 플렉시블 브리지 다이를 포함한 스택 패키지

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110050028A (ko) 2009-11-06 2011-05-13 주식회사 하이닉스반도체 인쇄회로기판 및 이를 포함하는 반도체 패키지
KR101784507B1 (ko) * 2011-12-14 2017-10-12 에스케이하이닉스 주식회사 반도체 적층 패키지 및 제조 방법, 이를 포함하는 전자 시스템
KR101468680B1 (ko) 2013-05-09 2014-12-04 (주)옵토레인 인터포저 기판의 관통전극 형성 방법 및 인터포저 기판을 포함하는 반도체 패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564825A (zh) * 2017-08-29 2018-01-09 睿力集成电路有限公司 一种芯片双面封装结构及其制造方法
CN107564881A (zh) * 2017-08-29 2018-01-09 睿力集成电路有限公司 一种芯片堆栈立体封装结构及其制造方法
CN107564881B (zh) * 2017-08-29 2018-09-21 睿力集成电路有限公司 一种芯片堆栈立体封装结构及其制造方法

Also Published As

Publication number Publication date
KR20160122021A (ko) 2016-10-21
US9437580B1 (en) 2016-09-06

Similar Documents

Publication Publication Date Title
CN205621729U (zh) 半导体封装
US8544755B2 (en) Subscriber identity module (SIM) card
KR101774938B1 (ko) 지지대를 갖는 반도체 패키지 및 그 형성 방법
CN205621714U (zh) 半导体封装
CN108878414A (zh) 具有模制通孔的堆叠半导体封装及其制造方法
US9504160B2 (en) Semiconductor memory device
US20090108431A1 (en) Inverted package-on-package (POP) assemblies and packaging methods for integrated circuits
CN103545280A (zh) 多芯片封装体
CN104241212A (zh) 柔性层叠封装体、包括其的电子系统及包括其的存储卡
US20060145323A1 (en) Multi-chip package mounted memory card
CN105845640A (zh) 半导体封装及其制造方法、包括其的存储卡和电子系统
KR20160072420A (ko) 복수 개의 칩을 적층한 반도체 패키지
CN105932000A (zh) 半导体器件
US20140374901A1 (en) Semiconductor package and method of fabricating the same
CN106206469B (zh) 半导体封装及其制造方法
CN205789924U (zh) 半导体封装
CN106847793B (zh) 包括屏蔽部件的半导体封装及其制造方法
KR101965127B1 (ko) 반도체 패키지 및 그 제조 방법
CN112509932A (zh) 一种系统级封装方法和电子设备
CN205863165U (zh) 半导体封装模块
US20220319967A1 (en) Assembly of flexible and integrated module packages with leadframes
US20210005574A1 (en) Semiconductor package and manufacturing method thereof
US10559539B2 (en) Wafer level packages, semiconductor device units, and methods of fabricating the same
US9281267B1 (en) Semiconductor package having overhang portion
US8872340B2 (en) Substrate for semiconductor package which can prevent the snapping of a circuit trace despite physical deformation of a semiconductor package and semiconductor package having the same

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant