CN110416175A - 包括与半导体晶片间隔开的桥式晶片的半导体封装 - Google Patents

包括与半导体晶片间隔开的桥式晶片的半导体封装 Download PDF

Info

Publication number
CN110416175A
CN110416175A CN201811440817.5A CN201811440817A CN110416175A CN 110416175 A CN110416175 A CN 110416175A CN 201811440817 A CN201811440817 A CN 201811440817A CN 110416175 A CN110416175 A CN 110416175A
Authority
CN
China
Prior art keywords
bridge
type chip
semiconductor wafer
convex block
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811440817.5A
Other languages
English (en)
Inventor
成基俊
金成圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110416175A publication Critical patent/CN110416175A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

包括与半导体晶片间隔开的桥式晶片的半导体封装。一种半导体封装包括半导体晶片和桥式晶片。所述桥式晶片包括通孔，并且所述通孔连接到柱凸块。所述通孔通过重分布线电连接到所述半导体晶片。

Description

包括与半导体晶片间隔开的桥式晶片的半导体封装
技术领域
本公开的各个实施方式总体上涉及半导体封装技术，并且更具体地，涉及包括与半导体晶片间隔开的桥式晶片(bridge die)的半导体封装。
背景技术
最近，已经在各种电子系统中需要具有高密度并且能够高速操作的半导体封装。另外，已经开发出具有相对小的形状因子的结构的半导体封装。为了实现这些半导体封装，已经对倒装芯片层叠技术集中投入了大量努力。此外，为了实现厚度减小的半导体封装，已经对晶圆级封装技术集中投入了大量努力。
发明内容
根据一实施方式，一种半导体封装包括：半导体晶片，该半导体晶片上设置有接触焊盘；桥式晶片，该桥式晶片被设置成与所述半导体晶片间隔开；通孔，所述通孔穿透所述桥式晶片；柱凸块，所述柱凸块连接到所述通孔的第一端，以从所述桥式晶片的顶表面突出；以及模具层(mold layer)，该模具层被设置成覆盖所述桥式晶片，以包围所述柱凸块的第一侧表面。所述模具层露出所述柱凸块的顶表面。所述重分布线包括与所述通孔的第二端连接的通孔焊盘和与所述通孔焊盘连接的延伸线。所述通孔焊盘被布置成第一列、第二列和第三列。所述延伸线包括：第一延伸线，所述第一延伸线将所述第一列中的所述通孔焊盘连接到所述接触焊盘当中的第一组接触焊盘；第二延伸线，所述第二延伸线将所述第二列中的所述通孔焊盘连接到所述接触焊盘当中的第二组接触焊盘；以及第三延伸线，所述第三延伸线将所述第二列中的所述通孔焊盘连接到所述第三列中的所述通孔焊盘。
根据一实施方式，一种半导体封装包括半导体晶片、桥式晶片、柱凸块、模具层和重分布线。所述半导体晶片包括上面设置有接触焊盘的第一表面、位于所述接触焊盘对面的第二表面以及从所述第一表面的边缘延伸到所述第二表面的边缘的第二侧表面。所述桥式晶片包括与所述第一表面共面的第三表面、与所述第三表面相对并且位于与所述第二表面不同的高度处的第四表面、面向所述第二侧表面中的一个的第三侧表面以及从所述第三表面延伸到所述第四表面的通孔。所述柱凸块连接到所述通孔的第一端，以从所述桥式晶片的所述第四表面突出并且具有面向所述第二侧表面中的一个的第一侧表面。所述模具层被设置成覆盖所述桥式晶片的所述第四表面，以包围所述柱凸块的所述第一侧表面，填充所述半导体晶片的所述第二侧表面和所述柱凸块的所述第一侧表面之间的空间，并且露出所述柱凸块的顶表面。所述重分布线将所述接触焊盘电连接到所述通孔的第二端。
根据一实施方式，一种半导体封装包括：半导体晶片，该半导体晶片上设置有接触焊盘；桥式晶片，该桥式晶片与所述半导体晶片间隔开并且被配置为包括穿透所述桥式晶片的主体的通孔；柱凸块，所述柱凸块连接到所述通孔的第一端，以从所述桥式晶片的顶表面突出；以及模具层，该模具层填充所述桥式晶片和所述半导体晶片之间的空间。所述模具层延伸以包围所述柱凸块的侧表面，并且露出所述柱凸块的顶表面。重分布线被设置成将所述通孔的第二端电连接到所述接触焊盘。
根据一实施方式，一种半导体封装包括垂直层叠的多个子封装。所述多个子封装中的每一个包括：半导体晶片，该半导体晶片上设置有接触焊盘；桥式晶片，该桥式晶片被设置成与所述半导体晶片间隔开；通孔，所述通孔穿透所述桥式晶片；柱凸块，所述柱凸块连接到所述通孔的第一端，以从所述桥式晶片的顶表面突出；以及第一模具层，该第一模具层被设置成覆盖所述桥式晶片并且包围所述柱凸块的第一侧表面。所述第一模具层露出所述柱凸块的顶表面。重分布线被设置成包括与所述通孔的第二端连接的通孔焊盘和与所述通孔焊盘连接的延伸线。所述通孔焊盘被布置成第一列、第二列和第三列。所述延伸线包括：第一延伸线，所述第一延伸线将所述第一列中的所述通孔焊盘连接到所述接触焊盘当中的第一组接触焊盘；第二延伸线，所述第二延伸线将所述第二列中的所述通孔焊盘连接到所述接触焊盘当中的第二组接触焊盘；以及第三延伸线，所述第三延伸线将所述第二列中的所述通孔焊盘连接到所述第三列中的所述通孔焊盘。
附图说明
图1、图2和图3是例示根据实施方式的半导体封装的截面图。
图4和图5是例示根据实施方式的半导体封装的平面图。
图6是例示根据实施方式的半导体封装的截面图。
图7是例示根据实施方式的半导体封装的截面图。
图8是例示根据实施方式的半导体封装的截面图。
图9是例示根据实施方式的半导体封装的截面图。
图10是例示采用包括根据各个实施方式的半导体封装中的至少一个的存储卡的电子系统的框图。
图11是例示包括根据各个实施方式的半导体封装中的至少一个的另一电子系统的框图。
具体实施方式
本文中使用的术语可以对应于考虑到它们在本公开的实施方式中的功能而选择的词语，并且术语的含义可以被解释为根据本公开的实施方式所属的领域中的普通技术人员是不同的。如果被详细地定义，则术语可以根据所述定义来解释。除非另有定义，否则本文中使用的术语(包括技术术语和科学术语)具有本公开的实施方式所属的领域中的普通技术人员通常理解的相同的含义。
应该理解，虽然在本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应该受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开，而不是用于仅定义元件本身或意指特定的顺序。
还应该理解，当一元件或层被称为在另一元件或层“上”、“上方”、“下”、“下方”或“外部”时，该元件或层可以直接与另一元件或层接触，或者可以存在中间元件或层。用于描述元件或层之间的关系的其它词语应该以类似的样式来解释(例如，“在…之间”与“直接在…之间”或者“相邻”与“直接相邻”)。
可以使用诸如“在…下方”、“在…下面”、“在…之下”、“在…上方”、“在…之上”、“顶”、“底”等这样的空间相对术语来描述如例如图中例示的一个元件和/或特征与另一元件和/或特征的关系。应该理解，空间上相对的术语旨在除了附图中描绘的方位之外还涵盖使用和/或操作中装置的不同方位。例如，当将附图中的装置进行翻转时，被描述为在其它元件或特征下方或之下的元件随后将被定向为在所述其它元件或特征上方。装置可以按其它方式来定向(旋转90度或处于其它方位)，并且相应解释本文中使用的空间上相对的描述符。
半导体封装可以包括诸如半导体芯片或半导体晶片这样的电子器件。可以通过使用晶片锯切处理将诸如晶圆这样的半导体基板分成多个件来获得半导体芯片或半导体晶片。半导体芯片可以对应于存储芯片、逻辑芯片(包括专用集成电路(ASIC)芯片)或片上系统(SoC)。存储芯片可以包括集成在半导体基板上的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、NAND型闪存电路、NOR型闪存电路、磁性随机存取存储器(MRAM)电路、电阻式随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路或相变随机存取存储器(PcRAM)电路。逻辑芯片可以包括集成在半导体基板上的逻辑电路。可以在诸如移动电话、与生物技术或健康护理关联的电子系统或者可穿戴电子系统这样的通信系统中采用半导体封装。
在整篇说明书中，相同的参考标号指代相同的元件。即使没有参照一幅图提及或描述一参考标号，也可以参照另一幅图提及或描述该参考标号。另外，即使在一幅图中没有示出一参考标号，也可以参照另一幅图提及或描述该参考标号。
图1、图2和图3是例示根据实施方式的半导体封装10的截面图。图4和图5是例示图1至图3的半导体封装10的平面图。图1是沿着图4和图5的线X1-X1’截取的截面图。图2是沿着图4和图5的线X1-X1’的部分截取的放大截面图。图3是沿着图4和图5的线X2-X2’的部分截取的放大截面图。图4是在包括在图1的半导体封装10中的半导体晶片100的第一表面101的高度处截取的平面图。为了容易和方便说明的目的，在图4中省略了图1中例示的介电层390和连接器600。图5是在包括在图1的半导体封装10中的半导体晶片100的第二表面102的高度处截取的平面图。
参照图1，半导体封装10可以被配置为包括半导体晶片100、桥式晶片200和重分布线300。在平面图中，桥式晶片200可以与半导体晶片100间隔开地设置。桥式晶片200可以包括仅设置在半导体晶片100的一侧的一个晶片，或者可以包括分别设置在半导体晶片100的两侧的两个晶片。重分布线300中的每一条可以被配置为包括将半导体晶片100电连接到桥式晶片200的导电图案。半导体封装10还可以包括附接到桥式晶片200的导电的柱凸块400和模具层500。另外，半导体封装10还可以包括连接器600，连接器600中的每一个连接到重分布线300中的每一条的一部分。介电层390可以被设置成覆盖重分布线300，以将重分布线300彼此电绝缘。
参照图1和图2，半导体晶片100可以具有其上设置有介电层390的第一表面101、位于介电层390对面的第二表面102以及从第一表面101的边缘延伸到第二表面102的边缘的第二侧表面103。半导体晶片100的第一表面101可以对应于其上设置有集成电路的有源表面。半导体晶片100的第二表面102可以对应于半导体晶片100的与有源表面相对的底表面或背面表面。第一表面101和第二表面102中的术语“第一”和“第二”仅用于将表面彼此区分开，而不是用于意指表面的特定顺序。
可以在半导体晶片100的第一表面101上设置接触焊盘110。接触焊盘110可以是用作将半导体晶片100电连接到外部装置或系统的路径的导电图案。接触焊盘110可以是布置在半导体晶片100的中心区域121中的中心焊盘，如图4中例示的。接触焊盘110可以在中心区域121的第一表面101上被布置成两列。半导体晶片100可以包括中心区域121和分别位于中心区域121两侧的两个边缘区域123。
参照图2，桥式晶片200可以被设置成与半导体晶片100的第二侧表面103间隔开。桥式晶片200可以具有彼此相对的第三表面201和第四表面202以及彼此相对的第三侧表面203和第四侧表面204。桥式晶片200可以被设置成使得桥式晶片200的第三表面201面向与半导体晶片100的第一表面101相同的方向。桥式晶片200的第三表面201可以与半导体晶片100的第一表面101共面。也就是说，桥式晶片200的第三表面201可以位于与半导体晶片100的第一表面101基本上相同的高度处。
参照图2和图4，桥式晶片200可以设置在半导体晶片100旁边，使得桥式晶片200的第三侧表面203面向半导体晶片100的第二侧表面103。桥式晶片200可以与半导体晶片100间隔开一定距离S。
参照图2，在桥式晶片200的第四表面202和半导体晶片100的第二表面102之间可以存在高度差H。桥式晶片200可以设置在半导体晶片100旁边，使得桥式晶片200的第四表面202和半导体晶片100的第二表面102构成台阶结构。桥式晶片200可以比半导体晶片100薄。与桥式晶片200的第三表面201和第四表面202之间的距离对应的厚度T1(也被称为第一厚度)可以小于与半导体晶片100的第一表面101和第二表面102之间的距离对应的厚度T2(也被称为第二厚度)。在一实施方式中，桥式晶片200的厚度T1可以是半导体晶片100的厚度T2的大致一半。
桥式晶片200可以包括通孔210，通孔210穿透桥式晶片200的主体，以从第三表面201延伸到第四表面202。桥式晶片200的主体可以包含诸如硅材料这样的半导体材料。如果桥式晶片200的主体包含硅材料，则可以使用硅加工技术来形成通孔210。在这种情况下，通孔210可以是具有相对细小直径D1的硅通孔(TSV)(在本说明书中也被称为第一直径)。通孔210可以由导电金属材料(例如，包括铜材料的金属材料)形成。
由于与半导体晶片100的厚度T2相比，桥式晶片200的厚度T1相对较小，因此通孔210的长度(对应于高度)可以相对短。例如，如果用厚度与半导体晶片100基本上相同的厚桥式晶片替换桥式晶片200，则穿透厚桥式晶片的通孔的长度可以大于通孔210的长度。然而，根据一实施方式，通孔210可以被形成为穿透比半导体晶片100薄的桥式晶片200。因此，通孔210可以被形成为具有相对短的长度。为了形成穿透厚桥式晶片并具有细小直径的通孔，可能有必要增大通孔的全通孔的宽高比。在不增加全通孔的直径的情况下增大全通孔的宽高比可能存在限制。也就是说，如果通孔的长度增大，则通孔的直径也可以增大。然而，根据所描述的实施方式，桥式晶片200的厚度T1可以具有相对小的值。因此，穿透桥式晶片200的通孔210可以被形成为具有相对短的长度，具有细小的直径D1。因此，能够增加设置在桥式晶片200中的通孔210的数目，因为通孔210被形成为具有细小直径D1。
参照图2，导电的柱凸块400可以被设置成从桥式晶片200的第四表面202突出。导电的柱凸块400可以分别与通孔210电连接。在平面图中，导电的柱凸块400可以被设置成分别与通孔210交叠。导电的柱凸块400可以从桥式晶片200的第四表面202突出，使得导电的柱凸块400中的每一个的第一侧表面401的侧表面面向半导体晶片100的第二侧表面103的上部。
半导体封装10可以包括覆盖桥式晶片200的第四表面202的模具层500。模具层500可以被形成为覆盖桥式晶片200的第四表面202。模具层500可以被形成为包围导电的柱凸块400的侧表面。模具层500可以被形成为直接覆盖导电的柱凸块400的第一侧表面401。模具层500可以被形成为露出导电的柱凸块400的顶表面402。导电的柱凸块400的顶表面402可以与模具层500的顶表面501共面。
其它连接器(未例示)可以附接或连接到导电的柱凸块400的顶表面402，以将导电的柱凸块400电连接到另一半导体封装或外部装置。导电的柱凸块400可以被模具层500包围。导电的柱凸块400可以基本上穿透覆盖桥式晶片200的第四表面202的模具层500的部分。因此，导电的柱凸块400可以充当用于将通孔210的电路径延伸直至模具层500的顶表面501的延伸线。
尽管通孔210之间的空间被填充有诸如硅材料这样的半导体材料，但是导电的柱凸块400之间的空间可以被填充有诸如包含环氧塑封料(EMC)材料的模具层500这样的介电层。
由于通孔210穿透包含半导体材料的桥式晶片200的主体，因此与通孔210穿透绝缘基板的情况相比，通孔210中的每一个的阻抗分量可以增加。另外，如果通孔210被设置在有限的区域或有限的空间中，则通孔210之间的距离可以减小，从而造成由于噪声信号更频繁地出现而导致的串扰现象。当半导体封装在高频下操作时，串扰现象会影响半导体封装的信号传输特性或信号完整性特性。根据所描述的实施方式，柱凸块400之间的空间可以被填充有介电材料，例如，环氧塑封料(EMC)材料。因此，即使通孔210被设置成穿透包含半导体材料的桥式晶片200，由于存在填充柱凸块400之间的空间的介电材料(即，模具层500)，也能够改善对半导体封装10的总体串扰现象的抑制。例如，硅材料在室温且在1.0kHz的频率下可以具有约11.68的介电常数，而EMC材料在室温且在1.0kHz的频率下可以具有约3.7的介电常数。桥式晶片200和模具层500之间的这种介电常数差异会影响诸如半导体封装10的信号传输特性或信号完整性特性这样的电特性。
柱凸块400中的每一个可以具有比通孔210中的每一个的第一直径D1大的第二直径D2。由于通孔210中的每一个的第一直径D1小于连接到通孔210的柱凸块400中的每一个的第二直径D2，因此通孔210之间的距离可以相对大于柱凸块400之间的距离。也就是说，柱凸块400可以被设置成使得柱凸块400之间的距离小于通孔210之间的距离。例如，相邻的柱凸块之间的距离可以小于对应的相邻通孔之间的距离。另外，柱凸块400之间的空间可以被填充有介电材料，并且通孔210之间的空间可以被填充有半导体材料。由于通孔210之间的距离可以相对大于柱凸块400之间的距离，因此能够减少由于通过相邻的通孔210传输的信号之间的干扰而产生的噪声。
如上所述，为了减少由于通过相邻的通孔210传输的信号之间的干扰而产生的噪声，可能有必要增大通孔210之间的距离。为了在不改变通孔210的节距大小的情况下增大通孔210之间的距离，可能需要减小第一直径D1。为了形成具有与比穿透桥式晶片200的第二直径D2小的细小直径对应的第一直径D1的通孔210，可能需要减小桥式晶片200的厚度T1。根据一实施方式，桥式晶片200可以被设置成具有比半导体晶片100的厚度T2小的厚度T1。因此，通孔210中的每一个可以被形成为具有硅通孔(TSV)形状。结果，可以增大通孔210之间的距离，以抑制由于通过相邻的通孔210传输的信号之间的干扰而产生的噪声。
柱凸块400中的每一个可以具有包含铜材料的金属柱的形状。柱凸块400的长度L(即，高度)可以小于柱凸块400的第二直径D2。例如，柱凸块400中的每一个的长度L可以为约60微米。柱凸块400的长度L可以与桥式晶片200的第一厚度T1大致相同。例如，桥式晶片200的第一厚度T1可以为约50微米。柱凸块400中的每一个可以具有约100微米的第二直径D2。相比之下，通孔210中的每一个的第一直径D1可以为约0.5微米。由于柱凸块400被形成为具有与通孔210相比相对大的直径(即，第二直径D2)，因此诸如焊料凸块这样的连接器(未例示)可以直接连接到柱凸块400的各个顶表面402。因此，不需要用于增加连接器(未例示)和柱凸块400的顶表面402之间的接触区域的额外导电焊盘。
模具层500可以延伸以填充半导体晶片100的第二侧表面103和柱凸块400的第一侧表面401之间的空间。模具层500可以延伸以基本上覆盖半导体晶片100的第二侧表面103的整个部分。模具层500还可以延伸以覆盖桥式晶片200的面向半导体晶片100的第二侧表面103的第三侧表面203。模具层500还可以延伸以填充半导体晶片100的第二侧表面103和桥式晶片200的第三侧表面203之间的空间。
参照图2和图5，模具层500可以被形成为露出半导体晶片100的第二表面102。半导体晶片100的第二表面102可以与模具层500的顶表面501共面。也就是说，模具层500的顶表面501可以位于与半导体晶片100的第二表面102基本上相同的高度处。柱凸块400的顶表面402可以与半导体晶片100的第二表面102共面。由于模具层500被形成为露出半导体晶片100的第二表面102，因此与模具层500被形成为覆盖半导体晶片100的整个部分的情况相比，半导体封装10的总厚度可以具有减小的厚度。
模具层500可以被形成为露出桥式晶片200的与半导体晶片100相对的第四侧表面204。可以通过将模具层500形成为露出桥式晶片200的第四侧表面204来提高半导体封装10的热辐射效率。被模具层500露出的桥式晶片200的第四侧表面204和半导体晶片100的第二表面102可以充当半导体封装10的热辐射路径。
模具层500可以覆盖桥式晶片200的第三侧表面203和半导体晶片100的第二侧表面103，并且可以延伸以覆盖桥式晶片200的第四表面202和柱凸块400的第一侧表面401。因此，能够提高模具层500与桥式晶片200的接合力，因为柱凸块400与通孔210结合并且模具层500延伸以包围柱凸块400的第一侧表面401。
再次参照图2和图4，半导体封装10还可以包括重分布线300。重分布线300可以被设置成将半导体晶片100电连接到通孔210。重分布线300中的每一条可以包括将半导体晶片100的接触焊盘110中的一个电连接到通孔210中的任一个的导电图案。重分布线300可以被形成为包含诸如铝(Al)材料、铜(Cu)材料、金(Au)材料等这样的金属材料。
重分布线300中的每一条可以包括焊盘交叠部分310、延伸线320或330+340以及通孔焊盘370。延伸线320和330+340可以包括第一延伸线320、第二延伸线330和第三延伸线340。焊盘交叠部分310可以接合到半导体晶片100的接触焊盘110中的任一个。焊盘交叠部分310可以与半导体晶片100的接触焊盘110中的一个接触，以将接触焊盘110中的一个电连接到延伸线320、330和340中的任一条。焊盘交叠部分310可以与半导体晶片100的接触焊盘110中的任一个交叠，以具有焊盘形状。重分布线300的通孔焊盘370可以被布置成具有比接触焊盘110的节距大小大的节距大小。
通孔焊盘370可以是与桥式晶片200的通孔210中的任一个连接的导电图案。通孔210的第一端可以分别连接到柱凸块400，并且通孔210的第二端可以分别连接到重分布线300的通孔焊盘370。重分布线300的通孔焊盘370可以设置在桥式晶片200的与柱凸块400相对的第三表面201上，并且柱凸块400可以设置在桥式晶片200的与通孔焊盘370相对的第四表面202上。通孔210可以对应于将通孔焊盘370电连接到相应的柱凸块400的导电图案。通孔焊盘370可以被设置成在平面图中与相应的通孔210交叠，并且柱凸块400可以被设置成在平面图中与相应的通孔210交叠。因此，当从平面图观看时，通孔焊盘370也可以被设置成分别与柱凸块400交叠。通孔焊盘370可以是具有与柱凸块400的第二直径D2基本上相等或大致相同的第三直径D3的导电图案。通孔焊盘370可以具有比通孔210的第一直径D1大的第三直径D3。
重分布线300的通孔焊盘370可以在桥式晶片200的第三表面201上被布置成多列。如图4的平面图中例示的，通孔焊盘370可以包括布置在第一列的通孔焊盘371、布置在第二列的通孔焊盘372、布置在第三列的通孔焊盘373、布置在第四列的通孔焊盘375和布置在第五列的通孔焊盘377。可以将第一列至第五列顺序定位成逐渐远离半导体晶片100。如图4中例示的，通孔焊盘370可以被布置成棋盘形状(即，矩阵形式)。然而，图4中例示的实施方式可以仅仅是本公开的各个实施方式中的一个。例如，在一些其它实施方式中，当从平面图观看时，每列中的通孔焊盘370可以沿着列方向以Z字形方式布置。
重分布线300的第一延伸线320可以对应于将布置在第一列的通孔焊盘371电连接到第一组焊盘交叠部分310的延伸线。也就是说，第一延伸线320可以将布置在第一列的通孔焊盘371电连接到第一组接触焊盘110。通孔210中的一些可以通过布置在第一列的通孔焊盘371、第一延伸线320和第一组焊盘交叠部分310电连接到半导体晶片100的接触焊盘110中的一些。第一延伸线320可以是从半导体晶片100的第一表面101跨越模具层500延伸到桥式晶片200的第三表面201上的导电图案。
参照图3和图4，重分布线300的第二延伸线330可以对应于将布置在第二列的通孔焊盘372电连接到第二组焊盘交叠部分310的延伸线。也就是说，第二延伸线330可以将布置在第二列的通孔焊盘372电连接到第二组接触焊盘110。通孔210中的一些可以通过布置在第二列的通孔焊盘372、第二延伸线330和第二组焊盘交叠部分310电连接到半导体晶片100的接触焊盘110中的一些。第二延伸线330可以是从半导体晶片100的第一表面101跨越模具层500延伸到桥式晶片200的第三表面201上的导电图案。如图4中例示的，第一延伸线320和第二延伸线330可以交替地设置。
重分布线300的第三延伸线340可以对应于将布置在第二列的通孔焊盘372电连接到布置在第三列的通孔焊盘373的延伸线。由于第三延伸线340将布置在第二列的通孔焊盘372电连接到布置在第三列的通孔焊盘373，因此通孔210当中的与第二列的通孔焊盘372联接的第一通孔212可以电连接到通孔210当中的与第三列的通孔焊盘373联接的第二通孔213。第三延伸线340可以将第一通孔212电连接到与第一通孔212相邻的第二通孔213。第三延伸线340可以设置在桥式晶片200的第三表面201上。
第一通孔212中的一个和第二通孔213中的一个可以通过第三延伸线340中的任一条电连接到第二延伸线330中的任一条。即使通过第一通孔212异常地传输信号，信号也可以通过第二通孔213正常地传输到第二延伸线330。因此，能够实现半导体封装10中包括的半导体晶片100的可靠信号路径。尽管第二延伸线330提供了数据信号路径，但是第一延伸线320可以被用作包括电力电压线和接地电压线的电源线。
布置在第四列的通孔焊盘375和布置在第五列的通孔焊盘377可以设置在桥式晶片200的第三表面201上，以充当第一虚设焊盘。也就是说，第四列中的通孔焊盘375和第五列中的通孔焊盘377可以与第一延伸线320、第二延伸线330和第三延伸线340电断开和隔离。由于第四列中的通孔焊盘375和第五列中的通孔焊盘377对应于第一虚设焊盘，因此与第四列中的通孔焊盘375和第五列中的通孔焊盘377连接的通孔210也可以对应于电绝缘的第一虚设通孔215。连接到第一虚设通孔215的柱凸块400也可以对应于电绝缘的第一虚设柱凸块413。第一虚设焊盘375和377、第一虚设通孔215和第一虚设柱凸块413可以被提供作为冗余预备构件。
再次参照图2，半导体封装10可以包括介电层390，介电层390露出通孔焊盘370而覆盖第一延伸线320、第二延伸线330和第三延伸线340以及焊盘交叠部分310，以将延伸线320、330和340彼此电绝缘。介电层390可以被形成为覆盖半导体晶片100的第一表面101、桥式晶片200的第三表面201以及半导体晶片100和桥式晶片200之间的模具层500。介电层390可以包括露出通孔焊盘370的阻焊层。
连接器600可以附接到露出的通孔焊盘370，以将半导体封装10电连接到外部装置或另一半导体封装。可以使用焊料凸块或焊料球来实现连接器600。
图6是例示根据实施方式的半导体封装11的截面图。在图6中，具有与图1至图5中例示相同的形状的构件表示基本上相同的元件。在图6中，与图1至图5中使用的相同的参考标号表示基本上相同的元件。
参照图6，半导体封装11可以包括模具层500-1，模具层500-1具有包括在图2的半导体封装10中的模具层500的扩展形状。模具层500-1可以包围柱凸块400-1的第一侧表面401-1，并且可以露出柱凸块400-1的顶表面402-1。柱凸块400-1可以穿透模具层500-1，以具有与图2中例示的柱凸块400相同的功能。模具层500-1可以覆盖桥式晶片200的第四表面202，并且可以延伸以覆盖桥式晶片200的与半导体晶片100相对的第四侧表面204。由于模具层500-1覆盖桥式晶片200的第四表面202以保护桥式晶片200，因此桥式晶片200不会暴露于外部环境。因此，模具层500-1可以抑制因外部环境造成的桥式晶片200的损坏或者在桥式晶片200中形成裂缝。另外，模具层500-1可以延伸以覆盖半导体晶片100的与接触焊盘110相对的第二表面102。
图7是例示根据实施方式的半导体封装12的截面图。图8是例示根据实施方式的半导体封装12-S的截面图。图8中例示的半导体封装12-S可以对应于包括垂直层叠的一对半导体封装12的层叠封装。在图7和图8中，具有与图1至图5中例示相同的形状的构件表示基本上相同的元件。在图7和图8中，与图1至图5中使用的相同的参考标号表示基本上相同的元件。
参照图7，半导体封装12可以包括位于半导体晶片100一侧的桥式晶片200-2。半导体封装12还可以包括将桥式晶片200-2的通孔210电连接到半导体晶片100的接触焊盘110的重分布线300-2。虚设晶片250可以位于半导体晶片100的与桥式晶片200-2相对的另一侧。
与桥式晶片200-2不同，虚设晶片250可以没有通孔。但是，可以在虚设晶片250上设置第二虚设焊盘370-5。当连接器600-2附接到与穿透桥式晶片200-2的主体的通孔210连接的通孔焊盘370-2时，虚设连接器600-5可以附接到第二虚设焊盘370-5。第二虚设焊盘370-5可以与半导体晶片100电绝缘。设置在虚设晶片250上的第二虚设柱凸块400-5也可以与半导体晶片100电绝缘。
虚设晶片250可以对应于具有小于桥式晶片200-2的宽度W1的宽度W2的半导体晶片。因此，与虚设晶片250具有与桥式晶片200-2相同的宽度的情况相比，能够减小半导体封装12的总宽度W3。在平面图中，虚设晶片250和桥式晶片200-2可以在垂直于宽度方向的方向上具有基本上相同的长度。在其它实施方式中，虚设晶片250可以具有与桥式晶片200-2基本上相同的大小。另选地，虚设晶片250的大小可以是与桥式晶片200-2大致相同的大小。
参照图7和图8，由于虚设晶片250和桥式晶片200-2分别位于半导体晶片100的两侧，因此半导体封装12可以由于虚设晶片250的凸块连接结构而具有稳定的结构。因此，当具有与半导体封装12相同配置的第一子封装12-1和具有与半导体封装12相同配置的第二子封装12-2垂直地层叠以提供半导体封装12-S时，半导体封装12-S可以被很好地平衡。
第一子封装12-1和第二子封装12-2可以彼此物理地接合，并且可以通过连接器600-2彼此电连接。在这种情况下，设置在第一子封装12-1的虚设晶片250-1上的第二虚设柱凸块400-5可以使用虚设连接器600-5接合到设置在第二子封装12-2的虚设晶片250-2上的第二虚设焊盘370-5。虚设连接器600-5、第二虚设柱凸块400-5、第二虚设焊盘370-5以及虚设晶片250-1和250-2可以充当用于防止第二子封装12-2倾斜的平衡件。也就是说，可以引入虚设连接器600-5、第二虚设柱凸块400-5、第二虚设焊盘370-5以及虚设晶片250-1和250-2，以在第二子封装12-2层叠在第一子封装12-1上时保持平衡。因此，虚设连接器600-5、第二虚设柱凸块400-5、第二虚设焊盘370-5以及虚设晶片250-1和250-2可以提供半导体封装12-S的对称结构，以防止由于半导体封装12-S的不对称结构而产生半导体封装12-S的物理缺陷。
图9是例示根据实施方式的半导体封装13的截面图。在图9中，具有与图1至图5中例示相同的形状的构件表示基本上相同的元件。在图9中，与图1至图5中使用的相同的参考标号表示基本上相同的元件。
参照图9，半导体封装13可以被配置为包括垂直层叠在封装基板700上的多个子封装(即，第一子封装10-1、第二子封装10-2、第三子封装10-3和第四子封装10-4)。封装基板700可以包括具有电路互连线的互连结构层，例如，印刷电路板(PCB)或中介层。虽然图9例示了半导体封装13包括第一子封装10-1、第二子封装10-2、第三子封装10-3和第四子封装10-4的示例，但是可以根据各个实施方式将子封装的数目设置成不同。外部连接器750可以附接到封装基板700，以将半导体封装13电连接到另一电子系统。
第一子封装10-1、第二子封装10-2、第三子封装10-3和第四子封装10-4中的每一个可以具有与参照图1至图5描述的半导体封装10基本上相同的配置。第一子封装10-1、第二子封装10-2、第三子封装10-3和第四子封装10-4中的每一个可以被配置为包括半导体晶片100、分别设置在半导体晶片100两侧的一对桥式晶片200、柱凸块400、模具层500(下文中，被称为第一模具层)和重分布线300。第一子封装10-1、第二子封装10-2、第三子封装10-3和第四子封装10-4可以通过连接器600彼此电连接。连接器600可以将上子封装(例如，第二子封装10-2)的通孔焊盘370电连接到下子封装(例如，第一子封装10-1)的柱凸块400。连接器600可以直接接合到下子封装(例如，第一子封装10-1)的柱凸块400。柱凸块400中的每一个的顶表面402可以具有足以与连接器600中的任一个接触的面积。因此，在柱凸块400上可以不需要额外的导电焊盘。
半导体封装13还可以包括覆盖并保护第一子封装10-1、第二子封装10-2、第三子封装10-3和第四子封装10-4的层叠结构的第二模具层500-3。第二模具层500-3可以延伸以填充第一子封装10-1、第二子封装10-2、第三子封装10-3和第四子封装10-4之间的空间。第二模具层500-3可以包含诸如环氧塑封料(EMC)材料这样的包封材料。
图9中的半导体封装13例示了图1的半导体封装10被用在模块封装中或者用作层叠封装中的能够层叠的子封装的示例。半导体封装(图1中的10)的桥式晶片(图1中的200)可以提供用于将垂直层叠的第一子封装10-1、第二子封装10-2、第三子封装10-3和第四子封装10-4彼此电连接的垂直互连结构。图6或图7中例示的半导体封装11或12也可以被用作构成诸如图9中的半导体封装13这样的层叠封装的子封装。
如上所述，图9中的半导体封装13可以采用图1的半导体封装10作为垂直层叠以构成半导体封装13的子封装中的每一个。因此，半导体封装13可以提供具有大容量的紧凑封装。
根据各个实施方式，半导体封装10可以被设置成包括半导体晶片100和与半导体晶片100间隔开的桥式晶片200。另外，包括半导体晶片100和与半导体晶片100间隔开的桥式晶片200的半导体封装10可以被用作垂直层叠的多个子封装中的每一个，以提供与层叠封装对应的半导体封装13。
图10是例示包括采用根据本公开的实施方式的至少一个半导体封装的存储卡7800的电子系统的框图。存储卡7800可以包括诸如非易失性存储器件这样的存储器7810和存储控制器7820。存储器7810和存储控制器7820可以存储数据或者读出已存储的数据。存储器7810和存储控制器7820中的至少一个可以包括根据本公开的实施方式的至少一个半导体封装。
存储器7810可以包括根据本公开的实施方式制造的非易失性存储器件。存储控制器7820可以控制存储器7810，使得响应于来自主机7830的读/写请求而读出已存储的数据或者存储数据。
图11是例示包括根据本公开的实施方式的至少一个半导体封装的电子系统8710的框图。电子系统8710可以包括控制器8711、输入/输出装置8712和存储器8713。控制器8711、输入/输出装置8712和存储器8713可以通过提供供数据移动的路径的总线8715彼此联接。
在一实施方式中，控制器8711可以包括一个或更多个微处理器、数字信号处理器、微控制器和/或能够执行与这些组件相同的功能的逻辑器件。控制器8711或存储器8713可以包括根据本公开的实施方式的一个或更多个半导体封装。输入/输出装置8712可以包括从键区、键盘、显示装置、触摸屏等当中选择的至少一个。存储器8713是用于存储数据的器件。存储器8713可以存储将由控制器8711执行的数据和/或命令等。
存储器8713可以包括诸如DRAM这样的易失性存储器件和/或诸如闪存存储器这样的非易失性存储器件。例如，可以将闪存存储器安装到诸如移动终端或台式计算机这样的信息处理系统。闪存存储器可以构成固态盘(SSD)。在这种情况下，电子系统8710可以将大量数据稳定地存储在闪存存储器系统中。
电子系统8710还可以包括接口8714，接口8714被配置成向通信网络发送数据和从通信网络接收数据。接口8714可以是有线或无线类型。例如，接口8714可以包括天线或者有线或无线收发器。
电子系统8710可以被实现为移动系统、个人计算机、工业计算机或执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任一个。
如果电子系统8710是能够执行无线通信的设备，则电子系统8710可以用于使用CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美洲数字蜂窝)、E-TDMA(增强时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)或WiBro(无线宽带互联网)的技术的通信系统。
已经出于例示目的公开了本公开的实施方式。本领域的技术人员将领会的是，能够在不脱离本公开和所附的权利要求的范围和精神的情况下进行各种修改、添加和替换。
相关申请的交叉引用
本申请要求于2018年4月30日提交的韩国专利申请No.10-2018-0050264的优先权，该韩国专利申请的全部内容以引用方式并入本文中。

Claims (29)

1.一种半导体封装，该半导体封装包括：
半导体晶片，该半导体晶片上设置有接触焊盘；
桥式晶片，该桥式晶片被设置成与所述半导体晶片间隔开；
通孔，所述通孔穿透所述桥式晶片；
柱凸块，所述柱凸块连接到所述通孔的第一端，以从所述桥式晶片的顶表面突出；
模具层，该模具层被设置成覆盖所述桥式晶片，以包围所述柱凸块的第一侧表面并且露出所述柱凸块的顶表面；以及
重分布线，所述重分布线包括与所述通孔的第二端连接的通孔焊盘和与所述通孔焊盘连接的延伸线，
其中，所述通孔焊盘被布置成第一列、第二列和第三列，并且
其中，所述延伸线包括：
第一延伸线，所述第一延伸线将所述第一列中的所述通孔焊盘连接到所述接触焊盘当中的第一组接触焊盘；
第二延伸线，所述第二延伸线将所述第二列中的所述通孔焊盘连接到所述接触焊盘当中的第二组接触焊盘；以及
第三延伸线，所述第三延伸线将所述第二列中的所述通孔焊盘连接到所述第三列中的所述通孔焊盘。
2.根据权利要求1所述的半导体封装，其中，所述通孔焊盘中的每一个的直径大于所述通孔中的每一个的直径。
3.根据权利要求1所述的半导体封装，其中，所述通孔焊盘被布置在所述桥式晶片上，以具有比所述半导体晶片上的所述接触焊盘的节距大小大的节距大小。
4.根据权利要求1所述的半导体封装，其中，所述桥式晶片的厚度小于所述半导体晶片的厚度。
5.根据权利要求4所述的半导体封装，其中，所述桥式晶片的厚度是所述半导体晶片的厚度的大致一半。
6.根据权利要求1所述的半导体封装，
其中，所述桥式晶片被设置在所述半导体晶片的一侧，使得所述半导体晶片的第二侧表面面向所述桥式晶片的第三侧表面；并且
其中，所述模具层延伸以覆盖所述半导体晶片的所述第二侧表面和所述桥式晶片的所述第三侧表面并且填充所述半导体晶片和所述桥式晶片之间的空间。
7.根据权利要求6所述的半导体封装，其中，所述模具层露出所述桥式晶片的与所述半导体晶片相对的第四侧表面。
8.根据权利要求6所述的半导体封装，其中，所述模具层延伸以覆盖所述桥式晶片的与所述半导体晶片相对的第四侧表面。
9.根据权利要求6所述的半导体封装，
其中，所述柱凸块被设置成使得所述柱凸块的所述第一侧表面面向所述半导体晶片的所述第二侧表面；并且
其中，所述模具层填充所述半导体晶片的所述第二侧表面和所述柱凸块的所述第一侧表面之间的空间。
10.根据权利要求9所述的半导体封装，
其中，所述模具层露出所述半导体晶片的与所述接触焊盘相对的表面；并且
其中，所述柱凸块的顶表面位于与所述半导体晶片的与所述接触焊盘相对的表面基本上相同的高度处。
11.根据权利要求9所述的半导体封装，其中，所述模具层延伸以覆盖所述半导体晶片的与所述接触焊盘相对的表面。
12.根据权利要求1所述的半导体封装，该半导体封装还包括：
第一虚设焊盘，所述第一虚设焊盘被设置在所述桥式晶片上，以与所述通孔焊盘相邻并且与所述第一延伸线、所述第二延伸线和所述第三延伸线电断开；
第一虚设通孔，所述第一虚设通孔穿透所述桥式晶片，以连接到所述第一虚设焊盘；以及
第一虚设柱凸块，所述第一虚设柱凸块连接到所述第一虚设通孔。
13.根据权利要求1所述的半导体封装，该半导体封装还包括与所述通孔焊盘连接的连接器。
14.根据权利要求1所述的半导体封装，该半导体封装还包括附加桥式晶片，该附加桥式晶片被设置在所述半导体晶片的与所述桥式晶片相对的一侧。
15.根据权利要求1所述的半导体封装，该半导体封装还包括：
虚设晶片，该虚设晶片被设置在所述半导体晶片的与所述桥式晶片相对的一侧；以及
第二虚设焊盘，所述第二虚设焊盘被设置在所述虚设晶片上并且与所述半导体晶片电绝缘。
16.根据权利要求15所述的半导体封装，其中，所述虚设晶片的宽度小于所述桥式晶片的宽度。
17.根据权利要求1所述的半导体封装，
其中，所述柱凸块中的每一个的直径大于所述通孔中的每一个的直径；
其中，所述柱凸块之间的距离小于所述通孔之间的距离。
18.根据权利要求1所述的半导体封装，
其中，所述柱凸块之间的空间被填充有绝缘材料；并且
其中，所述通孔之间的空间被填充有构成所述桥式晶片的主体的半导体材料。
19.一种半导体封装，该半导体封装包括：
半导体晶片，该半导体晶片具有设置有接触焊盘的第一表面、位于所述接触焊盘对面的第二表面以及从所述第一表面的边缘延伸到所述第二表面的边缘的第二侧表面；
桥式晶片，该桥式晶片具有与所述第一表面共面的第三表面、与所述第三表面相对并且位于与所述第二表面不同的高度处的第四表面、面向所述第二侧表面中的一个的第三侧表面以及从所述第三表面延伸到所述第四表面的通孔；
柱凸块，所述柱凸块连接到所述通孔的第一端，以从所述桥式晶片的所述第四表面突出并且具有面向所述第二侧表面中的一个的第一侧表面；
模具层，该模具层被设置成覆盖所述桥式晶片的所述第四表面，以包围所述柱凸块的所述第一侧表面，填充所述半导体晶片的所述第二侧表面和所述柱凸块的所述第一侧表面之间的空间，并且露出所述柱凸块的顶表面；以及
重分布线，所述重分布线将所述接触焊盘电连接到所述通孔的第二端。
20.根据权利要求19所述的半导体封装，其中，所述重分布线包括：
通孔焊盘，所述通孔焊盘连接到所述通孔的第二端并且被布置成第一列、第二列和第三列，其中，所述通孔焊盘中的每一个的直径大于所述通孔中的每一个的直径；
第一延伸线和第二延伸线，所述第一延伸线和所述第二延伸线从所述半导体晶片的所述第一表面延伸到所述桥式晶片的所述第三表面上，以将所述接触焊盘电连接到布置在所述第一列和所述第二列的所述通孔焊盘；以及
第三延伸线，所述第三延伸线被设置在所述桥式晶片的所述第三表面上，以将布置在所述第三列的所述通孔焊盘电连接到布置在所述第二列的所述通孔焊盘，
其中，所述重分布线中的每一条包括所述第一延伸线和所述第二延伸线中的一条以及布置在所述第一列和所述第二列的所述通孔焊盘中的一个。
21.根据权利要求19所述的半导体封装，
其中，所述模具层延伸以覆盖所述半导体晶片的所述第二表面；并且
其中，所述半导体晶片的所述第二表面上的所述模具层的厚度小于所述桥式晶片的所述第四表面上的所述模具层的厚度。
22.一种半导体封装，该半导体封装包括：
半导体晶片，该半导体晶片上设置有接触焊盘；
桥式晶片，该桥式晶片与所述半导体晶片间隔开并且被配置为包括穿透所述桥式晶片的主体的通孔；
柱凸块，所述柱凸块连接到所述通孔的第一端，以从所述桥式晶片的顶表面突出；
模具层，该模具层填充所述桥式晶片和所述半导体晶片之间的空间，延伸以包围所述柱凸块的侧表面，并且露出所述柱凸块的顶表面；以及
重分布线，所述重分布线将所述通孔的第二端电连接到所述接触焊盘。
23.根据权利要求22所述的半导体封装，其中，所述模具层露出所述桥式晶片的与所述半导体晶片相对的侧表面。
24.根据权利要求22所述的半导体封装，其中，所述模具层延伸以覆盖所述桥式晶片的与所述半导体晶片相对的侧表面。
25.根据权利要求22所述的半导体封装，
其中，所述模具层延伸以覆盖所述半导体晶片的与所述重分布线相对的表面；
其中，所述半导体晶片的与所述重分布线相对的表面上的所述模具层的厚度小于包围所述柱凸块的侧表面的所述模具层的厚度。
26.根据权利要求22所述的半导体封装，该半导体封装还包括与所述重分布线连接的连接器。
27.一种半导体封装，该半导体封装包括垂直层叠的多个子封装，所述多个子封装中的每一个包括：
半导体晶片，该半导体晶片上设置有接触焊盘；
桥式晶片，该桥式晶片被设置成与所述半导体晶片间隔开；
通孔，所述通孔穿透所述桥式晶片；
柱凸块，所述柱凸块连接到所述通孔的第一端，以从所述桥式晶片的顶表面突出；
第一模具层，该第一模具层被设置成覆盖所述桥式晶片，以包围所述柱凸块的第一侧表面并且露出所述柱凸块的顶表面；以及
重分布线，所述重分布线包括与所述通孔的第二端连接的通孔焊盘和与所述通孔焊盘连接的延伸线，
其中，所述通孔焊盘被布置成第一列、第二列和第三列，并且
其中，所述延伸线包括：
第一延伸线，所述第一延伸线将所述第一列中的所述通孔焊盘连接到所述接触焊盘当中的第一组接触焊盘；
第二延伸线，所述第二延伸线将所述第二列中的所述通孔焊盘连接到所述接触焊盘当中的第二组接触焊盘；以及
第三延伸线，所述第三延伸线将所述第二列中的所述通孔焊盘连接到所述第三列中的所述通孔焊盘。
28.根据权利要求27所述的半导体封装，该半导体封装还包括设置在所述子封装之间的连接器，
其中，所述多个子封装包括下子封装和层叠在所述下子封装上的上子封装，并且
其中，所述连接器将所述上子封装的所述通孔焊盘连接到所述下子封装的所述柱凸块。
29.根据权利要求27所述的半导体封装，该半导体封装还包括第二模具层，该第二模具层覆盖所述多个子封装并且延伸以填充所述多个子封装之间的空间。
CN201811440817.5A 2018-04-30 2018-11-29 包括与半导体晶片间隔开的桥式晶片的半导体封装 Pending CN110416175A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0050264 2018-04-30
KR1020180050264A KR102517464B1 (ko) 2018-04-30 2018-04-30 반도체 다이와 이격된 브리지 다이를 포함하는 반도체 패키지

Publications (1)

Publication Number Publication Date
CN110416175A true CN110416175A (zh) 2019-11-05

Family

ID=68292856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811440817.5A Pending CN110416175A (zh) 2018-04-30 2018-11-29 包括与半导体晶片间隔开的桥式晶片的半导体封装

Country Status (4)

Country Link
US (1) US10903131B2 (zh)
KR (1) KR102517464B1 (zh)
CN (1) CN110416175A (zh)
TW (1) TWI761632B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110867434A (zh) * 2018-08-28 2020-03-06 爱思开海力士有限公司 包括桥接晶片的堆叠封装
CN113471188A (zh) * 2020-03-30 2021-10-01 南亚科技股份有限公司 半导体封装及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210027703A (ko) * 2019-09-02 2021-03-11 삼성디스플레이 주식회사 표시 장치
KR102674087B1 (ko) * 2019-09-06 2024-06-12 에스케이하이닉스 주식회사 전자기간섭 차폐층을 포함하는 반도체 패키지
TWI732517B (zh) * 2020-04-09 2021-07-01 矽品精密工業股份有限公司 電子封裝件及其製法
KR20220028741A (ko) * 2020-08-31 2022-03-08 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
TWI807420B (zh) * 2021-09-15 2023-07-01 大陸商青島新核芯科技有限公司 電子裝置及其製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713850B1 (en) * 2000-11-10 2004-03-30 Siliconware Precision Industries Co., Ltd. Tape carrier package structure with dummy pads and dummy leads for package reinforcement
US20100133704A1 (en) * 2008-12-01 2010-06-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an Interposer Package with Through Silicon Vias
CN104364902A (zh) * 2012-05-25 2015-02-18 Nepes株式会社 半导体封装、其制造方法及封装体叠层
CN105390464A (zh) * 2014-08-27 2016-03-09 三星电子株式会社 半导体装置和制造半导体装置的方法
CN106057788A (zh) * 2015-04-13 2016-10-26 爱思开海力士有限公司 具有中介层的半导体封装及其制造方法
CN106252324A (zh) * 2015-06-09 2016-12-21 华亚科技股份有限公司 封装上封装堆叠封装构件
CN106505062A (zh) * 2015-09-03 2017-03-15 钰桥半导体股份有限公司 互连基板、其制作方法及垂直堆叠式半导体组件
US20170263546A1 (en) * 2014-03-07 2017-09-14 Bridge Semiconductor Corporation Wiring board with electrical isolator and base board incorporated therein and semiconductor assembly and manufacturing method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236798B1 (ko) 2011-02-16 2013-02-25 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨 적층형 반도체 패키지 제조 방법
KR101874803B1 (ko) 2012-01-20 2018-08-03 삼성전자주식회사 패키지 온 패키지 구조체
US9449943B2 (en) * 2013-10-29 2016-09-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of balancing surfaces of an embedded PCB unit with a dummy copper pattern
US9768090B2 (en) * 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10453785B2 (en) * 2014-08-07 2019-10-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming double-sided fan-out wafer level package
US10529666B2 (en) 2016-11-29 2020-01-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10546817B2 (en) * 2017-12-28 2020-01-28 Intel IP Corporation Face-up fan-out electronic package with passive components using a support

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713850B1 (en) * 2000-11-10 2004-03-30 Siliconware Precision Industries Co., Ltd. Tape carrier package structure with dummy pads and dummy leads for package reinforcement
US20100133704A1 (en) * 2008-12-01 2010-06-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an Interposer Package with Through Silicon Vias
CN104364902A (zh) * 2012-05-25 2015-02-18 Nepes株式会社 半导体封装、其制造方法及封装体叠层
US20170263546A1 (en) * 2014-03-07 2017-09-14 Bridge Semiconductor Corporation Wiring board with electrical isolator and base board incorporated therein and semiconductor assembly and manufacturing method thereof
CN105390464A (zh) * 2014-08-27 2016-03-09 三星电子株式会社 半导体装置和制造半导体装置的方法
CN106057788A (zh) * 2015-04-13 2016-10-26 爱思开海力士有限公司 具有中介层的半导体封装及其制造方法
CN106252324A (zh) * 2015-06-09 2016-12-21 华亚科技股份有限公司 封装上封装堆叠封装构件
CN106505062A (zh) * 2015-09-03 2017-03-15 钰桥半导体股份有限公司 互连基板、其制作方法及垂直堆叠式半导体组件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110867434A (zh) * 2018-08-28 2020-03-06 爱思开海力士有限公司 包括桥接晶片的堆叠封装
CN113471188A (zh) * 2020-03-30 2021-10-01 南亚科技股份有限公司 半导体封装及其制造方法
CN113471188B (zh) * 2020-03-30 2024-04-05 南亚科技股份有限公司 半导体封装及其制造方法

Also Published As

Publication number Publication date
KR20190125887A (ko) 2019-11-07
US20190333834A1 (en) 2019-10-31
KR102517464B1 (ko) 2023-04-04
US10903131B2 (en) 2021-01-26
TW201946241A (zh) 2019-12-01
TWI761632B (zh) 2022-04-21

Similar Documents

Publication Publication Date Title
CN110416175A (zh) 包括与半导体晶片间隔开的桥式晶片的半导体封装
US10985106B2 (en) Stack packages including bridge dies
CN111490029B (zh) 包括桥接管芯的半导体封装
US9153557B2 (en) Chip stack embedded packages
CN105826307B (zh) 包含内插器的半导体封装
US11322446B2 (en) System-in-packages including a bridge die
US20200273799A1 (en) System-in-packages including a bridge die
CN106910736A (zh) 半导体封装及其制造方法
CN108933110A (zh) 包括层叠的芯片的半导体封装
US11495545B2 (en) Semiconductor package including a bridge die
US9324688B2 (en) Embedded packages having a connection joint group
US11201140B2 (en) Semiconductor packages including stacked sub-packages with interposing bridges
US10903196B2 (en) Semiconductor packages including bridge die
CN108695263A (zh) 半导体封装及其制造方法
CN104241212A (zh) 柔性层叠封装体、包括其的电子系统及包括其的存储卡
CN113113386A (zh) 包括具有中介桥的层叠的模块的半导体封装
CN110379798A (zh) 芯片层叠封装
US20210091040A1 (en) Semiconductor package including stacked semiconductor chips
US10971452B2 (en) Semiconductor package including electromagnetic interference shielding layer
US20190043833A1 (en) Semiconductor packages including a plurality of stacked dies
US11233033B2 (en) Semiconductor packages including chips stacked on a base module
CN112103283B (zh) 包括支撑基板的层叠封装件
US10998294B2 (en) Semiconductor packages having stacked chip structure
TW202226518A (zh) 包括被動裝置的堆疊封裝件
CN111799234A (zh) 包括热传导网络结构的半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191105