TWI417973B - 具微機電元件之封裝結構之製法 - Google Patents

具微機電元件之封裝結構之製法 Download PDF

Info

Publication number
TWI417973B
TWI417973B TW100124413A TW100124413A TWI417973B TW I417973 B TWI417973 B TW I417973B TW 100124413 A TW100124413 A TW 100124413A TW 100124413 A TW100124413 A TW 100124413A TW I417973 B TWI417973 B TW I417973B
Authority
TW
Taiwan
Prior art keywords
package structure
microelectromechanical
metal
fabricating
insulating layer
Prior art date
Application number
TW100124413A
Other languages
English (en)
Other versions
TW201304023A (zh
Inventor
林辰翰
張宏達
劉正祥
廖信一
邱世冠
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW100124413A priority Critical patent/TWI417973B/zh
Priority to CN201110229530.XA priority patent/CN102874745B/zh
Priority to US13/314,807 priority patent/US8633048B2/en
Publication of TW201304023A publication Critical patent/TW201304023A/zh
Application granted granted Critical
Publication of TWI417973B publication Critical patent/TWI417973B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

具微機電元件之封裝結構之製法
本發明係有關於一種封裝結構之製法，尤指一種具微機電元件之封裝結構之製法。
微機電系統(Micro Electro Mechanical System，簡稱MEMS)是一種兼具電子與機械功能的微小裝置，在製造上乃藉由各種微細加工技術來達成，一般來說，微機電系統係將微機電元件設置於基板的表面上，並以保護罩或底膠進行封裝保護，俾使內部之微機電元件不受外界環境的破壞，而得到一具微機電元件之封裝結構。
請參閱第1圖，係習知具微機電元件之封裝結構之剖視圖。如圖所示，習知之具微機電元件之封裝結構係將例如為壓力感測元件的微機電元件11接置於平面柵格陣列(land grid array，簡稱LGA)型態之基板10上，並利用打線方式從微機電元件11之電性連接端111電性連接至該LGA基板10之電性連接端101，而使該微機電元件11與基板10電性連接，最終再於封裝基板10表面形成金屬蓋12，以將該微機電元件11包覆於其中，而該金屬蓋12係用以保護該微機電元件11不受外界環境之污染破壞，而該微機電元件封裝結構之缺點為體積過大，無法符合終端產品輕薄短小之需求。
請參閱第2圖，故為了縮小具微機電壓力感測元件之整體封裝結構體積，業界又於西元2005年申請一晶圓級壓力感測封裝結構之專利案(公開號為US 2006/0185429)，該封裝結構係將例如為壓力感測元件的微機電元件21直接製作於矽基板23上，最後並藉由陽極接合(anodic bonding)於該微機電元件21上接合玻璃蓋體24。
惟，於該矽基板23中形成感測腔體231及貫通矽基板23兩表面之通孔232，因此需要使用矽貫孔(Through Silicon Via，簡稱TSV)技術，而該技術係應用氫氧化鉀(KOH)作為蝕刻劑以形成通孔或凹槽。
相較於前述第一種習知技術結構，第2006/0185429號專利所揭示之結構雖可大幅縮小具微機電元件之封裝結構之整體體積，但是以TSV技術形成通孔及凹槽的製程不僅價格昂貴，且技術精密度要求亦高，故將微機電元件封裝結構以晶圓製程製作，雖可得到尺寸較小之封裝件，但該技術複雜且耗費成本甚鉅。
因此，如何避免上述習知技術中之種種問題，俾使具微機電元件之封裝結構的製造成本與體積減少，實已成為目前亟欲解決的課題。
有鑒於上述習知技術之缺失，本發明提供一種具微機電元件之封裝結構之製法，係包括：準備一具有相對之第一表面與第二表面之板體、以及一具有相對之第三表面與第四表面之晶圓，該板體第一表面上具有複數凹槽、複數第一對位鍵、與對應位於各該凹槽周緣的複數密封環，該第三表面上具有複數微機電元件、複數電性接點與複數第二對位鍵；將該板體與該晶圓結合，其結合方式係令將各該第一對位鍵對應至各該第二對位鍵，使該板體之密封環接置於該晶圓之第三表面上以達成氣密封裝，而令各該微機電元件對應設於各該凹槽與密封環中；從該第二表面薄化該板體以減少最終封裝結構的厚度；形成金屬層於該第二表面上以供後續金屬線連接使用；切割該板體，以形成露出該等電性接點與該等第二對位鍵的板體開口；以黏著劑將複數塊體對應黏設於各該第二對位鍵上，該塊體可讓該第二對位鍵得由上方觀察；以複數金屬線連接該電性接點與該金屬層；於該晶圓之第三表面上形成封裝層，以包覆該板體、電性接點、塊體與金屬線；從該封裝層的頂面移除部分厚度的該封裝層與部分該金屬線，以外露該金屬線之一端供該第二對位鍵至外部，且該封裝層的頂面高於該塊體的頂面；移除該塊體頂面上的該封裝層，以避免該封裝層遮蔽視線；以及藉由該第二對位鍵來對位，並於該封裝層上形成複數金屬導線，該金屬導線係藉由該金屬線以電性連接至該電性接點。
由上可知，本發明之具微機電元件之封裝結構之製法係無需製作貫穿矽基板之開孔，故無需購買製作貫穿開孔專用之設備，而可降低生產成本；此外，本發明之板體僅罩設該微機電元件，而非罩設於該金屬線上方，且移除部分該金屬線，所以更能降低整體厚度與體積。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“左”、“右”、“頂”、“底”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
請參閱第3A至3K圖，係本發明之具微機電元件之封裝結構及其製法之剖視圖，其中，第3G’圖係第3G圖的俯視示意圖，第3J’圖係第3J圖的另一實施態樣。
首先，如第3A圖所示，準備一具有相對之第一表面30a與第二表面30b之板體30，該第一表面30a上具有複數第一對位鍵(alignment key)31，該板體30之材質可為玻璃(glass)或含矽之基材，並藉由例如深反應式離子蝕刻(DRIE)、氫氧化鉀(KOH)或氫氧化四甲基銨(TMAH)以蝕刻形成複數凹槽300。
如第3B圖所示，於各該凹槽300周緣對應設置密封環32，該密封環32之材質可為玻璃粉(glass frit)、環氧樹脂(epoxy)、乾膜(dry film)、金(Au)、銅(Cu)、銦化金(AuIn)、銲料(solder)、鍺(Ge)、鍺化鋁(AlGe)、或矽鍺(SiGe)。
如第3C圖所示，提供一具有相對之第三表面40a與第四表面40b之晶圓40，該第三表面40a上具有複數微機電元件41、複數電性接點42與複數第二對位鍵43，接著，將該板體30與該晶圓40結合，其結合方式係令將各該第一對位鍵31對應至各該第二對位鍵43，使該板體30之密封環32接置於該晶圓40之第三表面40a上，而令各該微機電元件41對應設於各該凹槽300與密封環32中，其中，該微機電元件41可為陀螺儀、加速度計或射頻微機電元件，且此時該微機電元件41已被氣密封裝在該凹槽300中。
如第3D圖所示，可藉由研磨方式從該第二表面30b移除部分厚度的該板體30，而剩下約200至300微米(μm)厚的板體30。
如第3E圖所示，利用具有紅外線(IR)光源的雙面對準儀(double side aligner)進行定位與曝光，以於該第二表面30b上製作出對應各該第二對位鍵43的第三對位鍵33，詳而言之，先以對準儀進行定位與曝光，再以顯影設備進行顯影製程，而後以蝕刻機台蝕刻出例如開孔的該第三對位鍵33，該第三對位鍵33係供後續切割時之對位；接著，利用濺鍍或蒸鍍方式於該第二表面30b上形成金屬層34，該金屬層34之材質可為鋁/銅(Al/Cu)(即依序形成鋁層與銅層)。要注意的是，如果該板體30係為透明材質，則僅需使用一般單面之對準儀。
如第3F圖所示，切割該板體30，以形成露出該等電性接點42與該等第二對位鍵43的板體開口301，然後以複數金屬線44連接該電性接點42與該金屬層34。
如第3G圖所示，利用晶粒接置器(die bonder)以藉由黏著劑51將複數塊體52對應黏設於各該第二對位鍵43上，且該塊體52之頂面高於該金屬線44，其中，該黏著劑51之材質可為玻璃粉(glass frit)、環氧樹脂(epoxy)、或乾膜(dry film)，該塊體52之材質可為玻璃或含矽之基材等透明材質。
如第3G’圖所示，該等塊體52之數量較佳為兩個，且係分別置於該晶圓40的周緣處任意相對兩側，要注意的是，第3G’圖只是要清楚表達該等塊體52的位置(同樣是第二對位鍵43的位置)，因此並未顯示所有第3G圖的構件。
如第3H圖所示，於該晶圓40之第三表面40a上形成封裝層53，以包覆該板體30、電性接點42、塊體52與金屬線44。
如第3I圖所示，藉由研磨方式從該封裝層53的頂面移除部分厚度的該封裝層53、部分該金屬線44、與部分該塊體52，以外露該金屬線44之一端與該塊體52。
如第3J圖所示，利用對準儀藉由該第二對位鍵43來對位，並於該封裝層53上形成金屬導線54，該金屬導線54係藉由該金屬線44以電性連接至該電性接點42，再於該金屬導線54上形成銲球55。
或者，如第3J’圖所示，於該封裝層53上形成第一絕緣層56，該第一絕緣層56具有複數外露該金屬線44端部之第一絕緣層開口560，且該金屬導線54係形成於該第一絕緣層開口560處以電性連接該金屬線44，然後，於該第一絕緣層56與金屬導線54上形成第二絕緣層57，且該第二絕緣層57具有複數外露部分該金屬導線54之第二絕緣層開口570，並於該第二絕緣層開口570處形成凸塊下金屬層58及其上的銲球55，即進行線路重佈(Redistribution Line，簡稱RDL)製程，而達到線路之電性連接墊擴散(Fan out)或內聚(Fan in)之需求，以符合產品設計之需要。
如第3K圖所示，係延續自第3J圖，進行切單製程，以得到複數個具微機電元件之封裝結構6。
綜上所述，本發明之具微機電元件之封裝結構之製法係無需製作貫穿矽基板之開孔，故無需購買用以製作TSV的設備，而可降低生產成本；此外，本發明之板體僅罩設該微機電元件，且移除部分該金屬線，所以更能降低整體厚度與體積。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10．．．基板
11、21、41．．．微機電元件
101、111．．．電性連接端
12．．．金屬蓋
23．．．矽基板
231．．．感測腔體
232．．．通孔
24．．．玻璃蓋體
30．．．板體
30a．．．第一表面
30b．．．第二表面
300．．．凹槽
301．．．板體開口
31．．．第一對位鍵
32．．．密封環
33．．．第三對位鍵
34．．．金屬層
40．．．晶圓
40a．．．第三表面
40b．．．第四表面
42．．．電性接點
43．．．第二對位鍵
44．．．金屬線
51．．．黏著劑
52．．．塊體
53．．．封裝層
54．．．金屬導線
55．．．銲球
56．．．第一絕緣層
560．．．第一絕緣層開口
57．．．第二絕緣層
570．．．第二絕緣層開口
58．．．凸塊下金屬層
6．．．封裝結構
第1圖係一種習知具微機電元件之封裝結構之剖視圖；
第2圖係另一種習知具微機電元件之封裝結構之剖視圖；以及
第3A至3K圖係本發明之具微機電元件之封裝結構及其製法之剖視圖，其中，第3G’圖係第3G圖的俯視示意圖，第3J’圖係第3J圖的另一實施態樣。
30．．．板體
300．．．凹槽
32．．．密封環
34．．．金屬層
40．．．晶圓
41．．．微機電元件
42．．．電性接點
43．．．第二對位鍵
44．．．金屬線
51．．．黏著劑
52．．．塊體
53．．．封裝層
54．．．金屬導線
55．．．銲球

Claims (14)

  1. 一種具微機電元件之封裝結構之製法，係包括：準備一具有相對之第一表面與第二表面之板體、以及一具有相對之第三表面與第四表面之晶圓，該板體第一表面上具有複數凹槽、複數第一對位鍵、與對應位於各該凹槽周緣的複數密封環，該第三表面上具有複數微機電元件、複數電性接點與複數第二對位鍵；將該板體與該晶圓結合，其結合方式係令各該第一對位鍵對應至各該第二對位鍵，使該板體之密封環接置於該晶圓之第三表面上，而令各該微機電元件對應設於各該凹槽與密封環中；從該第二表面薄化該板體；於該第二表面上形成對應各該第二對位鍵的第三對位鍵；形成金屬層於該第二表面上；切割該板體，以形成露出該等電性接點與該等第二對位鍵的板體開口；以複數金屬線連接該電性接點與該金屬層；以黏著劑將複數塊體對應黏設於各該第二對位鍵上，且該塊體之頂面高於該金屬線；於該晶圓之第三表面上形成封裝層，以包覆該板體、電性接點、塊體與金屬線；從該封裝層的頂面移除部分厚度的該封裝層、部分該金屬線、與部分該塊體，以外露該金屬線之一端與該塊體；以及藉由該第二對位鍵來對位，並於該封裝層上形成複數金屬導線，令該金屬導線藉由該金屬線電性連接至該電性接點。
  2. 如申請專利範圍第1項所述之具微機電元件之封裝結構之製法，復包括於形成該金屬導線之前，於該封裝層上形成第一絕緣層，該第一絕緣層具有複數外露該金屬線之第一絕緣層開口，且該金屬導線係形成於該第一絕緣層開口處以電性連接該金屬線。
  3. 如申請專利範圍第2項所述之具微機電元件之封裝結構之製法，復包括於該第一絕緣層與金屬導線上形成第二絕緣層，且該第二絕緣層具有複數外露部分該金屬導線之第二絕緣層開口。
  4. 如申請專利範圍第1、2或3項所述之具微機電元件之封裝結構之製法，於形成該金屬導線之後，復包括於該金屬導線上形成銲球。
  5. 如申請專利範圍第1項所述之具微機電元件之封裝結構之製法，其中，該第三對位鍵係為開孔。
  6. 如申請專利範圍第1項所述之具微機電元件之封裝結構之製法，其中，該塊體之數量為兩個，且係分別位於該晶圓的周緣處任意相對兩側。
  7. 如申請專利範圍第1項所述之具微機電元件之封裝結構之製法，其中，該等凹槽係藉由深反應式離子蝕刻(DRIE)、氫氧化鉀(KOH)或氫氧化四甲基銨(TMAH)而蝕刻產生。
  8. 如申請專利範圍第1項所述之具微機電元件之封裝結構之製法，其中，該密封環之材質為玻璃粉(glass frit)、環氧樹脂(epoxy)、乾膜(dry film)、金(Au)、銅(Cu)、銦化金(AuIn)、銲料(solder)、鍺(Ge)、鍺化鋁(AlGe)、或矽鍺(SiGe)。
  9. 如申請專利範圍第1項所述之具微機電元件之封裝結構之製法，其中，該金屬層之材質為鋁/銅(Al/Cu)。
  10. 如申請專利範圍第1項所述之具微機電元件之封裝結構之製法，其中，該塊體之材質為玻璃或含矽之基材。
  11. 如申請專利範圍第1項所述之具微機電元件之封裝結構之製法，其中，該黏著劑之材質為玻璃粉(glass frit)、環氧樹脂(epoxy)、或乾膜(dry film)。
  12. 如申請專利範圍第1項所述之具微機電元件之封裝結構之製法，其中，該微機電元件為陀螺儀、加速度計或射頻微機電元件。
  13. 如申請專利範圍第1項所述之具微機電元件之封裝結構之製法，復包括進行切單製程，以得到複數個具微機電元件之封裝結構。
  14. 如申請專利範圍第1項所述之具微機電元件之封裝結構之製法，其中，製作該第三對位鍵時係以對準儀進行定位與曝光，之後再進行顯影和蝕刻製程，以形成該第三對位鍵。
TW100124413A 2011-07-11 2011-07-11 具微機電元件之封裝結構之製法 TWI417973B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100124413A TWI417973B (zh) 2011-07-11 2011-07-11 具微機電元件之封裝結構之製法
CN201110229530.XA CN102874745B (zh) 2011-07-11 2011-08-09 具微机电组件的封装结构的制法
US13/314,807 US8633048B2 (en) 2011-07-11 2011-12-08 Method for fabricating package structure having MEMS elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100124413A TWI417973B (zh) 2011-07-11 2011-07-11 具微機電元件之封裝結構之製法

Publications (2)

Publication Number Publication Date
TW201304023A TW201304023A (zh) 2013-01-16
TWI417973B true TWI417973B (zh) 2013-12-01

Family

ID=47476311

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100124413A TWI417973B (zh) 2011-07-11 2011-07-11 具微機電元件之封裝結構之製法

Country Status (3)

Country Link
US (1) US8633048B2 (zh)
CN (1) CN102874745B (zh)
TW (1) TWI417973B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070170528A1 (en) * 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
US9721872B1 (en) * 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9352956B2 (en) 2014-01-16 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
US9630835B2 (en) * 2014-08-25 2017-04-25 Texas Instruments Incorporated Wafer level packaging of MEMS
KR20160093248A (ko) * 2015-01-29 2016-08-08 에스케이하이닉스 주식회사 반도체 패키지 및 제조 방법
TWI578697B (zh) * 2015-12-07 2017-04-11 穩懋半導體股份有限公司 一種用於半導體元件封裝之保護結構
US10298203B2 (en) * 2015-12-07 2019-05-21 Win Semiconductors Corp. Protection structure for semiconductor device package
CN109311657B (zh) * 2016-06-30 2023-06-06 罗伯特·博世有限公司 带有侧面端口的mems传感器设备封装
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
TWI613772B (zh) 2017-01-25 2018-02-01 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030006502A1 (en) * 2000-04-10 2003-01-09 Maurice Karpman Hermetically sealed microstructure package
US20030122227A1 (en) * 2001-01-10 2003-07-03 Kia Silverbrook Accelerometer protected by caps applied at the wafer scale
US20040104460A1 (en) * 2002-03-22 2004-06-03 Stark David H. Wafer-level hermetic micro-device packages

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000001410A (ko) * 1998-06-11 2000-01-15 윤종용 볼그리드어레이 패키지
KR100265563B1 (ko) * 1998-06-29 2000-09-15 김영환 볼 그리드 어레이 패키지 및 그의 제조 방법
US6521477B1 (en) * 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
AUPR244801A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
US6867060B2 (en) * 2002-11-27 2005-03-15 Intel Corporation Wafer-level packaging of electronic devices before singulation
US20040259325A1 (en) * 2003-06-19 2004-12-23 Qing Gan Wafer level chip scale hermetic package
US7026189B2 (en) * 2004-02-11 2006-04-11 Hewlett-Packard Development Company, L.P. Wafer packaging and singulation method
US7952189B2 (en) * 2004-05-27 2011-05-31 Chang-Feng Wan Hermetic packaging and method of manufacture and use therefore
US7422962B2 (en) * 2004-10-27 2008-09-09 Hewlett-Packard Development Company, L.P. Method of singulating electronic devices
US20060185429A1 (en) * 2005-02-21 2006-08-24 Finemems Inc. An Intelligent Integrated Sensor Of Tire Pressure Monitoring System (TPMS)
CN1941336A (zh) * 2005-09-29 2007-04-04 南茂科技股份有限公司 增进晶背散热的薄型封装构造
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7763962B2 (en) * 2006-11-10 2010-07-27 Spatial Photonics, Inc. Wafer-level packaging of micro devices
JP2009088254A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
CN101431031B (zh) * 2007-11-09 2010-06-02 矽品精密工业股份有限公司 半导体封装件及其制法
US20090160053A1 (en) * 2007-12-19 2009-06-25 Infineon Technologies Ag Method of manufacturing a semiconducotor device
US8349635B1 (en) * 2008-05-20 2013-01-08 Silicon Laboratories Inc. Encapsulated MEMS device and method to form the same
US20100193884A1 (en) * 2009-02-02 2010-08-05 Woo Tae Park Method of Fabricating High Aspect Ratio Transducer Using Metal Compression Bonding
WO2011037534A1 (en) * 2009-09-25 2011-03-31 Agency For Science, Technology And Research A wafer level package and a method of forming a wafer level package
CN101780942B (zh) * 2009-12-11 2011-12-14 中国电子科技集团公司第十三研究所 Mems器件圆片级真空封装方法
US8454789B2 (en) * 2010-11-05 2013-06-04 Raytheon Company Disposable bond gap control structures
TWI409885B (zh) * 2011-05-16 2013-09-21 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030006502A1 (en) * 2000-04-10 2003-01-09 Maurice Karpman Hermetically sealed microstructure package
US20030122227A1 (en) * 2001-01-10 2003-07-03 Kia Silverbrook Accelerometer protected by caps applied at the wafer scale
US20040104460A1 (en) * 2002-03-22 2004-06-03 Stark David H. Wafer-level hermetic micro-device packages

Also Published As

Publication number Publication date
CN102874745B (zh) 2015-05-20
TW201304023A (zh) 2013-01-16
CN102874745A (zh) 2013-01-16
US8633048B2 (en) 2014-01-21
US20130017643A1 (en) 2013-01-17

Similar Documents

Publication Publication Date Title
TWI417973B (zh) 具微機電元件之封裝結構之製法
TWI409885B (zh) 具微機電元件之封裝結構及其製法
US10041847B2 (en) Various stress free sensor packages using wafer level supporting die and air gap technique
JP5026038B2 (ja) 電子部品装置
CN104303262B (zh) 用于其中一部分暴露在环境下的密封mems设备的工艺
US9425119B2 (en) Package structure and fabrication method thereof
US10882738B2 (en) Wafer level package for a mems sensor device and corresponding manufacturing process
US8508039B1 (en) Wafer scale chip scale packaging of vertically integrated MEMS sensors with electronics
TWI267927B (en) Method for wafer level package
TWI421955B (zh) 具壓力感測器之微機電結構及其製法
JP2008132587A (ja) ウェハレベル真空パッケージデバイスの製造方法
CN105600738B (zh) 一种用于晶圆级封装的密闭结构及其制造方法
US20180290882A1 (en) Semiconductor packages and methods for fabricating semiconductor packages
TW201349414A (zh) 具微機電元件之封裝結構及其製法
Kuisma Glass isolated TSVs for MEMS
US11161734B2 (en) MEMS assembly and manufacturing method thereof
CN105916801A (zh) 用于mems器件的薄盖
US8987840B2 (en) Edge-mounted sensor
JP2011204950A (ja) 金属埋込ガラス基板及びその製造方法、及びｍｅｍｓデバイス
TWI702700B (zh) 半導體元件及其製造方法
CN113443602B (zh) 微机电系统芯片晶圆级封装结构及其制造工艺
JP2010177280A (ja) 半導体センサの製造方法、及び半導体センサ
JP2010175296A (ja) 半導体センサの製造方法、及び半導体センサ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees