CN102874745B - 具微机电组件的封装结构的制法 - Google Patents
具微机电组件的封装结构的制法 Download PDFInfo
- Publication number
- CN102874745B CN102874745B CN201110229530.XA CN201110229530A CN102874745B CN 102874745 B CN102874745 B CN 102874745B CN 201110229530 A CN201110229530 A CN 201110229530A CN 102874745 B CN102874745 B CN 102874745B
- Authority
- CN
- China
- Prior art keywords
- electric component
- making
- encapsulating structure
- microcomputer
- plate body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 238000004806 packaging method and process Methods 0.000 title abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 238000005520 cutting process Methods 0.000 claims abstract description 4
- 230000008569 process Effects 0.000 claims abstract description 4
- 239000004020 conductor Substances 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 238000007789 sealing Methods 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 7
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 5
- 239000004411 aluminium Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 5
- 239000000428 dust Substances 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000006059 cover glass Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 208000002925 dental caries Diseases 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- GPYPVKIFOKLUGD-UHFFFAOYSA-N gold indium Chemical compound [In].[Au] GPYPVKIFOKLUGD-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0154—Moulding a cap over the MEMS device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
Abstract
一种具微机电组件的封装结构的制法，其于具有微机电组件与第二对位键的晶片上方罩设板体，并切割该板体，以形成露出该第二对位键的板体开口，然后进行打线制程，再将多个块体对应设于各该第二对位键上，并覆盖封装层，且从该封装层的顶面移除部分厚度的该封装层与部分该块体，最后，利用对准仪借由该第二对位键来对位，并于该封装层上形成多个金属导线。本发明的具微机电组件的封装结构的制法无需制作贯穿硅基板的开孔，因此能节省生产成本，又板体仅罩设该微机电组件，且移除部分该封装层，所以更能降低整体厚度与体积。
Description
技术领域
本发明涉及一种封装结构的制法，尤指一种具微机电组件的封装结构的制法。
背景技术
微机电系统(Micro Electro Mechanical System，简称MEMS)是一种兼具电子与机械功能的微小装置，在制造上乃借由各种微细加工技术来达成，一般来说，微机电系统是将微机电组件设置于基板的表面上，并以保护罩或底胶进行封装保护，以使内部的微机电组件不受外界环境的破坏，而得到一具微机电组件的封装结构。
请参阅图1，其为现有具微机电组件的封装结构的剖视图。如图所示，现有的具微机电组件的封装结构通过将例如为压力感测组件的微机电组件11接置于平面栅格数组(land grid array，简称LGA)型态的基板10上，并利用打线方式从微机电组件11的电性连接端111电性连接至该LGA基板10的电性连接端101，而使该微机电组件11与基板10电性连接，最终再于封装基板10表面形成金属盖12，以将该微机电组件11包覆于其中，而该金属盖12是用以保护该微机电组件11不受外界环境的污染破坏，而该微机电组件封装结构的缺点为体积过大，无法符合终端产品轻薄短小的需求。
请参阅图2，故为了缩小具微机电压力感测组件的整体封装结构体积，业界又于公元2005年申请一晶片级压力感测封装结构的专利案(公开号为US 2006/0185429)，该封装结构通过将例如为压力感测组件的微机电组件21直接制作于硅基板23上，最后并借由阳极接合(anodicbonding)于该微机电组件21上接合玻璃盖体24。
然而，于该硅基板23中形成感测腔体231及贯通硅基板23两表面的通孔232，因此需要使用硅通孔(Through Silicon Via，简称TSV)技术，而该技术是应用氢氧化钾(KOH)作为蚀刻剂以形成通孔或凹槽。
相较于前述第一种现有技术结构，第2006/0185429号专利所揭示的结构虽可大幅缩小具微机电组件的封装结构的整体体积，但是以TSV技术形成通孔及凹槽的制程不仅价格昂贵，且技术精密度要求也高，故将微机电组件封装结构以晶片制程制作，虽可得到尺寸较小的封装件，但该技术复杂且耗费成本甚钜。
因此，如何避免上述现有技术中的种种问题，以使具微机电组件的封装结构的制造成本与体积减少，实已成为目前亟欲解决的课题。
发明内容
有鉴于上述现有技术的缺失，本发明的主要目的在于提供一种具微机电组件的封装结构的制法，以节省生产成本，并能降低整体厚度与体积。
本发明所揭露的具微机电组件的封装结构的制法，包括：准备一具有相对的第一表面与第二表面的板体、以及一具有相对的第三表面与第四表面的晶片，该板体第一表面上具有多个凹槽、多个第一对位键与对应位于各该凹槽周缘的多个密封环，该第三表面上具有多个微机电组件、多个电性接点与多个第二对位键；将该板体与该晶片结合，其结合方式是令将各该第一对位键对应至各该第二对位键，使该板体的密封环接置于该晶片的第三表面上以达成气密封装，而令各该微机电组件对应设于各该凹槽与密封环中；从该第二表面薄化该板体以减少最终封装结构的厚度；形成金属层于该第二表面上以供后续金属线连接使用；切割该板体，以形成露出该等电性接点与该等第二对位键的板体开口；以粘着剂将多个块体对应粘设于各该第二对位键上，该块体可让该第二对位键得由上方观察；以多个金属线连接该电性接点与该金属层；于该晶片的第三表面上形成封装层，以包覆该板体、电性接点、块体与金属线；从该封装层的顶面移除部分厚度的该封装层与部分该金属线，以外露该金属线的一端供该第二对位键至外部，且该封装层的顶面高于该块体的顶面；移除该块体顶面上的该封装层，以避免该封装层遮蔽视线；以及借由该第二对位键来对位，并于该封装层上形成多个金属导线，该金属导线是借由该金属线以电性连接至该电性接点。
由上可知，本发明的具微机电组件的封装结构的制法无需制作贯穿硅基板的开孔，故无需购买制作贯穿开孔专用的设备，而可降低生产成本；此外，本发明的板体仅罩设该微机电组件，而非罩设于该金属线上方，且移除部分该金属线，所以更能降低整体厚度与体积。
附图说明
图1为一种现有具微机电组件的封装结构的剖视图；
图2为另一种现有具微机电组件的封装结构的剖视图；以及
图3A至图3K为本发明的具微机电组件的封装结构及其制法的剖视图，其中，图3G’为图3G的俯视示意图，图3J’为图3J的另一实施例。
主要组件符号说明
10 基板
11、21、41 微机电组件
101、111 电性连接端
12 金属盖
23 硅基板
231 感测腔体
232 通孔
24 玻璃盖体
30 板体
30a 第一表面
30b 第二表面
300 凹槽
301 板体开口
31 第一对位键
32 密封环
33 第三对位键
34 金属层
40 晶片
40a 第三表面
40b 第四表面
42 电性接点
43 第二对位键
44 金属线
51 粘着剂
52 块体
53 封装层
54 金属导线
55 焊球
56 第一绝缘层
560 第一绝缘层开口
57 第二绝缘层
570 第二绝缘层开口
58 凸块下金属层
6 封装结构。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，熟悉本领域的技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“左”、“右”、“顶”、“底”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，也当视为本发明可实施的范畴。
请参阅图3A至图3K，其为本发明的具微机电组件的封装结构及其制法的剖视图，其中，图3G’为图3G的俯视示意图，图3J’为图3J的另一实施例。
首先，如图3A所示，准备一具有相对的第一表面30a与第二表面30b的板体30，该第一表面30a上具有多个第一对位键(alignment key)31，该板体30的材质可为玻璃(glass)或含硅的基材，并借由例如深反应式离子蚀刻(DRIE)、氢氧化钾(KOH)或氢氧化四甲基铵(TMAH)以蚀刻形成多个凹槽300。
如图3B所示，于各该凹槽300周缘对应设置密封环32，该密封环32的材质可为玻璃粉(glass frit)、环氧树脂(epoxy)、干膜(dryfilm)、金(Au)、铜(Cu)、铟化金(AuIn)、焊料(solder)、锗(Ge)、锗化铝(AlGe)、或硅锗(SiGe)。
如图3C所示，提供一具有相对的第三表面40a与第四表面40b的晶片40，该第三表面40a上具有多个微机电组件41、多个电性接点42与多个第二对位键43，接着，将该板体30与该晶片40结合，其结合方式是令将各该第一对位键31对应至各该第二对位键43，使该板体30的密封环32接置于该晶片40的第三表面40a上，而令各该微机电组件41对应设于各该凹槽300与密封环32中，其中，该微机电组件41可为陀螺仪、加速度计或射频微机电组件，且此时该微机电组件41已被气密封装在该凹槽300中。
如图3D所示，可借由研磨方式从该第二表面30b移除部分厚度的该板体30，而剩下约200至300微米(μm)厚的板体30。
如图3E所示，利用具有红外线(IR)光源的双面对准仪(double sidealigner)进行定位与曝光，以于该第二表面30b上制作出对应各该第二对位键43的第三对位键33，详而言之，先以对准仪进行定位与曝光，再以显影设备进行显影制程，而后以蚀刻机台蚀刻出例如开孔的该第三对位键33，该第三对位键33用于供后续切割时的对位；接着，利用溅镀或蒸镀方式于该第二表面30b上形成金属层34，该金属层34的材质可为铝/铜(Al/Cu)(即依序形成铝层与铜层)。要注意的是，如果该板体30为透明材质，则仅需使用一般单面的对准仪。
如图3F所示，切割该板体30，以形成露出该等电性接点42与该等第二对位键43的板体开口301，然后以多个金属线44连接该电性接点42与该金属层34。
如图3G所示，利用晶粒接置器(die bonder)以借由粘着剂51将多个块体52对应粘设于各该第二对位键43上，且该块体52的顶面高于该金属线44，其中，该粘着剂51的材质可为玻璃粉(glass frit)、环氧树脂(epoxy)、或干膜(dry film)，该块体52的材质可为玻璃或含硅的基材等透明材质。
如图3G’所示，该等块体52的数量较佳为两个，且分别置于该晶片40的周缘处任意相对两侧，要注意的是，图3G’只是要清楚表达该等块体52的位置(同样是第二对位键43的位置)，因此并未显示所有图3G的构件。
如图3H所示，于该晶片40的第三表面40a上形成封装层53，以包覆该板体30、电性接点42、块体52与金属线44。
如图3I所示，借由研磨方式从该封装层53的顶面移除部分厚度的该封装层53、部分该金属线44与部分该块体52，以外露该金属线44的一端与该块体52。
如图3J所示，利用对准仪借由该第二对位键43来对位，并于该封装层53上形成金属导线54，该金属导线54是借由该金属线44以电性连接至该电性接点42，再于该金属导线54上形成焊球55。
或者，如图3J’所示，于该封装层53上形成第一绝缘层56，该第一绝缘层56具有多个外露该金属线44端部的第一绝缘层开口560，且该金属导线54是形成于该第一绝缘层开口560处以电性连接该金属线44，然后，于该第一绝缘层56与金属导线54上形成第二绝缘层57，且该第二绝缘层57具有多个外露部分该金属导线54的第二绝缘层开口570，并于该第二绝缘层开口570处形成凸块下金属层58及其上的焊球55，即进行线路重布(Redistribution Line，简称RDL)制程，而达到线路的电性连接垫扩散(Fan out)或内聚(Fan in)的需求，以符合产品设计的需要。
如图3K所示，其是延续自图3J，进行切单制程，以得到多个具微机电组件的封装结构6。
综上所述，本发明的具微机电组件的封装结构的制法无需制作贯穿硅基板的开孔，故无需购买用以制作TSV的设备，而可降低生产成本；此外，本发明的板体仅罩设该微机电组件，且移除部分该金属线，所以更能降低整体厚度与体积。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
Claims (14)
1.一种具微机电组件的封装结构的制法，其包括：
准备一具有相对的第一表面与第二表面的板体、以及一具有相对的第三表面与第四表面的晶片，该板体第一表面上具有多个凹槽、多个第一对位键与对应位于各该凹槽周缘的多个密封环，该第三表面上具有多个微机电组件、多个电性接点与多个第二对位键；
将该板体与该晶片结合，其结合方式是令各该第一对位键对应至各该第二对位键，使该板体的密封环接置于该晶片的第三表面上，而令各该微机电组件对应设于各该凹槽与密封环中；
从该第二表面薄化该板体；
于该第二表面上形成对应各该第二对位键的第三对位键；
形成金属层于该第二表面上；
切割该板体，以形成露出该多个电性接点与该多个第二对位键的板体开口；
以多个金属线连接该电性接点与该金属层；
以粘着剂将多个块体对应粘设于各该第二对位键上，且该块体的顶面高于该金属线；
于该晶片的第三表面上形成封装层，以包覆该板体、电性接点、块体与金属线；
从该封装层的顶面移除部分厚度的该封装层、部分该金属线与部分该块体，以外露该金属线的一端与该块体；以及
借由该第二对位键来对位，并于该封装层上形成多个金属导线，令该金属导线借由该金属线电性连接至该电性接点。
2.根据权利要求1所述的具微机电组件的封装结构的制法，其特征在于，该制法还包括于形成该金属导线之前，于该封装层上形成第一绝缘层，该第一绝缘层具有多个外露该金属线的第一绝缘层开口，且该金属导线形成于该第一绝缘层开口处以电性连接该金属线。
3.根据权利要求2所述的具微机电组件的封装结构的制法，其特征在于，该制法还包括于该第一绝缘层与金属导线上形成第二绝缘层，且该第二绝缘层具有多个外露部分该金属导线的第二绝缘层开口。
4.根据权利要求1、2或3所述的具微机电组件的封装结构的制法，其特征在于，于形成该金属导线之后，还包括于该金属导线上形成焊球。
5.根据权利要求1所述的具微机电组件的封装结构的制法，其特征在于，该第三对位键为开孔。
6.根据权利要求1所述的具微机电组件的封装结构的制法，其特征在于，该块体的数量为两个，且分别位于该晶片的周缘处任意相对两侧。
7.根据权利要求1所述的具微机电组件的封装结构的制法，其特征在于，该多个凹槽是借由深反应式离子蚀刻、氢氧化钾或氢氧化四甲基铵而蚀刻产生。
8.根据权利要求1所述的具微机电组件的封装结构的制法，其特征在于，该密封环的材质为玻璃粉、环氧树脂、干膜、金、铜、铟化金、焊料、锗、锗化铝、或硅锗。
9.根据权利要求1所述的具微机电组件的封装结构的制法，其特征在于，该金属层的材质为铝/铜。
10.根据权利要求1所述的具微机电组件的封装结构的制法，其特征在于，该块体的材质为玻璃或含硅的基材。
11.根据权利要求1所述的具微机电组件的封装结构的制法，其特征在于，该粘着剂的材质为玻璃粉、环氧树脂、或干膜。
12.根据权利要求1所述的具微机电组件的封装结构的制法，其特征在于，该微机电组件为陀螺仪、加速度计或射频微机电组件。
13.根据权利要求1所述的具微机电组件的封装结构的制法，其特征在于，该制法还包括进行切单制程，以得到多个具微机电组件的封装结构。
14.根据权利要求1所述的具微机电组件的封装结构的制法，其特征在于，制作该第三对位键时是以对准仪进行定位与曝光，之后再进行显影和蚀刻制程，以形成该第三对位键。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100124413 | 2011-07-11 | ||
| TW100124413A TWI417973B (zh) | 2011-07-11 | 2011-07-11 | 具微機電元件之封裝結構之製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102874745A CN102874745A (zh) | 2013-01-16 |
| CN102874745B true CN102874745B (zh) | 2015-05-20 |
Family
ID=47476311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110229530.XA Expired - Fee Related CN102874745B (zh) | 2011-07-11 | 2011-08-09 | 具微机电组件的封装结构的制法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8633048B2 (zh) |
| CN (1) | CN102874745B (zh) |
| TW (1) | TWI417973B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070170528A1 (en) * | 2006-01-20 | 2007-07-26 | Aaron Partridge | Wafer encapsulated microelectromechanical structure and method of manufacturing same |
| US9721872B1 (en) * | 2011-02-18 | 2017-08-01 | Amkor Technology, Inc. | Methods and structures for increasing the allowable die size in TMV packages |
| KR101366461B1 (ko) | 2012-11-20 | 2014-02-26 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| US9799592B2 (en) | 2013-11-19 | 2017-10-24 | Amkor Technology, Inc. | Semicondutor device with through-silicon via-less deep wells |
| KR101607981B1 (ko) | 2013-11-04 | 2016-03-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지 |
| US9352956B2 (en) | 2014-01-16 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS devices and methods for forming same |
| US9630835B2 (en) | 2014-08-25 | 2017-04-25 | Texas Instruments Incorporated | Wafer level packaging of MEMS |
| KR20160093248A (ko) * | 2015-01-29 | 2016-08-08 | 에스케이하이닉스 주식회사 | 반도체 패키지 및 제조 방법 |
| TWI578697B (zh) * | 2015-12-07 | 2017-04-11 | 穩懋半導體股份有限公司 | 一種用於半導體元件封裝之保護結構 |
| US10298203B2 (en) * | 2015-12-07 | 2019-05-21 | Win Semiconductors Corp. | Protection structure for semiconductor device package |
| EP3478628B1 (en) * | 2016-06-30 | 2021-03-24 | Robert Bosch GmbH | Side ported mems sensor device package |
| US9960328B2 (en) | 2016-09-06 | 2018-05-01 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
| TWI613772B (zh) | 2017-01-25 | 2018-02-01 | 力成科技股份有限公司 | 薄型扇出式多晶片堆疊封裝構造 |
| US11804416B2 (en) * | 2020-09-08 | 2023-10-31 | UTAC Headquarters Pte. Ltd. | Semiconductor device and method of forming protective layer around cavity of semiconductor die |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000001410A (ko) * | 1998-06-11 | 2000-01-15 | 윤종용 | 볼그리드어레이 패키지 |
| CN1241815A (zh) * | 1998-06-29 | 2000-01-19 | 现代电子产业株式会社 | 芯片尺寸封装及其制造方法 |
| CN1941336A (zh) * | 2005-09-29 | 2007-04-04 | 南茂科技股份有限公司 | 增进晶背散热的薄型封装构造 |
| CN101431031A (zh) * | 2007-11-09 | 2009-05-13 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
| CN101780942A (zh) * | 2009-12-11 | 2010-07-21 | 中国电子科技集团公司第十三研究所 | Mems器件圆片级真空封装方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6521477B1 (en) * | 2000-02-02 | 2003-02-18 | Raytheon Company | Vacuum package fabrication of integrated circuit components |
| US6441481B1 (en) * | 2000-04-10 | 2002-08-27 | Analog Devices, Inc. | Hermetically sealed microstructure package |
| AUPR245301A0 (en) * | 2001-01-10 | 2001-02-01 | Silverbrook Research Pty Ltd | An apparatus (WSM06) |
| AUPR244801A0 (en) * | 2001-01-10 | 2001-02-01 | Silverbrook Research Pty Ltd | A method and apparatus (WSM01) |
| US6962834B2 (en) * | 2002-03-22 | 2005-11-08 | Stark David H | Wafer-level hermetic micro-device packages |
| US7074638B2 (en) * | 2002-04-22 | 2006-07-11 | Fuji Photo Film Co., Ltd. | Solid-state imaging device and method of manufacturing said solid-state imaging device |
| US6867060B2 (en) * | 2002-11-27 | 2005-03-15 | Intel Corporation | Wafer-level packaging of electronic devices before singulation |
| US20040259325A1 (en) * | 2003-06-19 | 2004-12-23 | Qing Gan | Wafer level chip scale hermetic package |
| US7026189B2 (en) * | 2004-02-11 | 2006-04-11 | Hewlett-Packard Development Company, L.P. | Wafer packaging and singulation method |
| US7952189B2 (en) * | 2004-05-27 | 2011-05-31 | Chang-Feng Wan | Hermetic packaging and method of manufacture and use therefore |
| US7422962B2 (en) * | 2004-10-27 | 2008-09-09 | Hewlett-Packard Development Company, L.P. | Method of singulating electronic devices |
| US20060185429A1 (en) * | 2005-02-21 | 2006-08-24 | Finemems Inc. | An Intelligent Integrated Sensor Of Tire Pressure Monitoring System (TPMS) |
| US7936062B2 (en) * | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
| US7763962B2 (en) * | 2006-11-10 | 2010-07-27 | Spatial Photonics, Inc. | Wafer-level packaging of micro devices |
| JP2009088254A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | 電子部品パッケージ及び電子部品パッケージの製造方法 |
| US20090160053A1 (en) * | 2007-12-19 | 2009-06-25 | Infineon Technologies Ag | Method of manufacturing a semiconducotor device |
| US8349635B1 (en) * | 2008-05-20 | 2013-01-08 | Silicon Laboratories Inc. | Encapsulated MEMS device and method to form the same |
| US20100193884A1 (en) * | 2009-02-02 | 2010-08-05 | Woo Tae Park | Method of Fabricating High Aspect Ratio Transducer Using Metal Compression Bonding |
| WO2011037534A1 (en) * | 2009-09-25 | 2011-03-31 | Agency For Science, Technology And Research | A wafer level package and a method of forming a wafer level package |
| US8454789B2 (en) * | 2010-11-05 | 2013-06-04 | Raytheon Company | Disposable bond gap control structures |
| TWI409885B (zh) * | 2011-05-16 | 2013-09-21 | 矽品精密工業股份有限公司 | 具微機電元件之封裝結構及其製法 |
-
2011
- 2011-07-11 TW TW100124413A patent/TWI417973B/zh not_active IP Right Cessation
- 2011-08-09 CN CN201110229530.XA patent/CN102874745B/zh not_active Expired - Fee Related
- 2011-12-08 US US13/314,807 patent/US8633048B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000001410A (ko) * | 1998-06-11 | 2000-01-15 | 윤종용 | 볼그리드어레이 패키지 |
| CN1241815A (zh) * | 1998-06-29 | 2000-01-19 | 现代电子产业株式会社 | 芯片尺寸封装及其制造方法 |
| CN1941336A (zh) * | 2005-09-29 | 2007-04-04 | 南茂科技股份有限公司 | 增进晶背散热的薄型封装构造 |
| CN101431031A (zh) * | 2007-11-09 | 2009-05-13 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
| CN101780942A (zh) * | 2009-12-11 | 2010-07-21 | 中国电子科技集团公司第十三研究所 | Mems器件圆片级真空封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102874745A (zh) | 2013-01-16 |
| TW201304023A (zh) | 2013-01-16 |
| US20130017643A1 (en) | 2013-01-17 |
| US8633048B2 (en) | 2014-01-21 |
| TWI417973B (zh) | 2013-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102874745B (zh) | 具微机电组件的封装结构的制法 | |
| CN102786024B (zh) | 具微机电元件的封装结构及其制法 | |
| TWI565015B (zh) | 晶片封裝體及其製造方法 | |
| CN106206625B (zh) | 一种芯片尺寸等级的感测芯片封装体及其制造方法 | |
| TWI569400B (zh) | 晶片封裝體及其形成方法 | |
| US8508039B1 (en) | Wafer scale chip scale packaging of vertically integrated MEMS sensors with electronics | |
| TWI518844B (zh) | 封裝結構及其製法 | |
| CN106206632B (zh) | 晶片封装体及其制造方法 | |
| TWI578411B (zh) | 晶片封裝體的製造方法 | |
| JP2001068580A (ja) | ウエハパッケージの製造方法 | |
| TWI493634B (zh) | 晶片封裝體及其形成方法 | |
| TWI480990B (zh) | 晶片封裝體及其形成方法 | |
| CN105600738B (zh) | 一种用于晶圆级封装的密闭结构及其制造方法 | |
| CN103569956A (zh) | 传感器封装及其形成方法 | |
| CN105047619A (zh) | 晶片堆叠封装体及其制造方法 | |
| CN107369695B (zh) | 晶片封装体与其制造方法 | |
| CN102336390B (zh) | 具有压力感测器的微机电结构及其制造方法 | |
| TWI431741B (zh) | 晶片封裝體及其形成方法 | |
| CN108987293B (zh) | 集成带有复杂三维结构盖板的芯片的晶圆级封装方法 | |
| CN102464294B (zh) | 具有微机电元件的封装结构的制造方法 | |
| TWI549202B (zh) | 晶片封裝體及其製造方法 | |
| TWI773015B (zh) | 封裝結構及其製造方法 | |
| US20190010046A1 (en) | Packaging structure and packaging method of mems chip and asic chip | |
| JP2013173193A (ja) | Ｍｅｍｓモジュール及びその製造方法 | |
| CN112038327A (zh) | 半导体封装结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150520 Termination date: 20210809 |