TWI409885B - 具微機電元件之封裝結構及其製法 - Google Patents
具微機電元件之封裝結構及其製法 Download PDFInfo
- Publication number
- TWI409885B TWI409885B TW100117007A TW100117007A TWI409885B TW I409885 B TWI409885 B TW I409885B TW 100117007 A TW100117007 A TW 100117007A TW 100117007 A TW100117007 A TW 100117007A TW I409885 B TWI409885 B TW I409885B
- Authority
- TW
- Taiwan
- Prior art keywords
- package structure
- microelectromechanical
- microelectromechanical component
- layer
- insulating layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000000853 adhesive Substances 0.000 claims abstract description 13
- 230000001070 adhesive effect Effects 0.000 claims abstract description 13
- 238000005538 encapsulation Methods 0.000 claims description 32
- 239000010949 copper Substances 0.000 claims description 17
- 238000007789 sealing Methods 0.000 claims description 17
- 239000011521 glass Substances 0.000 claims description 14
- 229910000679 solder Inorganic materials 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 9
- 239000004593 Epoxy Substances 0.000 claims description 8
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- GPYPVKIFOKLUGD-UHFFFAOYSA-N gold indium Chemical compound [In].[Au] GPYPVKIFOKLUGD-UHFFFAOYSA-N 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 32
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000005476 soldering Methods 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- -1 tetramethyl hydroxide Chemical compound 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 239000008393 encapsulating agent Substances 0.000 abstract 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 239000000463 material Substances 0.000 description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/098—Arrangements not provided for in groups B81B2207/092 - B81B2207/097
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/05—Aligning components to be assembled
- B81C2203/052—Passive alignment, i.e. using only structural arrangements or thermodynamic forces without an internal or external apparatus
- B81C2203/054—Passive alignment, i.e. using only structural arrangements or thermodynamic forces without an internal or external apparatus using structural alignment aids, e.g. spacers, interposers, male/female parts, rods or balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
Description
本發明係有關於一種封裝結構及其製法，尤指一種具微機電元件之封裝結構及其製法。
微機電系統(Micro Electro Mechanical System，簡稱MEMS)是一種兼具電子與機械功能的微小裝置，在製造上乃藉由各種微細加工技術來達成，一般來說，微機電系統係將微機電元件設置於基板的表面上，並以保護罩或底膠進行封裝保護，俾使內部之微機電元件不受外界環境的破壞，而得到一具微機電元件之封裝結構。
請參閱第1圖，係習知具微機電元件之封裝結構之剖視圖。如圖所示，習知之具微機電元件之封裝結構係將例如為壓力感測元件的微機電元件11接置於平面柵格陣列(land grid array，簡稱LGA)型態之基板10上，並利用打線方式從微機電元件11之電性連接端111電性連接至該LGA基板10之電性連接端101，而使該微機電元件11與基板10電性連接，最終再於封裝基板10表面形成金屬蓋12，以將該微機電元件11包覆於其中，而該金屬蓋12係用以保護該微機電元件11不受外界環境之污染破壞，而該微機電元件封裝結構之缺點為體積過大，無法符合終端產品輕薄短小之需求。
請參閱第2圖，故為了縮小具微機電壓力感測元件之整體封裝結構體積，業界又於西元2005年申請一晶圓級壓力感測封裝結構之公開專利案(公開號為US 2006/0185429)，該封裝結構係將例如為壓力感測元件的微機電元件11直接製作於矽基板13上，最後並藉由陽極接合(anodic bonding)於該微機電元件11上接合玻璃蓋體14。
惟，於該矽基板13中形成感測腔體131及貫通矽基板13兩表面之通孔132，因此需要使用矽貫孔(Through Silicon Via，簡稱TSV)技術，而該技術係應用氫氧化鉀(KOH)作為蝕刻劑以形成通孔或凹槽。
相較於前述第一種習知技術結構，第2006/0185429號公開專利案所揭示之結構雖可大幅縮小具微機電元件之封裝結構之整體體積，但是以TSV技術形成通孔及凹槽的製程不僅價格昂貴，且技術精密度要求亦高，故將微機電元件封裝結構以晶圓製程製作，雖可得到尺寸較小之封裝件，但該技術複雜且耗費成本甚鉅。
因此，如何避免上述習知技術中之種種問題，俾使具微機電元件之封裝結構的製造成本與體積減少，實已成為目前亟欲解決的課題。
有鑒於上述習知技術之缺失，本發明提供一種具微機電元件之封裝結構，係包括：具有相對之第三表面與第四表面的晶圓，該第三表面上具有複數微機電元件、複數電性接點與複數第二對位鍵；用來保護該微機電元件的板體，係具有相對之第一表面與第二表面、及貫穿該第一表面與第二表面的板體開口，該第一表面上具有複數凹槽、與對應位於各該凹槽周緣的複數密封環，該板體係與該晶圓相結合，其結合方式係該板體之密封環接置於該晶圓之第三表面上以氣密封裝，且各該微機電元件對應設於各該凹槽與密封環中，各該電性接點與第二對位鍵係外露於該板體開口，且該第二表面上形成有金屬層；複數透明體，係藉由黏著劑以對應設於各該第二對位鍵上，使得可於由上方觀察該第二對位鍵；封裝層，係形成於該晶圓之第三表面上，且包覆該板體、電性接點、與透明體；複數銲線，係嵌設於該封裝層中，且各該銲線之一端連接該電性接點，而另一端外露於該封裝層之頂面；以及作為重新分配層的金屬導線，係形成於該封裝層上，且該金屬導線係藉由該銲線以電性連接至該電性接點。
本發明復揭露一種具微機電元件之封裝結構之製法，係包括：準備一具有相對之第一表面與第二表面之板體、以及一具有相對之第三表面與第四表面之晶圓，該第一表面上具有複數凹槽、複數第一對位鍵、與對應位於各該凹槽周緣的複數密封環，該第三表面上具有複數微機電元件、複數電性接點與複數第二對位鍵；將該板體與該晶圓結合，其結合方式係藉由將各該第一對位鍵對應至各該第二對位鍵，並將該板體之密封環接置於該晶圓之第三表面上以達成氣密封裝，且各該微機電元件對應設於各該凹槽與密封環中；從該第二表面移除部分厚度的板體以減少最終封裝結構的厚度；於該第二表面上形成金屬層以供後續銲線連接使用；切割該板體，以形成露出該等電性接點與該等第二對位鍵的板體開口；藉由黏著劑以將複數透明體對應設於各該第二對位鍵上，該透明體可讓該第二對位鍵得由上方觀察；以複數銲線連接該電性接點與該金屬層；於該晶圓之第三表面上形成封裝層，以包覆該板體、電性接點、透明體與銲線；從該封裝層的頂面移除部分厚度的該封裝層與部分該銲線，以外露該銲線之一端供該第二對位鍵至外部，且該封裝層的頂面高於該透明體的頂面；移除該透明體頂面上的該封裝層，以避免該封裝層遮蔽視線；以及藉由該第二對位鍵來對位，並於該封裝層上形成金屬導線，該金屬導線係藉由該銲線以電性連接至該電性接點。
由上可知，本發明之具微機電元件之封裝結構係無需製作貫穿矽基板之開孔(TSV)，故無需購買製作貫穿開孔專用之設備，而可降低生產成本；此外，本發明之板體僅罩設該微機電元件，而非罩設於該銲線上方，且移除部分該銲線，所以更能降低整體厚度與體積；又本發明之封裝結構於製作時可從上方透過該透明體來觀看該第二對位鍵，而能直接以一般具有俯視功能的對準儀進行形成該金屬導線或線路重佈層(RDL)時所需的定位步驟，並因此不需於該晶圓底面形成額外的對位鍵，以作為後續於封裝體上形成金屬導線或線路重佈層之對位鍵的使用，而能減少至少一次的曝光、顯影與蝕刻製程，且無須購置價格昂貴的雙面對準儀，故可節省整體製程成本並縮短製程時間。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“左”、“右”、“頂”、“底”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
請參閱第3A至3K圖，係本發明之具微機電元件之封裝結構及其製法之剖視圖，其中，第3E’圖係第3E圖的俯視示意圖，第3J’圖係第3J圖的另一實施態樣。
首先，如第3A圖所示，準備一具有相對之第一表面30a與第二表面30b之板體30，該第一表面30a上具有複數第一對位鍵31，該板體30之材質可為含矽之基材，並藉由例如深反應式離子蝕刻(DRIE)、氫氧化鉀(KOH)或氫氧化四甲基銨(TMAH)以蝕刻形成複數凹槽300。
如第3B圖所示，於各該凹槽300周緣對應設置密封環32，該密封環32之材質可為玻璃粉(glass frit)、環氧樹脂(epoxy)、乾膜(dry film)、金(Au)、銅(Cu)、銦化金(AuIn)、銲料(solder)、鍺(Ge)、鍺化鋁(AlGe)、或矽鍺(SiGe)。
如第3C圖所示，提供一具有相對之第三表面40a與第四表面40b之晶圓40，該第三表面40a上具有複數微機電元件41、複數電性接點42與複數第二對位鍵43，接著，將該板體30與該晶圓40結合，其結合方式係藉由將各該第一對位鍵31對應至各該第二對位鍵43，並將該板體30之密封環32接置於該晶圓40之第三表面40a上，且各該微機電元件41對應設於各該凹槽300與密封環32中，其中，該微機電元件41可為陀螺儀、加速度計或射頻微機電元件，且此時該微機電元件41已被氣密封裝在該凹槽300中。
如第3D圖所示，可以研磨方式從該第二表面30b移除部分厚度的板體30，而剩下約200至300微米(μm)厚的板體30，並利用濺鍍或蒸鍍方式於該第二表面30b上形成金屬層33，該金屬層33之材質可為鋁/銅(Al/Cu)(即依序形成鋁層與銅層)。
如第3E圖所示，切割該板體30，以形成露出該等電性接點42與該等第二對位鍵43的板體開口301，然後利用晶粒接置器(die bonder)以藉由黏著劑51將複數透明體52對應設於各該第二對位鍵43上，其中，該黏著劑51之材質可為玻璃粉(glass frit)、環氧樹脂(epoxy)、或乾膜(dry film)，該透明體52之材質可為玻璃。
如第3E’圖所示，該等透明體52之數量較佳為兩個，且分別置於該晶圓40的周緣處任意相對兩側，要注意的是，第3E’圖只是要清楚表達該等透明體52的位置(同樣是第二對位鍵43的位置)，因此並未顯示所有第3E圖的構件。
如第3F圖所示，以複數銲線44連接該電性接點42與該金屬層33。
如第3G圖所示，於該晶圓40之第三表面40a上形成封裝層53，以包覆該板體30、電性接點42、透明體52與銲線44。
如第3H圖所示，藉由研磨方式從該封裝層53的頂面移除部分厚度的該封裝層53與部分該銲線44，以外露該銲線44之一端，且該封裝層53的頂面略高於該透明體52的頂面，這是因為如果研磨至該透明體52之頂面，則會造成該透明體頂面因研磨而呈模糊霧面且不透光，而無法進行後續對位機台之對位。
如第3I圖所示，藉由雷射燒灼方式以移除該透明體52頂面上的該封裝層53，如此則該透明體頂面將會呈透明狀。
如第3J圖所示，藉由該第二對位鍵43來對位，並於該封裝層53上形成金屬導線54，該金屬導線54係藉由該銲線44以電性連接至該電性接點42，再於該金屬導線54上形成銲球55。
或者，如第3J’圖所示，於該封裝層53上形成第一絕緣層56，該第一絕緣層56具有複數外露該銲線44之第一絕緣層開口560，且該金屬導線54係形成於該第一絕緣層開口560處以電性連接該銲線44，然後，於該第一絕緣層56與金屬導線54上形成第二絕緣層57，且該第二絕緣層57具有複數外露部分該金屬導線54之第二絕緣層開口570，並於該第二絕緣層開口570處形成凸塊下金屬層58及其上的銲球55，即進行線路重佈(Redistribution Line，簡稱RDL)製程，而達到線路之電性連接墊擴散(Fan out)或內聚(Fan in)之需求，以符合產品設計之需要。
如第3K圖所示，係延續自第3J圖，進行切單製程，以得到複數個具微機電元件之封裝結構6。
本發明復揭露一種具微機電元件之封裝結構，係包括：晶圓40，係具有相對之第三表面40a與第四表面40b，該第三表面40a上具有複數微機電元件41、複數電性接點42與複數第二對位鍵43；板體30，係具有相對之第一表面30a與第二表面30b、及貫穿該第一表面30a與第二表面30b的板體開口301，該第一表面30a上具有複數凹槽300、與對應位於各該凹槽300周緣的複數密封環32，該板體30係與該晶圓40相結合，其結合方式係該板體30之密封環32接置於該晶圓40之第三表面40a上，且各該微機電元件41對應設於各該凹槽300與密封環32中，各該電性接點42與第二對位鍵43係外露於該板體開口301，且該第二表面30b上形成有金屬層33；複數透明體52，係藉由黏著劑51以對應設於各該第二對位鍵43上；封裝層53，係形成於該晶圓40之第三表面40a上，且包覆該板體30、電性接點42、與透明體52；複數銲線44，係嵌設於該封裝層53中，且各該銲線44之一端連接該電性接點42，而另一端外露於該封裝層53之頂面；以及金屬導線54，係形成於該封裝層53上，且該金屬導線54係藉由該銲線44以電性連接至該電性接點42。
所述之具微機電元件之封裝結構中，復可包括第一絕緣層56，係形成於該封裝層53上，該第一絕緣層56具有複數外露該銲線44之第一絕緣層開口560，且該金屬導線54係形成於該第一絕緣層開口560處以電性連接該銲線44，此外，復可包括第二絕緣層57，係形成於該第一絕緣層56與金屬導線54上，該第二絕緣層57具有複數外露部分該金屬導線54之第二絕緣層開口570。
於上述之具微機電元件之封裝結構中，復可包括銲球55，係設於該金屬導線54上。
又於前述之封裝結構中，該密封環32之材質可為玻璃粉(glass frit)、環氧樹脂(epoxy)、乾膜(dry film)、金(Au)、銅(Cu)、銦化金(AuIn)、銲料(solder)、鍺(Ge)、鍺化鋁(AlGe)、或矽鍺(SiGe)。
於所述之具微機電元件之封裝結構中，該金屬層33之材質可為鋁/銅(Al/Cu)，且該透明體52之材質可為玻璃。
所述之具微機電元件之封裝結構中，該微機電元件41可為陀螺儀、加速度計或射頻微機電元件，且該黏著劑51之材質可為玻璃粉(glass frit)、環氧樹脂(epoxy)、或乾膜(dry film)。
綜上所述，本發明之具微機電元件之封裝結構係無需製作貫穿矽基板之開孔(TSV)，故無需購買TSV製作用設備，而可降低生產成本；此外，本發明之板體僅罩設該微機電元件，且移除部分該銲線，所以更能降低整體厚度與體積；又本發明之封裝結構於製作時可從上方透過該透明體來觀看該第二對位鍵，而能直接以一般的對準儀(aligner)進行形成該金屬導線或重佈線路層(RDL)時所需的對位步驟，並因此不需於該晶圓底面形成額外的對位鍵，以作為後續於封裝體上形成金屬導線或重佈線路層之對位鍵的使用，而能減少至少一次曝光、顯影與蝕刻等製程步驟，且亦無須購置價格昂貴的雙面對準儀(double side aligner)，故可節省整體製程成本並縮短製程時間。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10．．．基板
101、111．．．電性連接端
11、41．．．微機電元件
12．．．金屬蓋
13．．．矽基板
131．．．感測腔體
132．．．通孔
14．．．玻璃蓋體
30．．．板體
30a．．．第一表面
30b．．．第二表面
300．．．凹槽
301．．．板體開口
31．．．第一對位鍵
32．．．密封環
33．．．金屬層
40．．．晶圓
40a．．．第三表面
40b．．．第四表面
42．．．電性接點
43．．．第二對位鍵
44．．．銲線
51．．．黏著劑
52．．．透明體
53．．．封裝層
54．．．金屬導線
55．．．銲球
56．．．第一絕緣層
560．．．第一絕緣層開口
57．．．第二絕緣層
570．．．第二絕緣層開口
58．．．凸塊下金屬層
6．．．封裝結構
第1圖係一種習知具微機電元件之封裝結構之剖視圖；
第2圖係另一種習知具微機電元件之封裝結構之剖視圖；以及
第3A至3K圖係本發明之具微機電元件之封裝結構及其製法之剖視圖，其中，第3E’圖係第3E圖的俯視示意圖，第3J’圖係第3J圖的另一實施態樣。
30．．．板體
300．．．凹槽
32．．．密封環
33．．．金屬層
40．．．晶圓
41．．．微機電元件
42．．．電性接點
43．．．第二對位鍵
44．．．銲線
51．．．黏著劑
52．．．透明體
53．．．封裝層
54．．．金屬導線
55．．．銲球
Claims (20)
- 一種具微機電元件之封裝結構，係包括：晶圓，係具有相對之第三表面與第四表面，該第三表面上具有複數微機電元件、複數電性接點與複數第二對位鍵；板體，係具有相對之第一表面與第二表面、及貫穿該第一表面與第二表面的板體開口，該第一表面上具有複數凹槽、與對應位於各該凹槽周緣的複數密封環，該板體係與該晶圓相結合，其結合方式係該板體之密封環接置於該晶圓之第三表面上，且各該微機電元件對應設於各該凹槽與密封環中，各該電性接點與第二對位鍵係外露於該板體開口，且該第二表面上形成有金屬層；複數透明體，係藉由黏著劑以對應設於各該第二對位鍵上；封裝層，係形成於該晶圓之第三表面上，且包覆該板體、電性接點、與透明體；複數銲線，係嵌設於該封裝層中，且各該銲線之一端連接該電性接點，而另一端外露於該封裝層之頂面；以及金屬導線，係形成於該封裝層上，且該金屬導線係藉由該銲線以電性連接至該電性接點。
- 如申請專利範圍第1項所述之具微機電元件之封裝結構，復包括第一絕緣層，係形成於該封裝層上，該第一絕緣層具有複數外露該銲線之第一絕緣層開口，且該金屬導線係形成於該第一絕緣層開口處以電性連接該銲線。
- 如申請專利範圍第2項所述之具微機電元件之封裝結構，復包括第二絕緣層，係形成於該第一絕緣層與金屬導線上，該第二絕緣層具有複數外露部分該金屬導線之第二絕緣層開口。
- 如申請專利範圍第1、2或3項所述之具微機電元件之封裝結構，復包括銲球，係設於該金屬導線上。
- 如申請專利範圍第1項所述之具微機電元件之封裝結構，其中，該密封環之材質為玻璃粉(glass frit)、環氧樹脂(epoxy)、乾膜(dry film)、金(Au)、銅(Cu)、銦化金(AuIn)、銲料(solder)、鍺(Ge)、鍺化鋁(AlGe)、或矽鍺(SiGe)。
- 如申請專利範圍第1項所述之具微機電元件之封裝結構，其中，該金屬層之材質為鋁/銅(Al/Cu)。
- 如申請專利範圍第1項所述之具微機電元件之封裝結構，其中，該透明體之材質為玻璃。
- 如申請專利範圍第1項所述之具微機電元件之封裝結構，其中，該黏著劑之材質為玻璃粉(glass frit)、環氧樹脂(epoxy)、或乾膜(dry film)。
- 如申請專利範圍第1項所述之具微機電元件之封裝結構，其中，該微機電元件為陀螺儀、加速度計或射頻微機電元件。
- 一種具微機電元件之封裝結構之製法，係包括：準備一具有相對之第一表面與第二表面之板體、以及一具有相對之第三表面與第四表面之晶圓，該第一表面上具有複數凹槽、複數第一對位鍵、與對應位於各該凹槽周緣的複數密封環，該第三表面上具有複數微機電元件、複數電性接點與複數第二對位鍵；將該板體與該晶圓結合，其結合方式係藉由將各該第一對位鍵對應至各該第二對位鍵，並將該板體之密封環接置於該晶圓之第三表面上，且各該微機電元件對應設於各該凹槽與密封環中；從該第二表面移除部分厚度的板體；於該第二表面上形成金屬層；切割該板體，以形成露出該等電性接點與該等第二對位鍵的板體開口；藉由黏著劑以將複數透明體對應設於各該第二對位鍵上；以複數銲線連接該電性接點與該金屬層；於該晶圓之第三表面上形成封裝層，以包覆該板體、電性接點、透明體與銲線；從該封裝層的頂面移除部分厚度的該封裝層與部分該銲線，以外露該銲線之一端，且該封裝層的頂面高於該透明體的頂面；移除該透明體頂面上的該封裝層；以及藉由該第二對位鍵來對位，並於該封裝層上形成複數金屬導線，該金屬導線係藉由該銲線以電性連接至該電性接點。
- 如申請專利範圍第10項所述之具微機電元件之封裝結構之製法，復包括於形成該金屬導線之前，於該封裝層上形成第一絕緣層，該第一絕緣層具有複數外露該銲線之第一絕緣層開口，且該金屬導線係形成於該第一絕緣層開口處以電性連接該銲線。
- 如申請專利範圍第11項所述之具微機電元件之封裝結構之製法，復包括於該第一絕緣層與金屬導線上形成第二絕緣層，且該第二絕緣層具有複數外露部分該金屬導線之第二絕緣層開口。
- 如申請專利範圍第10、11或12項所述之具微機電元件之封裝結構之製法，於形成該金屬導線之後，復包括於該金屬導線上形成銲球。
- 如申請專利範圍第10項所述之具微機電元件之封裝結構之製法，其中，該等凹槽係藉由深反應式離子蝕刻(DRIE)、氫氧化鉀(KOH)或氫氧化四甲基銨(TMAH)而蝕刻產生。
- 如申請專利範圍第10項所述之具微機電元件之封裝結構之製法，其中，該密封環之材質為玻璃粉(glass frit)、環氧樹脂(epoxy)、乾膜(dry film)、金(Au)、銅(Cu)、銦化金(AuIn)、銲料(solder)、鍺(Ge)、鍺化鋁(AlGe)、或矽鍺(SiGe)。
- 如申請專利範圍第10項所述之具微機電元件之封裝結構之製法，其中，該金屬層之材質為鋁/銅(Al/Cu)。
- 如申請專利範圍第10項所述之具微機電元件之封裝結構之製法，其中，該透明體之材質為玻璃。
- 如申請專利範圍第10項所述之具微機電元件之封裝結構之製法，其中，該黏著劑之材質為玻璃粉(glass frit)、環氧樹脂(epoxy)、或乾膜(dry film)。
- 如申請專利範圍第10項所述之具微機電元件之封裝結構之製法，其中，該微機電元件為陀螺儀、加速度計或射頻微機電元件。
- 如申請專利範圍第10項所述之具微機電元件之封裝結構之製法，復包括進行切單製程，以得到複數個具微機電元件之封裝結構。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100117007A TWI409885B (zh) | 2011-05-16 | 2011-05-16 | 具微機電元件之封裝結構及其製法 |
| CN201110180272.0A CN102786024B (zh) | 2011-05-16 | 2011-06-24 | 具微机电元件的封装结构及其制法 |
| US13/242,720 US8399940B2 (en) | 2011-05-16 | 2011-09-23 | Package structure having MEMS elements and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100117007A TWI409885B (zh) | 2011-05-16 | 2011-05-16 | 具微機電元件之封裝結構及其製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201248742A TW201248742A (en) | 2012-12-01 |
| TWI409885B true TWI409885B (zh) | 2013-09-21 |
Family
ID=47151639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100117007A TWI409885B (zh) | 2011-05-16 | 2011-05-16 | 具微機電元件之封裝結構及其製法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8399940B2 (zh) |
| CN (1) | CN102786024B (zh) |
| TW (1) | TWI409885B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI588918B (zh) * | 2014-04-01 | 2017-06-21 | 亞太優勢微系統股份有限公司 | 具精確間隙機電晶圓結構與及其製作方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI395312B (zh) * | 2010-01-20 | 2013-05-01 | 矽品精密工業股份有限公司 | 具微機電元件之封裝結構及其製法 |
| TWI421955B (zh) | 2010-06-30 | 2014-01-01 | 矽品精密工業股份有限公司 | 具壓力感測器之微機電結構及其製法 |
| TWI417973B (zh) * | 2011-07-11 | 2013-12-01 | 矽品精密工業股份有限公司 | 具微機電元件之封裝結構之製法 |
| CN102963864B (zh) * | 2012-12-11 | 2015-05-20 | 北京大学 | 一种基于bcb胶的晶片级微空腔的密封方法 |
| US9230926B2 (en) | 2013-08-31 | 2016-01-05 | Infineon Technologies Ag | Functionalised redistribution layer |
| TWI518844B (zh) * | 2013-12-11 | 2016-01-21 | 矽品精密工業股份有限公司 | 封裝結構及其製法 |
| US9337159B2 (en) | 2013-12-13 | 2016-05-10 | Infineon Technologies Ag | Semiconductor package with integrated microwave component |
| US9352956B2 (en) | 2014-01-16 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS devices and methods for forming same |
| CN104538377A (zh) * | 2014-12-30 | 2015-04-22 | 华天科技（西安）有限公司 | 一种基于载体的扇出封装结构及其制备方法 |
| CN104505384A (zh) * | 2014-12-30 | 2015-04-08 | 华天科技（西安）有限公司 | 一种键合线埋入扇入型封装件及其制备方法 |
| DE102015118664B4 (de) * | 2015-10-30 | 2024-06-27 | Infineon Technologies Ag | Verfahren zur herstellung eines leistungshalbleitermoduls |
| CN106067457B (zh) * | 2016-08-11 | 2020-08-21 | 苏州日月新半导体有限公司 | 集成电路封装体及其制造方法与所使用的封装基板 |
| US20180114786A1 (en) * | 2016-10-21 | 2018-04-26 | Powertech Technology Inc. | Method of forming package-on-package structure |
| CN107564889B (zh) * | 2017-08-28 | 2020-07-31 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片封装结构及封装方法 |
| CN107644867A (zh) * | 2017-09-07 | 2018-01-30 | 维沃移动通信有限公司 | 一种PoP封装件及其制作方法 |
| KR102409885B1 (ko) | 2018-10-11 | 2022-06-16 | 삼성전자주식회사 | 웨이퍼 정렬 방법, 이러한 정렬 방법을 이용한 웨이퍼 본딩 방법, 및 이러한 정렬 방법을 수행하기 위한 장치 |
| CN111377393B (zh) * | 2018-12-27 | 2023-08-25 | 中芯集成电路（宁波）有限公司上海分公司 | Mems封装结构及其制作方法 |
| US11804416B2 (en) * | 2020-09-08 | 2023-10-31 | UTAC Headquarters Pte. Ltd. | Semiconductor device and method of forming protective layer around cavity of semiconductor die |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030006502A1 (en) * | 2000-04-10 | 2003-01-09 | Maurice Karpman | Hermetically sealed microstructure package |
| US20030122227A1 (en) * | 2001-01-10 | 2003-07-03 | Kia Silverbrook | Accelerometer protected by caps applied at the wafer scale |
| US20040104460A1 (en) * | 2002-03-22 | 2004-06-03 | Stark David H. | Wafer-level hermetic micro-device packages |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3934073A (en) * | 1973-09-05 | 1976-01-20 | F Ardezzone | Miniature circuit connection and packaging techniques |
| US20040259325A1 (en) * | 2003-06-19 | 2004-12-23 | Qing Gan | Wafer level chip scale hermetic package |
| US7368808B2 (en) * | 2003-06-30 | 2008-05-06 | Intel Corporation | MEMS packaging using a non-silicon substrate for encapsulation and interconnection |
| US7936062B2 (en) * | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
| US7763962B2 (en) * | 2006-11-10 | 2010-07-27 | Spatial Photonics, Inc. | Wafer-level packaging of micro devices |
| KR100876107B1 (ko) * | 2007-08-17 | 2008-12-26 | 삼성전기주식회사 | 웨이퍼 레벨 패키지 및 그 제조방법 |
| JP2009088254A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | 電子部品パッケージ及び電子部品パッケージの製造方法 |
| US20090160053A1 (en) * | 2007-12-19 | 2009-06-25 | Infineon Technologies Ag | Method of manufacturing a semiconducotor device |
| JP2010108989A (ja) * | 2008-10-28 | 2010-05-13 | Shinko Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2010206007A (ja) * | 2009-03-04 | 2010-09-16 | Nec Corp | 半導体装置及びその製造方法 |
| TWI379367B (en) * | 2009-06-15 | 2012-12-11 | Kun Yuan Technology Co Ltd | Chip packaging method and structure thereof |
| CN101780942B (zh) * | 2009-12-11 | 2011-12-14 | 中国电子科技集团公司第十三研究所 | Mems器件圆片级真空封装方法 |
-
2011
- 2011-05-16 TW TW100117007A patent/TWI409885B/zh active
- 2011-06-24 CN CN201110180272.0A patent/CN102786024B/zh active Active
- 2011-09-23 US US13/242,720 patent/US8399940B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030006502A1 (en) * | 2000-04-10 | 2003-01-09 | Maurice Karpman | Hermetically sealed microstructure package |
| US20030122227A1 (en) * | 2001-01-10 | 2003-07-03 | Kia Silverbrook | Accelerometer protected by caps applied at the wafer scale |
| US20040104460A1 (en) * | 2002-03-22 | 2004-06-03 | Stark David H. | Wafer-level hermetic micro-device packages |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI588918B (zh) * | 2014-04-01 | 2017-06-21 | 亞太優勢微系統股份有限公司 | 具精確間隙機電晶圓結構與及其製作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120292722A1 (en) | 2012-11-22 |
| TW201248742A (en) | 2012-12-01 |
| CN102786024B (zh) | 2015-05-20 |
| US8399940B2 (en) | 2013-03-19 |
| CN102786024A (zh) | 2012-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI409885B (zh) | 具微機電元件之封裝結構及其製法 | |
| TWI417973B (zh) | 具微機電元件之封裝結構之製法 | |
| US10041847B2 (en) | Various stress free sensor packages using wafer level supporting die and air gap technique | |
| CN104303262B (zh) | 用于其中一部分暴露在环境下的密封mems设备的工艺 | |
| US9278851B2 (en) | Vertical mount package and wafer level packaging therefor | |
| US10882738B2 (en) | Wafer level package for a mems sensor device and corresponding manufacturing process | |
| US8508039B1 (en) | Wafer scale chip scale packaging of vertically integrated MEMS sensors with electronics | |
| TWI518844B (zh) | 封裝結構及其製法 | |
| US9731961B2 (en) | MEMS-CMOS-MEMS platform | |
| TWI267927B (en) | Method for wafer level package | |
| US9735128B2 (en) | Method for incorporating stress sensitive chip scale components into reconstructed wafer based modules | |
| CN105600738B (zh) | 一种用于晶圆级封装的密闭结构及其制造方法 | |
| US20150128703A1 (en) | Micromechanical sensor device | |
| TWI421955B (zh) | 具壓力感測器之微機電結構及其製法 | |
| US20180290882A1 (en) | Semiconductor packages and methods for fabricating semiconductor packages | |
| TW201349414A (zh) | 具微機電元件之封裝結構及其製法 | |
| US9073750B2 (en) | Manufacturing method of micro-electro-mechanical system device and micro-electro-mechanical system device made thereby | |
| TW201314846A (zh) | 半導體封裝件及其製法 | |
| US20120193731A1 (en) | Edge-mounted sensor | |
| TWI702700B (zh) | 半導體元件及其製造方法 |