CN107644867A - 一种PoP封装件及其制作方法 - Google Patents

一种PoP封装件及其制作方法 Download PDF

Info

Publication number
CN107644867A
CN107644867A CN201710800408.0A CN201710800408A CN107644867A CN 107644867 A CN107644867 A CN 107644867A CN 201710800408 A CN201710800408 A CN 201710800408A CN 107644867 A CN107644867 A CN 107644867A
Authority
CN
China
Prior art keywords
chip
substrate
solder joint
adhesive layer
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710800408.0A
Other languages
English (en)
Inventor
杨望来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN201710800408.0A priority Critical patent/CN107644867A/zh
Publication of CN107644867A publication Critical patent/CN107644867A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明提供一种PoP封装件及其制作方法，该PoP封装件包括：基板、第一芯片、第一封胶层、第二芯片和第二封胶层，其中，基板包括相对设置的第一表面和第二表面，第一芯片倒装并焊接在基板的第一表面；第一封胶层设于第一表面上，且覆盖第一芯片，第一封胶层远离基板的焊接面形成有焊点，焊接面上布线形成焊盘，第二芯片焊接固定在基板的第二表面；第二封胶层设于第二表面上，且覆盖第二芯片。由于在基板的两相对侧分别对第一芯片和第二芯片进行封胶，形成封装体叠层的封装件，从而实现平衡封装，因此可以防止封装件曲翘引起的开路、短路或者焊点存在较大的应力，提高了封装件应用的可靠性。

Description

一种PoP封装件及其制作方法
技术领域
本发明涉及元器件封装技术领域，尤其涉及一种PoP封装件及其制作方法。
背景技术
众所周知，现有的封装体叠层的封装件通常采用两个独立的BGA(Ball GridArray，球状引脚栅格阵列)封装体进行堆叠焊接形成，由于BGA封装体本身是一种不平衡的封装，各单独封装体由于各材料的热膨胀系数的不同，都会有一定的翘曲存在。这将会造成利用表面贴装技术SMT贴合过回焊炉时，因封装体翘曲产生一些锡短路，开路或是在焊点存在较大应力的现象，从而使得封装体应用的可靠性较低。
发明内容
本发明实施例提供一种PoP封装件及其制作方法，以解决封装件应用的可靠性较低的问题。
第一方面，本发明实施例提供了一种PoP封装件，包括：基板、带硅通孔TSV的第一芯片、第一封胶层、第二芯片和第二封胶层，其中，所述基板包括相对设置的第一表面和第二表面，所述第一芯片倒装并焊接在基板的第一表面；第一封胶层设于所述第一表面上，且覆盖所述第一芯片，所述第一封胶层远离所述基板的焊接面形成有焊点，所述焊点包括与所述基板电连接的第一焊点和/或与所述第一芯片电连接的第二焊点，所述焊接面上布线形成焊盘，所述第二芯片焊接固定在所述基板的第二表面；所述第二封胶层设于所述第二表面上，且覆盖所述第二芯片。
第二方面，本发明实施例还提供了一种PoP封装件制作方法，包括：
将带硅通孔TSV的第一芯片倒装并焊接在基板的第一表面；
在所述第一表面进行封胶形成第一封胶层，且所述第一封胶层远离所述基板的焊接面形成有焊点；其中，所述焊点包括与所述基板电连接的第一焊点和/或与所述第一芯片电连接的第二焊点，所述第一封胶层覆盖所述第一芯片；
在所述基板与第一表面相对的第二表面焊接固定第二芯片；
在所述第二表面进行封胶形成第二封胶层，所述第二封胶层覆盖所述第二芯片；
在所述焊接面上布线，制作焊盘。
这样，本发明实施例中的PoP封装件包括：基板、带硅通孔TSV的第一芯片、第一封胶层、第二芯片和第二封胶层，其中，所述基板包括相对设置的第一表面和第二表面，所述第一芯片倒装并焊接在基板的第一表面；第一封胶层设于所述第一表面上，且覆盖所述第一芯片，所述第一封胶层远离所述基板的焊接面形成有焊点，所述焊点包括与所述基板电连接的第一焊点和/或与所述第一芯片电连接的第二焊点，所述焊接面上布线形成焊盘，所述第二芯片焊接固定在所述基板的第二表面；所述第二封胶层设于所述第二表面上，且覆盖所述第二芯片。由于在基板的两相对侧分别对第一芯片和第二芯片进行封胶，形成封装体叠层的封装件，从而实现平衡封装，因此可以防止封装件曲翘引起的开路、短路或者焊点存在较大的应力，提高了封装件应用的可靠性。同时，可以降低印制电路板进行元件组装的SMT制成的难度。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的PoP封装件的剖面图；
图2是本发明实施例提供的PoP封装件制作方法的流程图；
图3是本发明实施例提供的PoP封装件制作过程中PoP封装件的剖面图之一；
图4是本发明实施例提供的PoP封装件制作过程中PoP封装件的剖面图之二；
图5是本发明实施例提供的PoP封装件制作过程中PoP封装件的剖面图之三；
图6是本发明实施例提供的PoP封装件制作过程中PoP封装件的剖面图之四；
图7是本发明实施例提供的PoP封装件制作过程中PoP封装件的剖面图之五；
图8是本发明实施例提供的PoP封装件制作过程中PoP封装件的剖面图之六；
图9是本发明实施例提供的PoP封装件制作过程中PoP封装件的剖面图之七。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图1，图1是本发明实施例提供的一种PoP封装件的剖面图，如图1所示，本发明实施例提供的PoP封装件包括：基板101、带硅通孔TSV的第一芯片102、第一封胶层103、第二芯片104和第二封胶层105，其中，所述基板101包括相对设置的第一表面和第二表面，所述第一芯片102倒装并焊接在基板101的第一表面；第一封胶层103设于所述第一表面上，且覆盖所述第一芯片102，所述第一封胶层103远离所述基板101的焊接面形成有焊点1031，所述焊点1031包括与所述基板电连接的第一焊点和/或与所述第一芯片电连接的第二焊点，所述焊接面上布线形成焊盘1032，所述第二芯片104焊接固定在所述基板101的第二表面；所述第二封胶层105设于所述第二表面上，且覆盖所述第二芯片104。
本发明实施例中，上述第一芯片102上具有硅通孔TSV，通过该硅通孔TSV可以将第一芯片102的两相对面导电连通。上述焊点1031可以包括第一焊点和/或第二焊点，焊点设置的情况可以根据实际需要进行设置，通常的需要同时在需要同时在基板101和第一芯片102上设置焊点，也就是说焊点1031通常包括第一焊点和第二焊点。其中第二焊点通过硅通孔TSV与第一芯片102上的元器件电连接。
在焊接面上布线可以仅形成单独的焊盘1032，还可以形成电路走线，具体可以根据实际需要进行设置。具体的，其中每一焊点的位置对应形成一焊盘1032，在走线的其他位置还可以不依赖于焊点1031的位置独立形成用于焊接的焊盘。
上述焊点形成的方式可以根据实际需要进行设置，例如，首先在第一芯片102和基板101上设置焊点，在一种方式下可以通过控制第一封胶层103的高度使得第一封胶层103覆盖第一芯片102，同时露出焊点，从而使得第一封胶层103上形成焊点1031；在另一种方式下，可以通过第一封胶层103同时将第一芯片102和焊点1031，然后对第一封胶层103进行研磨，以漏出焊点1031。具体的，上述焊点1031可以为铜核心锡球、导电线或金凸点bump，具体结构可以根据实际需要进行设置。
上述第二芯片104的结构和安装方式可以根据实际需要进行设置，例如，上述第二芯片104为倒装芯片或者打线的贴片芯片。
具体的，当第二芯片104为倒装芯片时，可以直接通过回流焊固定在基板101上，并与基板101电连接。当第二芯片104为贴片芯片时，将贴片芯片固定在基板101后，可以通过打线使得第二芯片104与基板电连接。
应理解，上述实施例中焊盘未置焊接球构成LGA(Land Grid Array，栅格阵列封装)封装结构，本实施例中还可以在上述焊盘上设置焊接球，构成BGA封装结构。例如，本实施例中，上述焊盘1032上回流焊接有焊接球106。该焊接球可以为锡球，每一焊盘1032对应设置一焊接球106，其形状和大小均可以根据实际需要进行设置，在此不做进一步的限定。
这样，本发明实施例中的PoP封装件包括：基板101、带硅通孔TSV的第一芯片102、第一封胶层103、第二芯片104和第二封胶层105，其中，所述基板101包括相对设置的第一表面和第二表面，所述第一芯片102倒装并焊接在基板101的第一表面；第一封胶层103设于所述第一表面上，且覆盖所述第一芯片102，所述第一封胶层103远离所述基板101的焊接面形成有焊点1031，所述焊点1031包括与所述基板电连接的第一焊点和/或与所述第一芯片电连接的第二焊点，所述焊接面上布线形成焊盘1032，所述第二芯片104焊接固定在所述基板101的第二表面；所述第二封胶层105设于所述第二表面上，且覆盖所述第二芯片104。由于在基板101的两相对侧分别对第一芯片102和第二芯片104进行封胶，形成封装体叠层的封装件，从而实现平衡封装，因此可以防止封装件曲翘引起的开路、短路或者焊点存在较大的应力，提高了封装件应用的可靠性。同时，可以降低印制电路板进行元件组装的SMT制成的难度。
进一步的，参照图2，本发明还提供了一种PoP封装件制作方法，包括：
步骤201，将带硅通孔TSV的第一芯片倒装并焊接在基板的第一表面；
本发明实施例中，上述第一芯片靠近基板的一面具有元器件，第一芯片的硅通孔TSV，可以将第一芯片的两相对面导电连通。具体的，可以将带TSV的倒装的第一芯片贴片并过回焊炉焊接固定在基板上。
步骤202，在所述第一表面进行封胶形成第一封胶层，且所述第一封胶层远离所述基板的焊接面形成有焊点；其中，所述焊点包括与所述基板电连接的第一焊点和/或与所述第一芯片电连接的第二焊点，所述第一封胶层覆盖所述第一芯片；
上述焊点可以包括第一焊点和/或第二焊点，焊点设置的情况可以根据实际需要进行设置，通常的需要同时在需要同时在基板和第一芯片上设置焊点，也就是说焊点通常包括第一焊点和第二焊点。其中第二焊点通过硅通孔TSV与第一芯片上的元器件电连接。
上述焊点形成的方式可以根据实际需要进行设置，例如，首先在第一芯片和基板上设置焊点，在第一种方式下可以通过控制第一封胶层的高度使得第一封胶层覆盖第一芯片，同时露出焊点，从而使得第一封胶层上形成焊点；在第二种方式下，可以通过第一封胶层同时将第一芯片和焊点，然后对第一封胶层进行研磨，以漏出焊点。也就是说，在第二种方式下，该步骤202包括以下步骤：
在所述第一芯片和/或所述第一表面设置所述焊点；
在所述第一表面进行封胶形成覆盖所述焊点和第一芯片的所述第一封胶层；
对所述第一封胶层研磨漏出所述焊点。
具体的，在本实施例中，可以分别在基板和第一芯片远离基板的一侧置球，并过回流reflow，其中基板上的球的半径大于第一芯片上的球的半径，该球为铜核心锡球。置球后，进行第一封胶，形成第一封胶层，该第一封胶层覆盖基板的第一表面，且密封球。
步骤203，在所述基板与第一表面相对的第二表面焊接固定第二芯片；
上述第二芯片的结构和安装方式可以根据实际需要进行设置，例如，上述第二芯片为倒装芯片或者打线的贴片芯片。
该步骤中，当第二芯片为打线的贴片芯片时，可以先在所述基板的第二表面贴装所述第二芯片；然后在所述第二芯片与基板之间打线，以将所述第二芯片与所述基板电连接。
该步骤中，当第二芯片为倒装芯片时，可以在所述基板的第二表面倒装回流焊接所述第二芯片。
步骤204，在所述第二表面进行封胶形成第二封胶层，所述第二封胶层覆盖所述第二芯片；
该步骤，于需要在基板的第二面需要设置第二封胶层，因此可以在基板的第二面进行封胶形成第二封胶层后，对第一封胶层进行研磨处理。避免工艺流程的串扰，降低制造的难度。对第一封胶层进行研磨时，直至研磨到所述的球露出铜核心即可。
步骤205，在所述焊接面上布线，制作焊盘。
该步骤中，在焊接面上布线可以仅形成单独的焊盘，还可以形成电路走线，具体可以根据实际需要进行设置。具体的，其中每一焊点的位置对应形成一焊盘，在走线的其他位置还可以不依赖于焊点的位置独立形成用于焊接的焊盘。
这样，本发明实施例中，将带硅通孔TSV的第一芯片倒装并焊接在基板的第一表面；在所述第一表面进行封胶形成第一封胶层，且所述第一封胶层远离所述基板的焊接面形成有焊点；其中，所述焊点包括与所述基板电连接的第一焊点和/或与所述第一芯片电连接的第二焊点，所述第一封胶层覆盖所述第一芯片；在所述基板与第一表面相对的第二表面焊接固定第二芯片；在所述第二表面进行封胶形成第二封胶层，所述第二封胶层覆盖所述第二芯片；在所述焊接面上布线，制作焊盘。由于在基板的两相对侧分别对第一芯片和第二芯片进行封胶，形成封装体叠层的封装件，从而实现平衡封装，因此可以防止封装件曲翘引起的开路、短路或者焊点存在较大的应力，提高了封装件应用的可靠性。同时，可以降低印制电路板进行元件组装的SMT制成的难度。
应理解，上述实施例中焊盘未置焊接球构成LGA封装结构，本实施例中还可以在上述焊盘上设置焊接球，构成BGA封装结构。即本实施例中，在上述步骤205之后，该方法还包括：
在所述焊盘上置焊接球，并进行回流焊。
本实施例中，上述焊盘上回流焊接有焊接球。该焊接球可以为锡球，每一焊盘对应设置一焊接球，其形状和大小均可以根据实际需要进行设置，在此不做进一步的限定。
应当说明的是，在一次制成中，可以形成多个封装件，即基板上设置有至少两个所述第一芯片和所述第二芯片，每一第一芯片和对应的一第二芯片通过封胶封装在所述基板后形成一独立PoP封装件；在上述焊盘上置焊接球，并进行回流焊的步骤之后，所述方法还包括：
对所述基板进行切割，分离每一独立PoP封装件。
本实施例中，在对基板进行切割的同时将第一封胶层和第二封胶层进行了切割，切割后每一独立PoP封装件仅包含一个第一芯片和一个第二芯片。
应理解，焊点的结构可以根据实际需要进行设置，不同的焊点结构对应的制成工艺不同，本实施例中，上述在所述第一芯片和/或所述第一表面设置所述焊点的步骤包括：
在所述第一芯片和/或所述第一表面设置铜核心锡球，并进行回流焊，形成所述焊点；
或者，在所述第一芯片和/或所述第一表面打线，形成所述焊点；
或者，在所述第一芯片和/或所述第一表面置金凸点bump，形成所述焊点。
参照图1、图3至图9，为了更好的理解本发明，以下对PoP封装件制作的优选流程进行详细说明。
第一步：将带硅通孔TSV的第一芯片102倒装并焊接在基板101的第一表面，形成如图3所示的结构；
第二步：在所述第一芯片102和/或所述第一表面设置所述焊点，形成如图4所示的结构；
第三步：在所述第一表面进行封胶形成覆盖所述焊点和第一芯片102的所述第一封胶层103，形成如图5所示的结构；
第四步：在所述基板101与第一表面相对的第二表面焊接固定第二芯片104，形成如图6所示的结构；
第五步：在所述第二表面进行封胶形成第二封胶层105，形成如图7所示的结构；
第六步：对所述第一封胶层103研磨漏出所述焊点，形成如图8所示的结构；
第七步：在所述焊接面上布线，制作焊盘，形成如图9所示的结构；
第八步：在所述焊盘上置焊接球106，并进行回流焊，形成如图1所示的结构，最后对所述基板101进行切割，分离每一独立PoP封装件。
需要说明的是，上述步骤之间如无必然关联可以适当更换顺序，在此不再一一列举。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (11)

1.一种PoP封装件，其特征在于，包括：基板、带硅通孔TSV的第一芯片、第一封胶层、第二芯片和第二封胶层，其中，所述基板包括相对设置的第一表面和第二表面，所述第一芯片倒装并焊接在基板的第一表面；第一封胶层设于所述第一表面上，且覆盖所述第一芯片，所述第一封胶层远离所述基板的焊接面形成有焊点，所述焊点包括与所述基板电连接的第一焊点和/或与所述第一芯片电连接的第二焊点，所述焊接面上布线形成焊盘，所述第二芯片焊接固定在所述基板的第二表面；所述第二封胶层设于所述第二表面上，且覆盖所述第二芯片。
2.根据权利要求1所述的PoP封装件，其特征在于，所述焊点为铜核心锡球、导电线或金凸点bump。
3.根据权利要求1所述的PoP封装件，其特征在于，所述第二芯片为倒装芯片或者打线的贴片芯片。
4.根据权利要求1所述的PoP封装件，其特征在于，所述焊盘上回流焊接有焊接球。
5.一种PoP封装件制作方法，其特征在于，包括：
将带硅通孔TSV的第一芯片倒装并焊接在基板的第一表面；
在所述第一表面进行封胶形成第一封胶层，且所述第一封胶层远离所述基板的焊接面形成有焊点；其中，所述焊点包括与所述基板电连接的第一焊点和/或与所述第一芯片电连接的第二焊点，所述第一封胶层覆盖所述第一芯片；
在所述基板与第一表面相对的第二表面焊接固定第二芯片；
在所述第二表面进行封胶形成第二封胶层，所述第二封胶层覆盖所述第二芯片；
在所述焊接面上布线，制作焊盘。
6.如权利要求5所述的方法，其特征在于，所述在所述焊接面上布线，制作焊盘的步骤之后，所述方法还包括：
在所述焊盘上置焊接球，并进行回流焊。
7.根据权利要求6所述的方法，其特征在于，所述基板上设置有至少两个所述第一芯片和所述第二芯片，每一第一芯片和对应的一第二芯片通过封胶封装在所述基板后形成一独立PoP封装件；所述在所述焊盘上置焊接球，并进行回流焊的步骤之后，所述方法还包括：
对所述基板进行切割，分离每一独立PoP封装件。
8.根据权利要求5所述的方法，其特征在于，所述在所述第一表面进行封胶形成第一封胶层，且所述第一封胶层远离所述基板的焊接面形成有焊点的步骤包括：
在所述第一芯片和/或所述第一表面设置所述焊点；
在所述第一表面进行封胶形成覆盖所述焊点和第一芯片的所述第一封胶层；
对所述第一封胶层研磨漏出所述焊点。
9.根据权利要求8所述的方法，其特征在于，所述在所述第一芯片和/或所述第一表面设置所述焊点的步骤包括：
在所述第一芯片和/或所述第一表面设置铜核心锡球，并进行回流焊，形成所述焊点；
或者，在所述第一芯片和/或所述第一表面打线，形成所述焊点；
或者，在所述第一芯片和/或所述第一表面置金凸点bump，形成所述焊点。
10.根据权利要求9所述的方法，其特征在于，所述第二芯片为贴片芯片，所述在所述基板与第一表面相对的第二表面焊接固定第二芯片的步骤包括：
在所述基板的第二表面贴装所述第二芯片；
在所述第二芯片与基板之间打线，以将所述第二芯片与所述基板电连接。
11.根据权利要求5所述的方法，其特征在于，所述第二芯片为倒装芯片，所述在所述基板与第一表面相对的第二表面焊接固定第二芯片的步骤包括：
在所述基板的第二表面倒装回流焊接所述第二芯片。
CN201710800408.0A 2017-09-07 2017-09-07 一种PoP封装件及其制作方法 Pending CN107644867A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710800408.0A CN107644867A (zh) 2017-09-07 2017-09-07 一种PoP封装件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710800408.0A CN107644867A (zh) 2017-09-07 2017-09-07 一种PoP封装件及其制作方法

Publications (1)

Publication Number Publication Date
CN107644867A true CN107644867A (zh) 2018-01-30

Family

ID=61110013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710800408.0A Pending CN107644867A (zh) 2017-09-07 2017-09-07 一种PoP封装件及其制作方法

Country Status (1)

Country Link
CN (1) CN107644867A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019183983A1 (zh) * 2018-03-31 2019-10-03 华为技术有限公司 一种半导体封装结构及其封装方法
CN111968968A (zh) * 2020-08-28 2020-11-20 华天科技（西安）有限公司 一种pop封装结构及封装方法
WO2021037233A1 (zh) * 2019-08-30 2021-03-04 天芯互联科技有限公司 封装体及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120292722A1 (en) * 2011-05-16 2012-11-22 Siliconware Precision Industries Co., Ltd. Package structure having mems elements and fabrication method thereof
CN103579020A (zh) * 2012-08-07 2014-02-12 万国半导体股份有限公司 一种晶圆级芯片的封装方法
CN104218006A (zh) * 2013-05-28 2014-12-17 三星电机株式会社 半导体封装
CN104409437A (zh) * 2014-12-04 2015-03-11 江苏长电科技股份有限公司 双面bump芯片包封后重布线的封装结构及其制作方法
CN105514087A (zh) * 2016-01-26 2016-04-20 中芯长电半导体（江阴）有限公司 双面扇出型晶圆级封装方法及封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120292722A1 (en) * 2011-05-16 2012-11-22 Siliconware Precision Industries Co., Ltd. Package structure having mems elements and fabrication method thereof
CN103579020A (zh) * 2012-08-07 2014-02-12 万国半导体股份有限公司 一种晶圆级芯片的封装方法
CN104218006A (zh) * 2013-05-28 2014-12-17 三星电机株式会社 半导体封装
CN104409437A (zh) * 2014-12-04 2015-03-11 江苏长电科技股份有限公司 双面bump芯片包封后重布线的封装结构及其制作方法
CN105514087A (zh) * 2016-01-26 2016-04-20 中芯长电半导体（江阴）有限公司 双面扇出型晶圆级封装方法及封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019183983A1 (zh) * 2018-03-31 2019-10-03 华为技术有限公司 一种半导体封装结构及其封装方法
CN111919297A (zh) * 2018-03-31 2020-11-10 华为技术有限公司 一种半导体封装结构及其封装方法
WO2021037233A1 (zh) * 2019-08-30 2021-03-04 天芯互联科技有限公司 封装体及其制备方法
CN111968968A (zh) * 2020-08-28 2020-11-20 华天科技（西安）有限公司 一种pop封装结构及封装方法

Similar Documents

Publication Publication Date Title
CN102067310B (zh) 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
TWI529851B (zh) Manufacturing method of semiconductor device
CN100495694C (zh) 半导体器件
US6137062A (en) Ball grid array with recessed solder balls
CN101582395B (zh) 布线基板
CN101232004A (zh) 芯片堆叠封装结构
JPH1174301A (ja) 半田バンプ形状及びスタンドオフ高さを制御する方法
US7427558B2 (en) Method of forming solder ball, and fabricating method and structure of semiconductor package using the same
CN101958298A (zh) 半导体器件及其制造方法
US6242283B1 (en) Wafer level packaging process of semiconductor
CN107644867A (zh) 一种PoP封装件及其制作方法
US20100123236A1 (en) Semiconductor package having adhesive layer and method of manufacturing the same
JP2003007902A (ja) 電子部品の実装基板及び実装構造
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
JP4777692B2 (ja) 半導体装置
CN108807289A (zh) 半导体器件
JP5522886B2 (ja) コア電源および接地の分配を容易にするための第２基板を有する集積回路
CN107564825B (zh) 一种芯片双面封装结构及其制造方法
CN108962855A (zh) 半导体结构、半导体元件及其形成方法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
CN102412241B (zh) 半导体芯片封装件及其制造方法
CN104716129B (zh) 集成堆叠式多芯片的半导体器件及其制备方法
CN101527292B (zh) 芯片封装结构
CN202394967U (zh) 半导体封装构造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180130