CN104538377A - 一种基于载体的扇出封装结构及其制备方法 - Google Patents

一种基于载体的扇出封装结构及其制备方法 Download PDF

Info

Publication number
CN104538377A
CN104538377A CN201410843474.2A CN201410843474A CN104538377A CN 104538377 A CN104538377 A CN 104538377A CN 201410843474 A CN201410843474 A CN 201410843474A CN 104538377 A CN104538377 A CN 104538377A
Authority
CN
China
Prior art keywords
plastic
fan
bonding line
chip
sealed body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410843474.2A
Other languages
English (en)
Inventor
谢天禹
王虎
于大全
夏国峰
马晓波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Xian Co Ltd
Original Assignee
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Xian Co Ltd filed Critical Huatian Technology Xian Co Ltd
Priority to CN201410843474.2A priority Critical patent/CN104538377A/zh
Publication of CN104538377A publication Critical patent/CN104538377A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明公开了一种基于载体的扇出封装结构及其制备方法，属于微电子先进封装技术领域。该结构主要由芯片、塑封体、键合线、金属焊盘和焊球组成，所述芯片由塑封体包围，塑封体内有键合线，键合线一端连接芯片，另一端延伸至塑封体表面，并与塑封体表面的金属焊盘连接，金属焊盘上有焊球，所述键合线与金属焊盘不是垂直关系。形成该结构的方法是：在压焊过程中，采用先打载体引脚，再打芯片焊盘，然后塑封，在把载体以及芯片上表面部分厚度蚀刻掉，蚀刻后外露线死，制作金属焊盘，最后植球。该发明不但可以满足超薄的趋势，也可以降低电性能参数，同时大大减少了键合线的有效长度。

Description

一种基于载体的扇出封装结构及其制备方法
技术领域
本发明涉及压焊、电镀、植球的工艺改进，具体是一种基于载体的扇出封装结构及其制备方法。
背景技术
集成电路是信息产业和高新技术的核心，是经济发展的基础，集成电路封装是集成电路技术的主要组成部分。
目前，对于主流封装QFN、BGA，随着芯片越来越小，与PCB连接管脚相对变远，造成需要很长的键合线来满足互联，键合线越长对于电性能影响越大。同时随着其封装密度的越来越高，现有科技方向已经转为超薄封装，但是，现有封装尺寸较厚。
发明内容
对于上述现有技术存在的问题，本发明提供了一种基于载体的扇出封装结构及其制备方法，其基于现有工艺基础，是改变传统制造方式的新型结构工艺，不但可以满足超薄的趋势，也可以降低电性能参数，同时大大减少了键合线的有效长度。
一种基于载体的扇出封装结构，主要由芯片、塑封体、键合线、金属焊盘和焊球组成，所述芯片由塑封体包围，塑封体内有键合线，键合线一端连接芯片，另一端延伸至塑封体表面，并与塑封体表面的金属焊盘连接，金属焊盘上有焊球，所述键合线与金属焊盘不是垂直关系。
键合线可以是金、银、铜、镀钯铜、合金线等。
金属焊盘可以是钛、铜、镍、金等中的一种。
金属焊盘上有焊料层。
焊料层可以是锡、锡铅、锡银、锡铜、锡银铜中的一种。
一种基于载体的扇出封装结构的制备方法，其按照以下步骤进行：
步骤A：准备金属载体。
金属载体的材料可以是铜、铜合金、铁、铁合金、镍、镍合金等金属材料，优先选择铜或者铜合金材料。金属载体可以为现有的封装用引线框架。对金属载体进行清洗和预处理，例如用等离子水去油污、灰尘等，以达到清洁的目的。
步骤B：上芯，芯片与金属载体连接。
步骤C：压焊，采用反向引线键合工艺，实现低弧度键合线键合，即键合线连接芯片和金属载体。
步骤D：塑封，塑封体包围芯片和键合线。
步骤E：采用磨削工艺对塑封体减薄，在塑封体表面上露出键合线。
步骤F：去除金属载体。
步骤G：采用磨削工艺对塑封体侧面减薄，减小封装尺寸。
步骤H：在露出的键合线上采用溅射、蒸镀、化学镀或者电镀等方式制作金属焊盘。
步骤I：在金属焊盘上采用丝网印刷和电镀等方式，并经回流焊形成焊球，形成扇出封装结构。
附图说明
图1金属载体图；
图2采用压焊反打线产品剖面图；
图3塑封后产品剖面图；
图4减薄塑封体产品示意图；
图5蚀刻掉金属载体的塑封体产品剖面图；
图6横向塑封体减薄后的产品剖面图；
图7制作金属焊盘产品剖面图；
图8植球后产品剖面图。
图示中1代表芯片，2代表塑封体，3代表键合线，4代表金属焊盘，5代表焊球，6代表金属载体。
具体实施方式
如图8所示，一种基于载体的扇出封装结构，主要由芯片1、塑封体2、键合线3、金属焊盘4和焊球5组成，所述芯片1由塑封体2包围，塑封体2内有键合线3，键合线3一端连接芯片1，另一端延伸至塑封体2表面，并与塑封体2表面的金属焊盘4连接，金属焊盘4上有焊球5，所述键合线3与金属焊盘4不是垂直关系。
键合线3可以是金、银、铜、镀钯铜、合金线等。
金属焊盘4可以是钛、铜、镍、金等中的一种。
金属焊盘4上有焊料层。
焊料层可以是锡、锡铅、锡银、锡铜、锡银铜中的一种。
一种基于载体的扇出封装结构的制备方法，其按照以下步骤进行：
步骤A：准备金属载体6，如图1所示。
金属载体6的材料可以是铜、铜合金、铁、铁合金、镍、镍合金等金属材料，优先选择铜或者铜合金材料。金属载体6可以为现有的封装用引线框架。对金属载体6进行清洗和预处理，例如用等离子水去油污、灰尘等，以达到清洁的目的。
步骤B：上芯，芯片1与金属载体6连接，如图2所示。
步骤C：压焊，采用反向引线键合工艺，实现低弧度键合线3键合，即键合线3连接芯片1和金属载体6，如图2所示。
步骤D：塑封，塑封体2包围芯片1和键合线3，如图3所示。
步骤E：采用磨削工艺对塑封体2减薄，在塑封体2表面上露出键合线3，如图4所示。
步骤F：去除金属载体6，如图5所示。
步骤G：采用磨削工艺对塑封体2侧面减薄，减小封装尺寸，如图6所示。
步骤H：在露出的键合线3上采用溅射、蒸镀、化学镀或者电镀等方式制作金属焊盘4，如图7所示。
步骤I：在金属焊盘4上采用丝网印刷和电镀等方式，并经回流焊形成焊球5，形成扇出封装结构，如图8所示。

Claims (6)

1.一种基于载体的扇出封装结构，其特征在于，主要由芯片(1)、塑封体(2)、键合线(3)、金属焊盘(4)和焊球(5)组成，所述芯片(1)由塑封体(2)包围，塑封体(2)内有键合线(3)，键合线(3)一端连接芯片(1)，另一端延伸至塑封体(2)表面，并与塑封体(2)表面的金属焊盘(4)连接，金属焊盘(4)上有焊球(5)，所述键合线(3)与金属焊盘(4)不是垂直关系。
2.根据权利要求1所述的一种基于载体的扇出封装结构，其特征在于，键合线(3)是金、银、铜、镀钯铜或合金线中的一种。
3.根据权利要求1所述的一种基于载体的扇出封装结构，其特征在于，金属焊盘(4)是钛、铜、镍或者金中的一种。
4.根据权利要求1所述的一种基于载体的扇出封装结构，其特征在于，金属焊盘(4)上有焊料层。
5.根据权利要求4所述的一种基于载体的扇出封装结构，其特征在于，所述焊料层可以是锡、锡铅、锡银、锡铜、锡银铜中的一种。
6.一种基于载体的扇出封装结构的制备方法，其特征在于，其按照以下步
骤进行：
步骤A：准备金属载体(6)；
步骤B：上芯，芯片(1)与金属载体(6)连接；
步骤C：压焊，采用反向引线键合工艺，实现低弧度键合线(3)键合，即键合线(3)连接芯片(1)和金属载体(6)；
步骤D：塑封，塑封体(2)包围芯片(1)和键合线(3)；
步骤E：采用磨削工艺对塑封体(2)减薄，在塑封体(2)表面上露出键合线(3)；
步骤F：去除金属载体(6)；
步骤G：采用磨削工艺对塑封体(2)侧面减薄，减小封装尺寸；
步骤H：在露出的键合线(3)上采用溅射、蒸镀、化学镀或者电镀等方式制作金属焊盘4；
步骤I：在金属焊盘(4)上采用丝网印刷和电镀等方式，并经回流焊形成焊球(5)，形成扇出封装结构。
CN201410843474.2A 2014-12-30 2014-12-30 一种基于载体的扇出封装结构及其制备方法 Pending CN104538377A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410843474.2A CN104538377A (zh) 2014-12-30 2014-12-30 一种基于载体的扇出封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410843474.2A CN104538377A (zh) 2014-12-30 2014-12-30 一种基于载体的扇出封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN104538377A true CN104538377A (zh) 2015-04-22

Family

ID=52853880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410843474.2A Pending CN104538377A (zh) 2014-12-30 2014-12-30 一种基于载体的扇出封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN104538377A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564889A (zh) * 2017-08-28 2018-01-09 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及封装方法
CN114171395A (zh) * 2022-02-11 2022-03-11 深圳中科四合科技有限公司 一种半导体的封装方法及封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260850A (ja) * 1998-03-11 1999-09-24 Toshiba Corp 半導体装置およびその製造方法
US20090085205A1 (en) * 2007-09-28 2009-04-02 Kabushiki Kaisha Toshiba Method for manufacturing an electronic component package and electronic component package
US20120070943A1 (en) * 2009-06-15 2012-03-22 Kun Yuan Technology Co., Ltd. Chip packaging method and structure thereof
CN102786024A (zh) * 2011-05-16 2012-11-21 矽品精密工业股份有限公司 具微机电元件的封装结构及其制法
US20130093087A1 (en) * 2011-10-17 2013-04-18 Invensas Corporation Package-on-package assembly with wire bond vias
CN104241240A (zh) * 2013-06-06 2014-12-24 矽品精密工业股份有限公司 半导体封装件及其制法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260850A (ja) * 1998-03-11 1999-09-24 Toshiba Corp 半導体装置およびその製造方法
US20090085205A1 (en) * 2007-09-28 2009-04-02 Kabushiki Kaisha Toshiba Method for manufacturing an electronic component package and electronic component package
US20120070943A1 (en) * 2009-06-15 2012-03-22 Kun Yuan Technology Co., Ltd. Chip packaging method and structure thereof
CN102786024A (zh) * 2011-05-16 2012-11-21 矽品精密工业股份有限公司 具微机电元件的封装结构及其制法
US20130093087A1 (en) * 2011-10-17 2013-04-18 Invensas Corporation Package-on-package assembly with wire bond vias
CN104241240A (zh) * 2013-06-06 2014-12-24 矽品精密工业股份有限公司 半导体封装件及其制法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564889A (zh) * 2017-08-28 2018-01-09 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及封装方法
CN114171395A (zh) * 2022-02-11 2022-03-11 深圳中科四合科技有限公司 一种半导体的封装方法及封装结构
CN114171395B (zh) * 2022-02-11 2022-05-24 深圳中科四合科技有限公司 一种半导体的封装方法

Similar Documents

Publication Publication Date Title
CN102446882B (zh) 一种半导体封装中封装系统结构及制造方法
CN105720034B (zh) 引线框架、半导体装置
TW201644024A (zh) 晶片封裝結構及其製造方法
CN101314832B (zh) 铁合金材料、由铁合金材料制成的半导体引线框架及其制备方法
CN102456648B (zh) 封装基板的制法
CN103811449A (zh) 焊球凸块结构及其形成方法
CN103715165A (zh) 半导体封装件及其制法
CN104282637B (zh) 倒装芯片半导体封装结构
CN104538377A (zh) 一种基于载体的扇出封装结构及其制备方法
CN104409370B (zh) 一种钉头凸点芯片的倒装装片方法及施加装片压力的方法
JP2017126733A (ja) 高密度集積回路パッケージ構造及び集積回路
CN108183091A (zh) 一种封装结构及其工艺方法
CN106158796B (zh) 芯片封装结构及其制作方法
CN207800586U (zh) 芯片封装结构
CN104066267A (zh) 铜基材的化学镀层结构及其工艺
CN104505384A (zh) 一种键合线埋入扇入型封装件及其制备方法
CN203260570U (zh) 一种基于框架腐蚀凸点的无载体式新型封装件
CN108364920A (zh) 倒装芯片组件、倒装芯片封装结构及制备方法
CN105206594B (zh) 单面蚀刻水滴凸点式封装结构及其工艺方法
CN105355567B (zh) 双面蚀刻水滴凸点式封装结构及其工艺方法
CN203859932U (zh) 铜基材的化学镀层结构
CN105489506B (zh) 高焊线质量的芯片框架及其制造方法
CN103887183B (zh) 金/硅共晶芯片焊接方法及晶体管
CN105895615A (zh) 一种超薄封装元件及其制作工艺
CN105870100A (zh) 一种超薄封装件及其制作工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150422