CN203859932U - 铜基材的化学镀层结构 - Google Patents

Abstract

本实用新型公开了一种铜基材的化学镀层结构，该结构包括铜基材，铜基材的表面上设有导电区和非导电区，铜基材的导电区上包覆有置换钯层，且铜基材的导电区包覆置换钯层后由下至上依次化学镀有化学镀钯层和化学镀金层。本实用新型的铜基材上仅镀有化学镀钯层和化学镀金层，不存在化学镀镍金、镍钯金的镍腐蚀状况，不仅提高了产品的可靠性，而且由于采用无镍结构，有效避免该结构受周围磁性环境的影响，达到镀层不易磁化的效果；可适合10μm或以下的线宽线距，避免产生渗镀的风险；该结构中省略了化学镀镍层，大大降低了该镀层结构的成本，达到了成本低的效果；且具有镀层不易磁化、键合性能好、焊接稳定及品质可靠等特点。

Description

铜基材的化学镀层结构

技术领域

本实用新型涉及集成电路技术领域，尤其涉及一种铜基材的化学镀层结构。

背景技术

印制线路板是以电子元件连接为主的互连件，它是通过自身提供的线路和焊接部位，焊装上各种元器件从而成为具有一定功能的电子部件。由于近年来对电子线路高密度的需求愈来愈大，采用通孔电镀法制作的高密度印制线路板，特别是多层印制线路板的需要显得更为重要。印制线路板的制作与电镀、化学镀技术相结合, 可以实现通孔的导电化与线路板导体层的形成，以及线路板导体层的多功能化。

化学镍金工艺已长久应用于线路板或IC载板的表面处理领域。这得益于化学镍金工艺所具有的众多优点。化学镍金工艺具有耐磨性好、分散能力强、可多次焊接的性能，并且能兼容多种助焊剂，可以满足不同组装的要求，又是一种极好的铜面保护层。化学镍金工艺集可焊接、可接触导通，可打线、可散热等功能于一身，是PCB板面单一处理却具有多用途的湿制程。

虽然化学镍金工艺经过多年的发展，目前已比较成熟，但从国内外相关报道来看，仍然存在难以解决的问题。化学镍金工艺应用于印制板时经常受到黑盘、个别焊点不牢、可焊性差的困扰；并且有时只有当器件焊接到线路板之后才能发现这种现象，这给工业生产造成了很大的损失。同时，由于BGA（球栅阵列封装）焊垫越来越小而导致的脆裂异常，使化学镍金工艺的应用收到越来越多的质疑。

先进封装趋势以更小、更复杂以及更智慧型的系统持续进行，为了能整合各项功能在一个高密度封装空间里的经济方式，半导体封装的小型化和半导体芯片高密度封装技术的重要性日趋突出。在这种情况下，化学镍金技术已无法满足高密封封装技术的需求了，而化学镀镍钯金技术因适合无铅焊锡及打线应用而引起广泛的关注。

化学镍钯金（金层可备选）技术从一定程度上消除了化学镍金技术的部分缺陷，但是目前化学镍钯金（金层可备选）技术尚不能广泛应用的原因在于两个方面：其一、镀液的稳定性难于控制，钯是可以做催化剂的活性金属，当添加了还原剂之后，钯自身很容易发生反应；其二、沉积速度不稳定，最初配槽时沉积速度很快，几天后反应速度降低很多。

同时，上述化学镍金工艺和化学镍钯金工艺都是使用镍金属作为表面处理的第一层镀层。由于镍金属的固有特性，很容易受周围磁性环境的影响使化学镍金镀层；化学镍钯镀层或化学镍钯金镀层带上磁性，从而影响诸多精密电子元器件的功能发挥，比如GPS导航用产品。

 另外，在晶圆级封装领域中的晶圆电极，随着芯片的功能与高度集成的需求越来越大，目前半导体封装产业正向晶圆级封装方向发展，它是一种常用的提高硅片集成度的方法，具有降低测试和封装成本，降低引线电感，提高电容特性，改良散热通道，降低贴装高度等优点。

随着晶片设计益趋复杂，所搭配的封装制程难度也同步提高；传统的2D技术已经不能满足高集成，轻型化，低功耗的需求。因此晶圆代工及封测业者为让晶片在不影响占位空间的前提下，顺利向上堆叠并协同运作，因而让芯片在三维方向(3D)上集成的概念应运而生。3D集成技术降低了芯片的RC延迟、提供了广泛的I/O可能性、缩小了封装尺寸,从而提高了芯片的整体性能。

在晶圆电极的3D封装中，由于集成度的不断发展和提高，芯片叠加不断增加，线路的密度也越来越大，线宽线距越来越小。传统的工艺使用化学镀镍金制程完成RDL或UBM或TSV的部分制程，但是随着线宽线距不断缩小，化学镀镍金容易渗镀导致的短路（short）的品质问题凸显，目前来看化学镀镍金适合25μm以上的线宽线距，随着线宽线距的不断缩小，容易造成线路搭桥，出现短路，产品良率大受影响。另外，化学镀镍金本身存在镍腐蚀情况，容易产生黑镍或者黑垫，极大的影响了焊接性能，产品的品质可靠性不佳。

传统的采用传统化学镀镍钯金工艺制备产品的步骤如下：

第一，铜基材经过全处理，包括清洁除油，微蚀，预浸，活化等前处理工艺；

第二，经过前处理工艺的准备工作后进行化学镀镍；

第三，化学镀镍后进行化学镀钯；

第四，根据工艺要求，可选择在化学镀钯后再进行化学镀金。

请参阅图2， 传统的化学镀镍金为在铜基材20 的表面镀化学镀镍层21和化学镀金层22；请参阅图3，传统的化学镍钯金为在铜基材30的表面镀化学镀镍层31、化学镀钯层32和化学镀金层33。

综合上述的描述，传统的化学镀镍金或化学镍钯金工艺在印刷线路板或晶圆电极产品的使用中存在以下缺陷：

1) 传统化学镀镍金技术制程中受到化学镀镍活性高等问题而产生渗镀的技术缺陷，导致本该独立的两条线路又连结在一起，使产品产生电学性能缺陷；另外化学镀镍金由于镍腐蚀问题，还会导致焊接可靠性下降;

2) 目前化学镀镍金的最小线宽线距只能做到25μm，难以不适合较小的线宽线距，如10μm或10μm以下的线宽线距，其容易产生渗镀等不良;

3）化学镀镍金和化学镀镍钯金工艺都是使用镍金属作为表面处理的第一层镀层，镍金属很容易受周围磁性环境的影响使化学镍金镀层；化学镍钯镀层或化学镍钯金镀层带上磁性，从而影响诸多精密电子元器件的功能发挥。

因此，市面上急需一种新的工艺来解决现有化学镀镍金和化学镀镍钯金工艺在印刷线路板或晶圆电极产品铜基材中存在的缺陷。

实用新型内容

针对上述技术中存在的不足之处，本实用新型提供一种成本低、镀层不易磁化、键合性能好、适合较小线宽线距且不产生渗镀风险的铜基材的化学镀层结构。

为实现上述目的，本实用新型提供一种铜基材的化学镀层结构，包括铜基材，所述铜基材的表面上设有导电区和非导电区，所述铜基材的导电区上包覆有置换钯层，且所述铜基材的导电区包覆置换钯层后由下至上依次化学镀有化学镀钯层和化学镀金层。

其中，所述化学镀钯层为纯钯层或钯磷合金层。

其中，所述化学镀钯层的厚度在0.01-0.5μm之间。

其中，所述化学镀金层的厚度在0.01-0.3μm之间。

其中，所述铜基材的厚度在0.1-100μm之间。

其中，所述铜基材为真空镀铜、覆铜或电镀铜。

其中，所述铜基材为印制线路板上的铜基材或晶圆电极上的铜基材。

与现有技术相比，本实用新型提供的铜基材的化学镀层结构， 具有以下有益效果：

1）铜基材上仅镀有化学镀钯层和化学镀金层，不存在中化学镀镍金、镍钯金的镍腐蚀状况，不仅提高了产品的可靠性，而且采用无化学镀镍结构，有效避免该结构受周围磁性环境的影响，达到镀层不易磁化的效果；

2）铜基材的导电区上具有置换钯层，在置换钯层的基础上再镀有化学镀钯层，使得该镀层结构适合10μm或以下的线宽线距，且避免产生渗镀的风险；

3）该结构中不存在如图中的化学镀镍层，省略了该结构，大大降低了该镀层结构的成本，达到了成本低的效果；

4）本实用新型的镀层结构具有镀层不易磁化、键合性能好、焊接稳定及品质可靠等特点。

附图说明

图1为本实用新型的铜基材的化学镀层结构的结构示意图。

主要元件符号说明如下：

10、铜基材              11、化学镀钯层

12、化学镀金层

图2为传统化学镀镍金产品结构示意图。

主要元件符号说明如下：

20、铜基材              21、化学镀镍层

22、化学镀金层

图3为传统化学镀镍钯金产品结构示意图。

主要元件符号说明如下：

30、铜基材              31、化学镀镍层

32、化学镀钯层          33、化学镀金层

具体实施方式

为了更清楚地表述本实用新型，下面结合附图对本实用新型作进一步地描述。

请参阅图1，本实用新型的铜基材的化学镀层结构，包括铜基材10，铜基材10的表面上设有导电区和非导电区，铜基材10的导电区上包覆有置换钯层（图未示），且铜基材10的导电区包覆置换钯层后由下至上依次化学镀有化学镀钯层11和化学镀金层12。该置换钯层是由铜基材的活化处理工艺中得到的，该工艺中钯离子浓度在10-2000ppm，使得置换钯层在铜基材的导电区上形成。化学镀钯层11可由还原方式或置换方式得到，化学镀金层12可通过与钯置换的方式进行，也可通过在镀液中加入还原剂的方式进行还原反应产生得到。

相较于现有技术的情况，本实用新型提供的铜基材的化学镀层结构，具有以下有益效果：

1）铜基材10上仅镀有化学镀钯层11和化学镀金层12，不存在如图2或图3中化学镀镍金、镍钯金的镍腐蚀状况，不仅提高了产品的可靠性，不仅提高了产品的可靠性，而且采用无化学镀镍结构，有效避免该结构受周围磁性环境的影响，达到镀层不易磁化的效果；

2）铜基材10的导电区上具有一定的置换钯层，在置换钯层的基础上再镀有化学镀钯层11，使得该镀层结构适合10μm或以下的线宽线距，且避免产生渗镀的风险；

3）该结构中不存在如图2中的化学镀镍层21或图3中的化学镀镍层31，省略了该结构，大大降低了该镀层结构的成本，达到了成本低的效果；

4）本实用新型的镀层结构具有镀层不易磁化、键合性能好、焊接稳定及品质可靠等特点。

在本实施例中，化学镀钯层11为纯钯层或钯磷合金层，化学镀钯层11的厚度在0.01-0.5μm之间，化学镀金层12的厚度在0.01-0.3μm之间。当然，可以根据实际情况，在化学镀钯层11或化学镀金层12的厚度范围内进行调整。

在本实施例中，铜基材10的厚度在0.1-100μm之间，铜基材10为真空镀铜、覆铜或电镀铜，当然铜基材10还可以为其他类型的；铜基材10为印制线路板上的铜基材或晶圆电极上的铜基材，印刷线路板可以为包括FPC软板或PCB硬板；晶圆电极包括RDL重布线制程、TSV硅通孔制程或UBM凸块下金属化制程等铜基材的表面处理。

本实用新型的第一具体实施例为印刷线路板的铜基材，该铜基材的镀层结构为铜基材的厚度为5-100μm，化学镀钯层为0.01-0.5μm，化学镀金为0.01-0.3μ。

本实用新型的第二具体实施例为晶圆电极的铜基材，该铜基材的镀层结构为铜基材的厚度为0.1-5μm，化学镀钯层为0.01-0.5μm，化学镀金为0.01-0.3μ。

本实用新型铜基材10的化学镀层结构的工艺，包括以下步骤：

第一步骤，对铜基材10进行清洁除油、微蚀和预浸工艺；该工艺与传统的工艺无区别。

第二步骤，铜基材10经过活化处理工艺；其中该工艺中的钯离子浓度在10-2000ppm，使得铜基材10的导电区上具有一定的置换钯层；较传统的活化工艺中的钯离子5-20pmm要高，保证该结构在化学镀钯前，铜面具有一定的置换钯层。

第三步骤，经过活化处理工艺后进行化学镀钯，使得在铜基材的导电区上形成化学镀钯层11。

第四步骤，在化学镀钯后再进行化学镀金，使得在化学镀钯层上形成化学镀金层12。

该工艺中铜基材10采用先化学镀钯再化学镀金的工艺，不存在化学镀镍金、镍钯金的镍腐蚀状况，不仅提高了产品的可靠性，而且采用化学镀钯层11作为表面处理的第一层镀层，不存在受周围磁性环境的影响，达到镀层不易磁化的效果；铜基材10活化处理工艺中的钯离子浓度在10-2000ppm，使得铜基材10的导电区具有一定的置换钯层，在置换钯层的基础上再进行化学镀钯，使得该镀层结构适合10μm或以下的线宽线距，且避免产生渗镀的风险；该工艺中不存在化学镀镍金、镍钯金的工艺，省略了该工艺，大大降低了工艺成本，达到了成本低的效果。

以上公开的仅为本实用新型的几个具体实施例，但是本实用新型并非局限于此，任何本领域的技术人员能思之的变化都应落入本实用新型的保护范围。

Claims (7)

1.一种铜基材的化学镀层结构，其特征在于，包括铜基材，所述铜基材的表面上设有导电区和非导电区，所述铜基材的导电区上包覆有置换钯层，且所述铜基材的导电区包覆置换钯层后由下至上依次化学镀有化学镀钯层和化学镀金层。

2.根据权利要求1所述的铜基材的化学镀层结构，其特征在于，所述化学镀钯层为纯钯层或钯磷合金层。

3.根据权利要求2所述的铜基材的化学镀层结构，其特征在于，所述化学镀钯层的厚度在0.01-0.5μm之间。

4.根据权利要求1所述的铜基材的化学镀层结构，其特征在于，所述化学镀金层的厚度在0.01-0.3μm之间。

5.根据权利要求1所述的铜基材的化学镀层结构，其特征在于，所述铜基材的厚度在0.1-100μm之间。

6.根据权利要求5所述的铜基材的化学镀层结构，其特征在于，所述铜基材为真空镀铜、覆铜或电镀铜。

7.根据权利要求6所述的铜基材的化学镀层结构，其特征在于，所述铜基材为印制线路板上的铜基材或晶圆电极上的铜基材。