CN101346038B - 多层基板及其制造方法 - Google Patents

Abstract

本发明揭示一种平坦的多层基板及其制造方法。本发明的多层基板具有若干个金属线路层任意设置于内部介电层，使得内部介电层的各个表面呈现高低起伏，该多层基板更包含一层表面介电层以及至少一层焊垫层。表面介电层位于多层基板的一个表层，焊垫层则内嵌于表面介电层，该焊垫层的表面是与该表面介电层的表面具有一共面。本发明的制造方法是在一个平坦的载板表面形成至少一层焊垫层，再形成一层表面介电层，覆盖焊垫层，使焊垫层内嵌于表面介电层。将多层基板自载板表面分离，表面介电层与焊垫层即形成一个表面平坦的多层基板。

Description

多层基板及其制造方法

技术领域

本发明是关于一种多层基板及其制造方法，尤指一种平坦的多层基板及其制造方法。

背景技术

现今任何类型电子产品的小型化，是无可避免的趋势，随着半导体晶圆制程尺寸不断地缩小，后段封装的相关技术也必须随之朝微型化的方向进步。因此，当今集成电路的积集度已不断地提高时，使用积集度高的多层基板用以对晶元或组件进行封装，整合成高密度系统已为必然的趋势。

请参考图1，是现有技术的多层基板的简单示意图。所谓多层基板的表面，即后续将与一晶元或组件进行封装的表面，多层基板包含焊垫层102、表面介电层104以及防焊层106。焊垫层102下方为与其电性连结的金属线路层108。根据现有技术多半以压合法、增层法等制作多层基板的数层导线层与数层介电层(未显示)。而表面介电层104的厚度较焊垫层102、金属线路层108的厚度要大了许多，例如现今一般多层基板的焊垫层102、金属线路层108厚度仅约数个μm至数十μm左右，而表面介电层104的厚度可能厚达数十μm至200μm左右。因此，由于焊垫层102下方的金属线路层108的存在，无论是以压合法或者增层法制作多层基板，均是以一固定厚度的介电层材料，制作表面介电层104，因此在多层基板表面形成焊垫层102时，必会造成如图1所示表面的不平坦，但如前述表面介电层104的厚度为数十μm至200μm左右，下方金属线路层108厚度约数μm至数十μm左右。介电层厚度远比金属层厚，在压合法或者增层法的制程中，可利用制程参数的调整使介电层些许地变形可以补偿表面不平坦至可接受的范围。

然而，由于集成电路的积集度不断地提高，基于体积缩小与电性的考虑，焊垫层102、金属线路层108以及表面介电层104的厚度也随之减小。为维持讯号传导的电性考虑，焊垫层102、金属线路层108厚度的减小幅度0有限，但表面介电层104的厚度却大幅地减小，现今业界更尝试制作厚度可达10μm左右的表面介电层104。如前述表面介电层104的厚度为10μm左右，下方金属线路层108厚度约数个μm至10μm左右。表面介电层104厚度与金属线路层108厚度的尺度接近且相当，则前述使介电层104变形的手段将不足以补偿表面的不平坦，不可避免地，更将凸显多层基板表面不平坦的问题。

请参考图2是根据现有技术，以覆晶封装(Flip-Chip)制程对晶元进行封装为例的简单示意图。根据现有技术所制造的多层基板具有介电层103及对应金属线路层107-1、107-2，表面介电层104及对应金属线路层108-1、108-2、108-3。并且多层基板在金属线路层108-1、108-2、108-3上具有焊垫层102-1、102-2、102-3。

如图2所示，现今封装技术是以覆晶封装(Flip Chip)技术为主流，覆晶封装为一种将晶元110表面朝下，通过金属凸块120-1、120-2、120-3使晶元表面接点112-1、112-2、112-3与多层基板的焊垫层102-1、102-2、102-3接合连结的技术。再者，多层基板焊垫层102-1、102-2、102-3与晶元表面接点112-1、112-2、112-3(电极)间，必须是一对一匹配，且必须精准地接合。此覆晶封装技术是先将该多层基板事先固定于一封装治具上，对准晶元上的凸块120-1、120-2、120-3(bump)与多层基板的焊垫层102-1、102-2、102-3的位置后，再以热压方式进行覆晶封装。然而，必须使晶元表面接点112-1、112-2、112-3上的凸块120-1、120-2、120-3均对准焊垫层102-1、102-2、102-3且与其接合(Bonding)后，覆晶封装才算成功。但多层基板的表面，可能因电路设计的缘故，金属线路层108-1、108-3下方有金属线路层107-1、107-2，但金属线路层108-2却无下方对应的金属层，因而焊垫层102-2高度比其它焊垫层102-1、102-3高度低，当进行前述覆晶封装时，会导致凸块120-2未能连结焊垫层102-2与晶元表面接点112-2。

然而不仅对覆晶封装而言，对于其它高密度多接点的封装，例如：球栅封装(BGA)、平面闸格数组(LGA)以及晶圆级封装(CSP)来说，只要有一个金属凸块未能连结焊垫层与晶元或组件表面接点，封装即告失败。因此，对于多层基板表面、晶元110表面或组件表面的平坦性要求比以往更高。

一般覆晶封装如使用凸块高度(bump Height)为100μm的凸块，可供参考的高度容许误差值大约在±10μm左右。而由于集成电路的积集度提高，单位面积的焊垫层密度也会提高，凸块高度(bump Height)则更进一步缩小，高度容许误差值当然就更小。因此，更进一步地对多层基板表面的平坦性(即焊垫层与介电层的共平面性)，或对任一焊垫层本身的平坦性要求就更高。一般业界所制造的金属线路层厚度多为数十μm，甚至小至数个μm，因此若未能有效地使多层基板表面平坦化，将会严重影响覆晶封装的良率与可靠度。

因此，若能制作一表面平坦的多层基板，对前述覆晶封装或其它高密度多接点的封装而言，能提高封装的可靠度。并且能更进一步缩小凸块高度(bump height)，有利于更进一步提高整体封装的密度。

发明内容

本发明的主要目的在于提供一种多层基板及其制造方法，能改善用于封装的多层基板的焊垫层与介电层的平坦度，提高封装的良率与可靠度，以更进一步提高整体封装的密度。

为达成本发明的前述目的，本发明的多层基板，具有若干个金属线路层及内部介电层，该若干个金属线路层是设置在内部介电层内的任意位置，使得内部介电层的各个表面呈现高低起伏，该多层基板更包含一表面介电层以及至少一焊垫层。表面介电层位于多层基板的一表层，焊垫层则内嵌于表面介电层，该焊垫层的表面是与该表面介电层的表面具有一共面。

本发明的多层基板，焊垫层的侧面与表面介电层密合，并且，由于焊垫层的一表面与表面介电层的表面具有一共面，使固定于封装治具上的多层基板的焊垫层与表面介电层的平坦度良好。当其用以与一组件表面进行封装时，能提高封装的良率与可靠度。

为达成本发明的前述目的，本发明制造多层基板的方法包含下列步骤：

在一平坦的载板表面形成至少一焊垫层；

形成一表面介电层，覆盖焊垫层，使焊垫层内嵌于表面介电层；以及

将表面介电层以及焊垫层自载板表面分离，表面介电层与焊垫层形成一平坦的多层基板。

形成此平坦的多层基板，是用以与一组件表面进行封装，即对多层基板的一焊垫层与一封装组件表面的一接点进行封装，其中该组件可为一晶元，该封装型态则为一覆晶封装。本发明因利用一平坦的载板表面，形成焊垫层以及表面介电层，使焊垫层内嵌于表面介电层，具有一共面，而使本发明的多层基板表面平坦性高。随着集成电路的积集度提高，凸块间距(bump pitch)必然缩小，凸块高度(bump height)亦需随之减小。因此本发明的多层基板在后续覆晶封装或其它高密度多接点的封装时，能使用凸块高度(bump height)更小的凸块，同时也能由于本发明多层基板的表面平坦性，可确保封装时多层基板与晶元或组件表面间的平行距离一致，而能提高封装的可靠度，更进一步提高整体封装的密度。

附图说明

图1是现有技术多层基板的简单示意图。

图2是根据现有技术，以覆晶封装(Flip Chip)制程对晶元进行封装为例的简单示意图。

图3是本发明多层基板表面的简单示意图。

图4A至图4C是制造本发明表面平坦的多层基板的方法流程图。

图5是利用本发明表面平坦的多层基板，进行覆晶封装(Flip Chip)制程的简单示意图。

具体实施方式

请参考图3，是本发明多层基板表面的简单示意图。本发明的多层基板至少包含一层焊垫层302以及一层表面介电层304。并且，多层基板可更进一步包含一层防焊层306。焊垫层302下方则为多层基板的金属线路层308。本发明的焊垫层302是内嵌于表面介电层304，并且焊垫层302侧面与表面介电层304密合，能加强两者间的附着强度。再者，焊垫层302的表面与表面介电层304的表面具有一共面，使本发明的多层基板表面平坦性高，也就是，焊垫层302的表面与表面介电层304的表面间无段差。

接着，请参考图4A至图4C，是本发明制造表面平坦的多层基板的方法流程图。首先，图4A表示本发明的制造方法在一平坦的载板400表面先形成一防焊层401后，再形成包含焊垫层402的若干焊垫层。例如：可以一表面平坦度好的硅晶圆片作为此载板400，以涂布方式形成防焊层401，以蚀刻、电铸或微影法等方式在防焊层401表面上形成焊垫层402。图4B表示在形成焊垫层402等之后，再形成一表面介电层404，覆盖焊垫层402等，使焊垫层402等内嵌于表面介电层404。再更进一步依多层基板设计所需，可在形成表面介电层404后，可对表面介电层404在金属线路层预定位置进行开孔，更进一步形成如图3所示的金属线路层308，以及更多的介电层、金属线路层等(在图4B中仅表示制作多层基板的部份)，以完成多层基板的内联结构。图4C表示将防焊层401自载板400表面分离，上下翻转后，再于焊垫层402等位置对防焊层401进行开孔，或者，防焊层401也可在表面介电层404连同内嵌的焊垫层402等自载板400表面剥离，上下翻转后，再于焊垫层402以及表面介电层404的表面形成。这样，防焊层401、焊垫层402等以及表面介电层404即构成本发明的多层基板。本发明将多层基板自载板400表面分离的方法可为，例如：牺牲层法或载板表面附着强度弱化法等。

有别于现有技术以压合方式的多层基板制作方法，为使后续覆晶封装或其它高密度多接点的封装的可靠度提高，提高整体封装的密度，多层基板必须具有相当的平坦度，然而，现有技术使用压合法、增层法制作多层基板，多层基板表面结构均无可避免地受下层金属线路层的影响而产生表层起伏。但本发明利用一表面平坦度好的载板400，内嵌焊垫层402于表面介电层404内，制造出具有平坦表层的多层基板表面结构，即使IC封装的积集度不断地提高，基于体积缩小与电性的考虑，多层基板的介电层404的厚度需随之减小，依据本发明所制造的多层基板仍然具有表面平坦度佳的表面结构。因此，当进行后续覆晶封装或其它高密度多接点的封装时，更能提高封装的良率与可靠度。

请参考图5，是绘示利用本发明表面平坦的多层基板，进行覆晶封装(Flip Chip)制程为例的简单示意图。覆晶封装是将具有焊垫层402与表面介电层404的多层基板表面(具有防焊层401的一面)朝上放置固定于一封装治具上(未显示)。接着，将晶元410表面朝下，如图所示将凸块420等对准焊垫层402等的位置后，以热压方式进行接合(Bonding)，即能完成覆晶封装。

本发明的优点即在于，由于利用一表面平坦度佳的载板400制作多层基板，因此与图2所示的现有技术制作的多层基板相比，具有平坦度高的表面，对于覆晶封装或其它类型高密度多接点的封装，例如：球栅封装(BGA)、平面闸格数组(LGA)以及晶圆级封装(CSP)而言，随着集成电路的积集度提高，因凸块420的间距(bump pitch)必然缩小，凸块420的高度(bump height)亦需随之减小。应用本发明的多层基板，方能使用凸块高度(bump height)更小的凸块420，同时也由于本发明多层基板的平坦性，可确保封装时多层基板表面与组件或晶元410表面间的平行距离一致，确保封装制程时，凸块420等成功连结所有的焊垫层402与组件或晶元表面电极(接点)412，而能提高封装的可靠度，更进一步提高整体封装的密度。

Claims (16)

1.一种多层基板，具有若干个金属线路层及内部介电层，该若干个金属线路层是设置在内部介电层内的任意位置，使得内部介电层的各个表面呈现高低起伏，其特征在于：该多层基板更包含一表面介电层以及至少一焊垫层；表面介电层位于该多层基板的一表层，焊垫层具有至少一表面及至少一个与该表面相邻接的侧面，且该焊垫层是内嵌于该表面介电层，该焊垫层的表面是与该表面介电层的表面具有一共面。

2.如权利要求1所述的多层基板，其特征在于：该焊垫层的侧面是与该表面介电层密合。

3.如权利要求1所述的多层基板，其特征在于：该共面使该多层基板具有一平坦的表层，用以与一组件表面进行封装。

4.如权利要求3所述的多层基板，其特征在于：该组件为晶元。

5.如权利要求3所述的多层基板，其特征在于：该封装为覆晶封装。

6.如权利要求1所述的多层基板，其特征在于：该焊垫层的表面是与该表面介电层的表面间无段差。

7.如权利要求1所述的多层基板，其特征在于：其更进一步包含一防焊层，位于具有该焊垫层以及该表面介电层的该表层上，该防焊层具有对应该焊垫层的开孔。

8.一种制造多层基板的方法，其特征在于：该制造方法包含下列步骤：

在一平坦的载板表面形成至少一层焊垫层；

形成一表面介电层，覆盖该焊垫层，使该焊垫层内嵌于该表面介电层，用以形成该多层基板；以及

将该多层基板自该载板表面分离。

9.如权利要求8所述的方法，其特征在于：形成该表面介电层，覆盖该焊垫层的步骤更进一步使该焊垫层的侧面与该表面介电层密合。

10.如权利要求8所述的方法，其特征在于：形成该表面介电层，覆盖该焊垫层的步骤是使接触该载板表面的该焊垫层的表面与该表面介电层的表面具有一共面。

11.如权利要求8所述的方法，其特征在于：在形成该焊垫层的步骤前，更包含在该载板表面形成一防焊层的步骤，使该多层基板更进一步包含该防焊层。

12.如权利要求11所述的方法，其特征在于：将该多层基板自该载板表面分离的步骤是将该防焊层自该载板表面分离。

13.如权利要求12所述的方法，其特征在于：在将该防焊层自该载板表面分离的步骤后，更包含在该焊垫层的位置对该防焊层进行开孔的步骤。

14.如权利要求8所述的方法，其特征在于：在将该多层基板自该载板表面分离的步骤后，更包含在该多层基板的表面形成一防焊层的步骤。

15.如权利要求8所述的方法，其特征在于：在将该多层基板自该载板表面分离的步骤后，更包含对该多层基板的该焊垫层与一组件表面的一接点进行封装的步骤。

16.如权利要求15所述的方法，其特征在于：该封装为覆晶封装。

Images