CN1173401C - 无电镀形成双层以上金属凸块的制备方法 - Google Patents
无电镀形成双层以上金属凸块的制备方法 Download PDFInfo
- Publication number
- CN1173401C CN1173401C CNB011187352A CN01118735A CN1173401C CN 1173401 C CN1173401 C CN 1173401C CN B011187352 A CNB011187352 A CN B011187352A CN 01118735 A CN01118735 A CN 01118735A CN 1173401 C CN1173401 C CN 1173401C
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- preparation
- metal coupling
- electroless plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Chemically Coating (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明为一种无电镀形成双层以上金属凸块的制备方法,应用在LCD、一般IC及射频组件的封装上。首先提供设有若干焊垫的芯片或基板,覆上第一介电层,且裸露出焊垫,接着覆上第二介电层,以无电镀方式在该既定的重分布路线中沉积导线层,并形成光阻图案,裸露出导线层的若干预设位置,对各该预设位置表面进行活化,再以无电镀方式形成一金属凸块,移除光阻图案后覆上第三介电层,最后以无电镀方式形成外围金属层完整披覆住该金属凸块外围,并与该导线层连通至外界。
Description
技术领域
本发明涉及LCD、一般IC及射频组件(RF)的封装技术,特别是一种无电镀形成双层以上金属凸块的制备方法,以完成良好披覆效果。
背景技术
如今的半导体技术日新月异,且竞争越来越激烈,所有的半导体制造与封装业者无不竭心尽力企图研发出体积更小、效能更高、且成本更低的集成电路组件。除了集成电路芯片(1CChip)的生产技术已迈入深次微米与十二寸晶圆(wafer)的制备方法之外,在芯片的封装技术上亦有长足的进步。从传统的导线架封装(Lead Frame Package)、锡球数组封装(BGA Package)、到基板自动接合锡球数组封装(TAB BGA),目前的封装技术已可使集成电路组件的组件尺寸更小、更薄,且芯片执行效能与生产效率却更高。
我们知道,各向异性导电膜(anisotropicconductivefilm,ACF)方式已经应用在LCD、一般IC及射频组件(radiationfrequeney,RF)的封装上。它是利用一种集成电路芯片或半导体基板上的焊垫(pad)设计,利用导线层再透过金属凸块(bump)与外界相导通,如此不论是作位置变更或电性检测等,均可依实际需求作不同的布线设计。目前一般金属凸块的设计皆以电镀(electrioplating)一导电金属为主体。但是电镀凸块乃一片片的处理,若考虑其电镀均匀度时,其制造成本将较高,且其产能亦受限。其次如果凸块设在IC芯片上,则需要在晶圆厂中通过晶圆制备方法来进行制造,因而提高了整体制备方法的困难度及复杂度,其制品的合格率亦会受到很大的影响,尤其在材质相当脆的III-V族化合物半导体上。因此就有了在构装基板上设凸块的方式来取代在IC芯片上设凸块的制备方法。已知的以各向异性导电膜(ACF)方式应用在LCD、一殷IC及射频组件(RF)封装上,其上μ的金属铜凸块需具备20μm以上的高度;而若以无电镀方式形成金属凸块则无法达到此厚度要求,且即使快速无电镀铜速率亦仅约4μm/hr。而在厚度太高时不但须耗费长时间,且其披覆效果亦不佳。
发明内容
本发明的目的是提供一种可简化金属凸块的制备方法、且制造成本相对降低、不仅于制备条件控制与技术复杂度均相对更低、产品合格率相对增高、导电特性及射频组件的表面特性(sklneffect)良好、且可进行批次生产的无电镀形成双层以上金属凸块的制备方法。
本发明的无电镀形成双层以上金属凸块的制备方法包括有下列步骤:
(1):提供一设有若干焊垫(pad)的集成电路芯片或基板,该焊垫周围覆有一保护层。
(2):附上一光阻图案,该光阻图案应裸露出若干焊垫。
(3):对各焊垫表面进行活化(activation)以产生活化剂(activator)。
(4):以无电镀(electrolessplating)方式形成一预定厚度的金属凸块(bump)于该焊垫之上。
(5):移除该光阻图案,完全裸露出该金属凸块。
(6):再以无电镀方式形成一外围金属层完整披覆住该金属凸块外围,此外围金属层的导电性或高频特性较内部金属为佳,并与该焊垫连通。
其中,所述的焊垫为铜焊垫或铝焊垫其中一种。
所述的光阻图案的厚度在15μm以上。
所述对各焊垫表面进行活化前还可以包括采用10%硫酸对所述焊垫表面进行清洁。
所述铜焊垫的活化剂为金属钯晶种(Pd seed);所述铝焊垫的活化剂为金属锌晶种(Zn seed)。
所述金属凸块为镍材质,其高度在15~20μm之间。
所述外围金属层为金属铜层或金(Au)层。
所述金属凸块的高度加上外围金属层的厚度总共至少在18μm以上。
当要进行焊垫位置变更或电性检测时,可依实际需求作不同的布线设计,此时,本发明的无电镀形成双层以上金属凸块的制备方法包括以下步骤:
(1):提供一设有若干焊垫(pad)的集成电路芯片或基板,该焊垫周围覆有一保护层。
(2):在集成电路芯片或基板上涂布上一第一介电层,并使第一介电层裸露出焊垫,使用化学或物理方式将重新分布路线表面粗化,再将其活化以利于无电镀沉积,例如Pd-activation,接着涂布上一第二介电层,以定义出重新分布(redistribution)的路线。
(3):以无电镀方式(electroless plating)在该既定的重新分布路线中沉积导线层,即一层金属层,透过该金属层可使焊垫作位置变更时仍与外界相导通。
(4):附上一光阻图案,该光阻图案应裸露出金属层的若干预设位置,以作为重新分布后的金属凸块布设的位置。
(5):接着对各该预设位置表面进行活化(activation)以产生活化剂(activator)。
(6):以无电镀(electroless plating)方式形成一预定厚度的金属凸块(bump)于该金属层之上。
(7):移除该光阻图案,完全裸露出该金属凸块。
(8):在金属凸块周围覆上一第三介电层,其厚度较该金属凸块的高度低,且在金属凸块周围设有尺寸比金属凸块略大的开口,以完全裸露出该金属凸块。
(9):再以无电镀方式在金属凸块外形成一金属层,完整披覆住该金属凸块外围,此外围金属层的导电性或高频特性较内部金属为佳,并与该内部金属层连通。
其中,所述的焊垫周围若没有一保护层(passivelayer)时,可先在该焊垫周围形成一介电层以替代原保护层。
其中,所述介电层的材质是选用较佳结合能力(附着能力)的材质所构成,该介电层可选择以化学气相沉积(CVD)、真空溅镀(Sputtering)、旋转涂布(spincoating)介电材料(BCB、PI等)或是贴合方式形成。
本发明无电镀形成双层以上金属凸块的制备方法无论于技术与功效上均与已知的不相同,且此高厚度双层金属凸块的方式应用在射频组件(RP)封装时,可以完成良好披覆效果,具有良好的导电特性及射频组件的表面特性(skin effect),以达到以无电镀方式应用于射频组件封装。
本发明的无电镀形成双层以上金属凸块的制备方法,包括无甲镀形成镍/铜(Ni/Cu)或镍/金(Ni/Au)凸块的制备方法至少具有下列优点:
(1)已知以各向异性导电膜(ACF)方式应用在LCD、IC及射频件(RP)封装时,金属凸块需具备20μm以上的高度;然而,若以无电镀方式形成铜凸块则无法达到此厚度的品质要求,且一般既使快速无电镀速率亦只有4μm/hr,在厚度太高时其披覆效案亦不佳。本发明的无电镀形成镍/铜(Ni/Cu)双层凸块可兼顾电性及高频特性需求而轻易完成高厚度的金属凸块制备方法。
(2)一般射频组件的导电多集中在表面处,以本发明无电镀快速形成金属凸块(Ni),在于其外围无电镀上良好导电性的外围金属层(Cu)或金(Au),如此结合,使外围金属层具有良好导电特性及射频组件的表面特性(skineffect即多数电流传导皆发生于金属凸块的外围金属层)。如此达到以无电镀方式应用于射频组件的封装。
(3)本发明可简化镍/铜凸块的制备方法,且制造成本相对降低:因本发明主要是以无电镀方式形成镍/铜(Ni/Cu)凸块的技术,可进行批次生产,并在单一设备中大量处理产品,且不需昂贵的设备,制造成本也可大幅减少。
(4)本发明焊垫可利用导线层再透过金属凸块与外界相导通,如此不论是作位置变更或电性检测等,均可依实际需求作不同的布线设计,达到良好功效。
附图说明
下面结合实施例进一步描述本发明
图1A至图1F为本发明实施例1以无电镀形成镍/铜(Ni/Cu)凸块的制备方法的示意图。
图2A至图2I为本发明实施例2以无电镀形成镍/铜(Ni/Cu)凸块的制备方法的示意图。
其中,标号分别表示为:
100基板;105焊垫;110保护层;115,225光阻图案;120,230活化剂;125,240金属凸块;130,250外围金属层;200集成电路芯片;205焊垫;210第一介电层;215第二介电层;220金属层;245第三介电层。
具体实施方式
实施例1
在IC封装基板上形成凸块的方法及结构
如图1A至图1F所示,为一种无电镀形成镍/铜(Ni/Cu)凸块的制备方法,包括下列步骤:
(1):如图1A所示,提供一设有若干焊垫(pad)105的基板100,各该焊垫105的周围并覆有一保护层(passivelayer)110,以保护该焊垫105免受外界伤害。其中所述的焊垫105为铜焊垫(Cu-pad)或铝焊垫(Al-pad)其中一种。
(2):如图1B所示,形成一光阻图案115,该光阻图案115并裸露出各该焊垫105,该光阻图案115的厚度需大于17μm。
(3):对该焊垫105表面进行清洁,以去除其表面脏污及氧化物;如使用10%硫酸(H2SO4)作清洁剂。如图1C所示,对各该焊垫105表面进行活化(activation)以产生活化剂(activator)120,该活化剂120对铜焊垫来说可为钯晶种(Pd-seed);而对铝焊垫来说可为锌晶种(Zn-seed)。
(4):下述为本发明重点之一,以无电镀(electrolessplating)方式形成一预定厚度的金属凸块(bump)125于该焊垫105的上,如图1D所示;该金属凸块125以镍(Ni)为最佳,其成长速率较铜快很多,其厚度可控制在15~20μm之间。
(5):移除该光阻图案115,完全裸露出该金属凸块125,如图1E所示。
(6):下述亦为本发明重点之一,再以无电镀方式形成一外围金属层130覆盖在该金属凸块125外围,该外围金属层130最佳为金属铜层,因而形成一“焊垫/镍/铜”结构,其中,金属凸块外围金属层130的厚度约在4μm以下。
实施例2
在IC封装基板±形成凸块的方法及结构
如图2A至图2I所示,为一种无电镀形成镍/铜(Ni/Cu)凸块的制备方法,其是包括下列步骤:
(1):如图2A所示,提供一设有若干焊垫(pad)205的集成电路芯片200。其中所述的焊垫205是铜焊垫(Cu-pad)或铝焊垫(Al-pad)其中一种。
(2):涂布上一第一介电层210,该第一介电层210裸露出焊垫205,接着,再涂布上一第二介电层215,以定义出重新分(redistribution)的路线,如图2B所示。当然,若该焊垫205的周围已覆有一保护层(passivelayer),覆上第一介电层210的步骤则可省略,而在其表面亦需进行活化或及粗化。
(3):如图2C所示,以无电镀方式在该既定的重新分布路线中沉积导线层220,该导线层220以金属层为较佳,最佳者为金属铜层,透过该导线层220可使得焊垫205作位置变更而与外界相导通,当然,该导线层220可依实际需求作出各种不同的布线设计。
下述各步骤为本发明重点:
(4):如图2D所示,形成一光阻图案225,该光阻图案225裸露出导线层220上的若干预设位置225a,该预设位置225a即是作为重新分布后续金属凸块布设之处。同样的,该预设位置225a可依实际需求作出各种不同的布线设计。
(5):对该焊垫预设位置225a表面进行清洁,以去除其表面脏污及氧化物;可使用10%硫酸(H2SO4)作为清洁剂。接着对各该预设位置225a表面进行活化(activation)以产生活化剂(activator)230,该活化剂230对铜焊垫来说可为钯种晶(Pd-seed),较佳者可选择只吸附于铜焊垫表面的具选择性的溶液;而对铝焊垫来说可为锌种晶(Zn-seed),如图2E所示。
(6):如图2F所示,以无电镀(electrolessplating)方式形成一预定厚度的金属凸块(bump)240于该焊垫205之上;该金属凸块240以成长较快的金属如镍(Ni)为最佳。
(7):移除该光阻图案225,完全裸露出该金属凸块240,如图2G所示。
(8):覆上第三介电层245,该第三介电层245的厚度较该金属凸块240的高度低,且在金属凸块周围设有尺寸比金属凸块240略大的开口,以裸露出该金属块240,如图2H所示。
(9):再以无电镀方式形成一外围金属层250完整披覆住该金属凸块240外围,并与该导线层220连通,该外围金属层250以电性或高频特性较佳的金属如铜或金为最佳。其中,所述金属凸块上外围金属层250的厚度约在4μm以下。
如此,该焊垫205可利用导线层220再透过金属凸块240与外界相导通,不论是作位置变更或电性检测等,均可依实际需求作不同的布线设计,达到良好功效。
以上所述只是利用较佳实施例详细说明本发明,而非限制本发明的范围,而且熟知此类技艺人士皆能明了,适当而作些细微的改变及调整,仍将不失本发明的要义所在,亦不脱离本发明的精神和范围。
Claims (15)
1、一种无电镀形成两层以上金属凸块的制备方法,其特征是包括下列步骤:
(a)提供一设有若干焊垫的基板,各该焊垫的周围并覆有一保护层;
(b)附上一光阻图案,该光阻图案应裸露出各该焊垫;
(c)用活性剂对该焊垫表面进行活化;当所述焊垫为铜焊垫时,所述活化剂为金属钯晶种;当所述焊垫为铝焊垫时,所述活化剂为金属锌晶种;
(d)以无电镀方式形成一预定厚度的层金属凸块于该焊垫之上;
(e)移除该光阻图案;
(f)以无电镀方式形成一外围金属层,完全包覆住该金属凸块外围。
2、如权利要求1所述的制备方法,其特征是所述的焊垫为铜焊垫或铝焊垫其中一种。
3、如权利要求1所述的制备方法,其特征是所述的光阻图案厚度在17μm以上。
4、如权利要求1所述的制备方法,其特征是所述的步骤(b)之后还包括对所述焊垫表面进行清洁。
5、如权利要求1所述的制备方法,其特征是所述内层金属凸块为镍材质,其高度在15~20μm之间。
6、如权利要求1所述的制备方法,其特征是所述外围金属层为金属铜层或金层。
7、如权利要求1所述的制备方法,其特征是所述内层金属凸块的高度加上外围金属层的厚度总共至少在18μm以上。
8、如权利要求1的无电镀形成两层以上金属凸块的制备方法,其特征在于:
在所述(a)步骤之后还包括以下步骤:在设有若干焊垫且有保护层的芯片上覆上第一介电层,以形成重新分布路线,并对表面进行粗化及活化处理后以无电镀方式在该重新分布路线中沉积导线层,即内部金属层;
在所述(e)步骤之后还包括以下步骤:在金属凸块周围覆上第二介电层,其厚度较该金属凸块的厚度小,且在金属凸块周围设有尺寸比金属凸块略大的开口,以完全裸露出金属凸块。
9、如权利要求8所述的无电镀形成两层以上金属凸块的制备方法,其特征是所述的焊垫周围若没有一保护层时,先在该焊垫周围形成一介电层以替代原保护层。
10、如权利要求8或9所述的无电镀形成两层以上金属凸块的制备方法,其特征是所述的焊垫为铜焊垫或铝焊垫其中一种。
11、如权利要求8所述的无电镀形成两层以上金属凸块的制备方法,其特征是在所述(d)之前对所述焊垫表面进行清洁。
12、如权利要求11所述的无电镀形成两层以上金属凸块的制备方法,其特征是所述对焊垫表面清洁采用10%硫酸进行的。
13、如权利要求8所述的无电镀形成两层以上金属凸块的制备方法,其特征是所述金属凸块为镍材质,其高度在15~20μm之间。
14、如权利要求8所述的无电镀形成两层以上金属凸块的制备方法,其特征是所述外围金属层为金属铜层或金层。
15、如权利要求8所述的无电镀形成两层以上金属凸块的制备方法,其特征是所述金属凸块的高度加上外围金属层的厚度总共需大于该第二介电层厚度,至少在18μm以上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB011187352A CN1173401C (zh) | 2001-06-08 | 2001-06-08 | 无电镀形成双层以上金属凸块的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB011187352A CN1173401C (zh) | 2001-06-08 | 2001-06-08 | 无电镀形成双层以上金属凸块的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1333561A CN1333561A (zh) | 2002-01-30 |
CN1173401C true CN1173401C (zh) | 2004-10-27 |
Family
ID=4663404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011187352A Expired - Fee Related CN1173401C (zh) | 2001-06-08 | 2001-06-08 | 无电镀形成双层以上金属凸块的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1173401C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101346038B (zh) * | 2007-07-11 | 2011-01-26 | 巨擘科技股份有限公司 | 多层基板及其制造方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100416875C (zh) * | 2005-03-30 | 2008-09-03 | 南茂科技股份有限公司 | 使用凸块进行封装的结构及其形成方法 |
KR100850212B1 (ko) * | 2007-04-20 | 2008-08-04 | 삼성전자주식회사 | 균일한 무전해 도금 두께를 얻을 수 있는 반도체 소자의제조방법 |
CN102064112A (zh) * | 2009-11-17 | 2011-05-18 | 北大方正集团有限公司 | 一种铜柱图形转移制作方法 |
US20150235978A1 (en) * | 2012-07-05 | 2015-08-20 | Aflash Technology Co., Ltd. | Electroless nickel bump of die pad and manufacturing method thereof |
US9609751B2 (en) * | 2014-04-11 | 2017-03-28 | Qualcomm Incorporated | Package substrate comprising surface interconnect and cavity comprising electroless fill |
CN104952744A (zh) * | 2015-05-20 | 2015-09-30 | 南通富士通微电子股份有限公司 | 晶圆级封装结构的制造方法 |
-
2001
- 2001-06-08 CN CNB011187352A patent/CN1173401C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101346038B (zh) * | 2007-07-11 | 2011-01-26 | 巨擘科技股份有限公司 | 多层基板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1333561A (zh) | 2002-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN211578748U (zh) | 半导体装置 | |
CN1309038C (zh) | 高密度区域阵列焊料微接合互连结构及制造方法 | |
US6887787B2 (en) | Method for fabricating semiconductor components with conductors having wire bondable metalization layers | |
TW201834084A (zh) | 半導體裝置及形成具有嵌入式電感或封裝的整合式系統級封裝模組之方法 | |
CN1110072C (zh) | 半导体器件的凸出电极形成方法 | |
CN1337738A (zh) | 用于半导体封装处理的具有可注入导电区的带及其制造方法 | |
KR101800461B1 (ko) | 반도체 소자 및 그 제조 방법 | |
CN1164128A (zh) | 半导体集成电路的电极结构及其封装的形成方法 | |
CN101533823A (zh) | 配线板、半导体器件及制造配线板和半导体器件的方法 | |
TWI750459B (zh) | 半導體裝置和形成對於屏蔽層具有增強接觸之導電通孔的方法 | |
US20070130763A1 (en) | Method of fabricating electrical connection terminal of embedded chip | |
CN1173401C (zh) | 无电镀形成双层以上金属凸块的制备方法 | |
US10734247B2 (en) | Semiconductor package with multiple molding routing layers and a method of manufacturing the same | |
US20230207485A1 (en) | Selective EMI Shielding Using Preformed Mask with Fang Design | |
CN1747161A (zh) | 半导体装置及半导体装置的制造方法 | |
US20150056753A1 (en) | Semiconductor Die Having Fine Pitch Electrical Interconnects | |
CN114481100B (zh) | 化学镀不同厚度的金属的方法、器件的封装方法 | |
KR101643333B1 (ko) | 범프 구조체의 제조방법 | |
US20230140748A1 (en) | Antenna-in-Package Devices and Methods of Making | |
CN1430271A (zh) | 半导体装置及其制造方法 | |
US20230386888A1 (en) | Methods for making semiconductor devices | |
KR19990048003A (ko) | 금속 범프 제조 방법 | |
US20230326872A1 (en) | Semiconductor Device and Method Using an EMI-Absorbing Metal Bar | |
US20240006335A1 (en) | Semiconductor Device and Method of Forming Embedded Magnetic Shielding | |
KR20240046016A (ko) | 내장된 전기 구성요소를 갖는 하이브리드 기판의 적층 방법 및 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041027 Termination date: 20190608 |