KR101643333B1 - 범프 구조체의 제조방법 - Google Patents

범프 구조체의 제조방법 Download PDF

Info

Publication number
KR101643333B1
KR101643333B1 KR1020150082637A KR20150082637A KR101643333B1 KR 101643333 B1 KR101643333 B1 KR 101643333B1 KR 1020150082637 A KR1020150082637 A KR 1020150082637A KR 20150082637 A KR20150082637 A KR 20150082637A KR 101643333 B1 KR101643333 B1 KR 101643333B1
Authority
KR
South Korea
Prior art keywords
gold
bump
amount
layer
forming
Prior art date
Application number
KR1020150082637A
Other languages
English (en)
Inventor
김영구
Original Assignee
엘비세미콘 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘비세미콘 주식회사 filed Critical 엘비세미콘 주식회사
Priority to KR1020150082637A priority Critical patent/KR101643333B1/ko
Priority to PCT/KR2016/006086 priority patent/WO2016200157A1/ko
Priority to US15/735,219 priority patent/US10629444B2/en
Application granted granted Critical
Publication of KR101643333B1 publication Critical patent/KR101643333B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/48—Electroplating: Baths therefor from solutions of gold
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrochemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

본 발명은 밀착력을 향상시킬 수 있는 범프 구조체의 제조방법으로서, 도전성 패드 상에 UBM(Under Bump Metal)층을 형성하는 단계; 상기 UBM층 상에 전해도금 공정으로 구리범프를 형성하는 단계; 상기 구리범프 상에 전해도금 공정으로 니켈범프를 형성하는 단계; 상기 니켈범프 상에 제 1 금도금액을 사용한 전해도금 공정으로 제 1 금범프를 형성하는 단계; 및 상기 제 1 금범프 상에 제 2 금도금액을 사용한 전해도금 공정으로 제 2 금범프를 형성하는 단계;를 포함하고, 상기 제 2 금도금액은 탈륨(Tl)을 함유하고, 상기 제 1 금도금액은 탈륨을 함유하지 않는 것을 특징으로 하는 범프 구조체의 제조방법을 제공한다.

Description

범프 구조체의 제조방법{METHOD OF FABRICATING BUMP STRUCTURE}
본 발명은 범프 구조체의 제조방법에 관한 것으로, 보다 구체적으로는 적층 범프 구조체의 제조방법에 관한 것이다.
다층 구조의 범프는 금 범프에 비해 제조비용이 저렴하고 우수한 열 방출특성으로 인해 디스플레이 드라이버 IC 패키지 등에서 금 범프를 대체할 수 있는 차세대 범프 구조로 각광받고 있을 뿐만 아니라 구리의 낮은 저항특성으로 인해 반도체 소자 패키지 개발이 활발히 이루어지고 있다.
본 발명과 관련된 선행기술로는 한국공개특허공보 1994-0024944호 (공개일 : 1994년 11월 19일, 발명의 명칭 : 반도체 칩 범프의 제조방법)가 있다.
본 발명의 목적은 니켈과 금 계면에 치환반응 피막형성을 최소화함으로써 고 밀착성의 적층 범프 구조체를 제조하는 방법을 제공하는 것이다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 의한 범프 구조체의 제조방법은 도전성 패드 상에 UBM(Under Bump Metal)층을 형성하는 단계; 상기 UBM층 상에 전해도금 공정으로 구리범프를 형성하는 단계; 상기 구리범프 상에 전해도금 공정으로 니켈범프를 형성하는 단계; 상기 니켈범프 상에 제 1 금도금액을 사용한 전해도금 공정으로 제 1 금범프를 형성하는 단계; 및 상기 제 1 금범프 상에 제 2 금도금액을 사용한 전해도금 공정으로 제 2 금범프를 형성하는 단계;를 포함하고, 상기 제 2 금도금액은 탈륨(Tl)을 함유하고, 상기 제 1 금도금액은 탈륨을 함유하지 않는 것을 특징으로 한다.
상기 범프 구조체의 제조방법에서, 상기 제 2 금도금액이 [Au(CN)2]- 를 함유하는 경우 상기 제 2 금도금액의 탈륨 함유량은 3 mg/L 내지 6 mg/L이고, 상기 제 2 금도금액이 [Au(SO3)2]3- 를 함유하는 경우 상기 제 2 금도금액의 탈륨 함유량은 3 mg/L 내지 25 mg/L 일 수 있다.
본 발명의 다른 관점에 의한 범프 구조체의 제조방법은 도전성 패드 상에 UBM(Under Bump Metal)층을 형성하는 단계; 상기 UBM층 상에 전해도금 공정으로 구리범프를 형성하는 단계; 상기 구리범프 상에 전해도금 공정으로 니켈범프를 형성하는 단계; 상기 니켈범프 상에 제 1 금도금액을 사용한 전해도금 공정으로 제 1 금범프를 형성하는 단계; 및 상기 제 1 금범프 상에 제 2 금도금액을 사용한 전해도금 공정으로 제 2 금범프를 형성하는 단계;를 포함하고, 상기 제 2 금도금액의 탈륨(Tl) 함유량은 상기 제 1 금도금액의 탈륨 함유량 보다 더 많은 것을 특징으로 한다.
상기 범프 구조체의 제조방법에서, 상기 제 1 금도금액이 [Au(CN)2]- 를 함유하는 경우 상기 제 1 금도금액의 탈륨 함유량은 0 mg/L 초과 2 mg/L 이하이고, 상기 제 1 금도금액이 [Au(SO3)2]3- 를 함유하는 경우 상기 제 1 금도금액의 탈륨 함유량은 0 mg/L 초과 2 mg/L 이하이며, 상기 제 2 금도금액이 [Au(CN)2]- 를 함유하는 경우 상기 제 2 금도금액의 탈륨 함유량은 3 mg/L 내지 6 mg/L이고, 상기 제 2 금도금액이 [Au(SO3)2]3- 를 함유하는 경우 상기 제 2 금도금액의 탈륨 함유량은 3 mg/L 내지 25 mg/L 일 수 있다.
상기 범프 구조체의 제조방법들에서, 상기 제 2 금도금액의 금 함유량은 상기 제 1 금도금액의 금 함유량 보다 더 많을 수 있다.
상기 범프 구조체의 제조방법들에서, 상기 제 1 금도금액이 [Au(CN)2]- 를 함유하는 경우 상기 제 1 금도금액의 금 함유량은 1 g/L 내지 4 g/L이고, 상기 제 1 금도금액이 [Au(SO3)2]3- 를 함유하는 경우 상기 제 1 금도금액의 금 함유량은 1 g/L 내지 4 g/L이며, 상기 제 2 금도금액이 [Au(CN)2]- 를 함유하는 경우 상기 제 2 금도금액의 금 함유량은 4 g/L 내지 10 g/L이고, 상기 제 2 금도금액이 [Au(SO3)2]3- 를 함유하는 경우 상기 제 2 금도금액의 금 함유량은 10 g/L 내지 15 g/L 일 수 있다.
상기 범프 구조체의 제조방법들에서, 상기 제 1 금도금액을 사용한 전해도금 공정의 온도는 상기 제 2 금도금액을 사용한 전해도금 공정의 온도 보다 더 낮을 수 있다.
상기 범프 구조체의 제조방법들에서, 상기 제 1 금도금액을 사용한 전해도금 공정의 온도는 30℃ 내지 45℃이며, 상기 제 2 금도금액을 사용한 전해도금 공정의 온도는 40℃ 내지 60℃일 수 있다.
상기 범프 구조체의 제조방법들에서, 상기 UBM층은 Ti층과 상기 Ti층 상의 Cu층을 포함하거나, TiW층과 상기 TiW층 상의 Cu층을 포함할 수 있다.
상기 범프 구조체의 제조방법들에서, 상기 구리범프는 1 ㎛ 내지 20 ㎛의 높이를 가지며, 상기 니켈범프는 0.1 ㎛ 내지 5 ㎛의 높이를 가지며, 상기 제 1 금범프는 0.05 ㎛ 내지 1 ㎛의 높이를 가질 수 있다.
상기한 바와 같이 이루어진 본 발명의 실시예들에 따르면, 니켈과 금 계면에 치환반응 피막형성을 최소화함으로써 고 밀착성의 다층 범프 구조체를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 범프 구조체의 제조방법을 도해하는 순서도이다.
도 2a 내지 도 2j는 본 발명의 일 실시예에 따른 범프 구조체의 제조방법을 순차적으로 도해하는 단면도들이다.
도 3a 및 도 3b는 본 발명의 비교예에 따른 범프 구조체에서 금의 밀착력 저하에 따라 나타나는 문제점들을 보여주는 사진들이다.
도 4a 및 도 4b는 본 발명의 실시예 및 비교예에 따른 범프 구조체에서 스크래치 테스트의 결과를 보여주는 사진들이다.
도 5a 및 도 5b는 본 발명의 실시예 및 비교예에 따른 범프 구조체에서 테이프 디태칭 테스트의 결과를 보여주는 사진들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
도 1은 본 발명의 일 실시예에 따른 범프 구조체의 제조방법을 도해하는 순서도이고, 도 2a 내지 도 2j는 본 발명의 일 실시예에 따른 범프 구조체의 제조방법을 순차적으로 도해하는 단면도들이다.
도 1 내지 도 2j를 참조하면, 본 발명의 일 실시예에 따른 범프 구조체의 제조방법은 도전성 패드(16)를 구비하는 웨이퍼(12)를 준비하는 단계(S10); 도전성 패드(16) 상에 UBM층(22, 24)을 형성하는 단계(S20); 도전성 패드(16) 상에 개구부(34)를 제공하는 포토레지스트 패턴(32)을 형성하기 위하여 사진식각공정을 수행하는 단계(S30); 개구부(34) 내의 UBM층(22, 24) 상에 전해도금 공정으로 구리범프(40)를 형성하는 단계(S40); 구리범프(40) 상에 전해도금 공정으로 니켈범프(50)를 형성하는 단계(S50); 니켈범프(50) 상에 제 1 금도금액을 사용한 전해도금 공정으로 제 1 금범프(60)를 형성하는 단계(S60); 및 제 1 금범프(60) 상에 제 2 금도금액을 사용한 전해도금 공정으로 제 2 금범프(70)를 형성하는 단계(S70); 포토레지스트 패턴(32)을 제거하는 단계(S80); 및 노출된 UBM층(22, 24)을 에칭하는 단계(S90);를 포함한다.
다층 구조의 CNA(Cu/Ni/Au) 범프는 금범프에 비해 제조비용이 저렴하고 우수한 열 방출특성으로 인해 디스플레이 드라이버 IC 패키지에서 금범프를 대체할 수 있는 차세대 범프 구조가 될 수 있으며, 구리의 낮은 저항특성으로 인해 CNA 범프를 이용한 반도체 소자 패키지에 적용될 수 있다.
CNA(Cu/Ni/Au) 범프 제조방법은 전해도금법과 무전해도금법을 함께 이용하여 형성하는 방법과 전해도금법으로만 형성하는 방법이 가능하다. 전해도금법과 무전해 도금법을 함께 사용하는 경우는 구리를 전해도금으로 형성한 후 니켈과 금을 무전해 도금법으로 형성하는 방법과 구리와 니켈을 전해도금으로 형성하고 캠핑 금속인 금만 무전해 도금법으로 형성하는 방법으로 나눌 수 있다. 하지만 무전해 도금법은 무전해 도금법의 특성상 적층할 수 있는 금속의 두께가 1 ㎛ 이하로 제한되므로 COG, COF, QFN등 패키지 요구 특성에 적합하도록 각 금속층의 두께를 조절함에 있어 한계가 있을 뿐 아니라 복잡한 전처리 공정이 요구됨에 따라 가격 경쟁력 및 양산성 측면에서 전해도금법에 비해 경쟁력이 낮을 수 있다.
이와 같은 이유로 CNA 범프를 제조함에 있어 구리, 니켈, 금 모두 전해도금법으로만 형성하는 방법을 도입할 수 있다. 하지만 금의 경우 환원전위가 낮아 금 전해도금 시 전기가 인가되기 전 공정인 프리플로우(pre-flow) 스텝에서 하부층 니켈과 금 도금액 내의 금 이온의 치환반응으로 인해 니켈 표면에 얇은 금 무전해 도금층이 발생할 수 있으며, 이러한 무전해 도금된 금은 니켈과의 밀착력이 약해 쉬게 니켈 금속층으로 부터 박리될 수 있어 제품 신뢰성뿐 아니라 조립 공정에서 치명적인 품질문제를 발생시킬 수 있다. 이러한 밀착력 저하에 따른 제품의 불량을 도 3a 및 도 3b에서 확인할 수 있다. 구체적으로, 도 3a에서는 금 블리스터 현상을 확인할 수 있으며, 도 3b에서는 금 필링 현상을 확인할 수 있다.
본 발명에 의한 범프 구조체의 제조방법은, Cu, Ni, Au를 전해 도금으로 형성하는 방법에 있어 고 밀착특성의 CNA 범프를 제조하기 위해서, 금 전해도금 시 하부 니켈 표면에 형성되는 무전해 금 치환 반응피막을 최소화하는 방법을 제공한다.
본 발명의 일 실시예에 의한 범프 구조체의 제조방법에서는 2 종의 금 도금액을 이용하여 금범프를 두 단계로 나눠 적층 형성함으로써 고 밀착특성의 CNA 범프를 제조하는 방법을 제공한다. 구체적으로는, 니켈 전해도금 후 치환 반응 억제를 위해 탈륨(Tl)이 포함되지 않은 금 전해도금액을 사용하여 1차로 50℃ 이하의 저온에서 금 스트라이크 도금을 통해 0.05㎛ ~ 1㎛ 두께의 얇은 고 밀착특성의 금 피막을 니켈 표면에 먼저 형성한다. 일반적인 반도체용 금범프 도금액의 경우 결정 조절제로 탈륨(Tl)이 포함되어 있는데, 이러한 탈륨(Tl)은 니켈과 금 이온의 치환반응을 촉진시키는 작용을 하여 전위 차이가 큰 2 종 금속을 적층 전해 도금함에 있어 계면 접착력을 저하시키는 원인이 됨을 확인하였다.
본 발명의 일 실시예에 의한 범프 구조체의 제조방법에서 사용되는 금 스트라이크 도금액은 탈륨(Tl)이 포함되어 있지 않기 때문에 앞서 언급한 프로세스의 문제점인 밀착성을 개선할 수 있다. 1차 도금된 금 피막 위에 Tl이 포함된 일반적인 반도체용 금범프 도금액으로 사용하여 2차 금 도금을 실시하여 요구 두께의 금범프를 최종 형성한다.
이하에서, 본 발명의 범프 구조체의 예시적인 제조방법을 상세하게 설명한다. 이러한 제조방법은 미세회로 최상층에 외부 회로와 전기적 연결을 위한 파이널 메탈 패드(16)와 이를 보호하기 위한 패시베이션층(14)을 갖고 있는 미세 전자소자칩을 조립하기 위한 다층 적층구조의 금속 범프를 형성하는 방법이며, 이때 적층되는 금속 범프의 구성은 Cu/Ni/Au이다.
금속 범프를 구성하는 구리의 높이는 각 제품에서 요구하는 전기저항 특성 또는 CNA 범프를 적용하고자 하는 패키지 타입(COG, COF, 와이어 본딩)에 따라 적합한 높이를 갖도록 조절될 수 있다. 니켈은 범프 공정 중 경도조절을 위한 열처리 공정 또는 조립공정에서 구리와 최상층 캠핑 금속인 금 사이에 금속간 화합물이 형성하는 것을 억제하는 역할을 하며 최상층의 금은 COG 및 COG 패키지 시 ITO 또는 Cu/Sn 리드와 접합되거나, QFN과 같은 와이어 본딩 타입의 패키지에서는 Au 와이어 또는 Cu 와이어와 접합되어 기판과 IC가 전기적으로 연결되도록 하는 역할을 한다. 고 밀착특성의 CNA 범프를 전기도금법으로 형성하는 방법은 하기와 같다.
우선, 전기도금법으로 범프를 형성하기 위해 우선 스퍼터링법으로 미세전자소자칩에 확산방지층(22) 및 씨앗층(24)으로 구성된 UBM층을 증착한다. 확산방지층(22)은 TiW 또는 Ti을 포함할 수 있으며, 씨앗층(24)은 Cu를 포함할 수 있다. 이 때 구리(Cu)는 전해도금을 위한 씨앗층이며 TiW 또는 Ti는 열처리 또는 패키지 공정 시 구리 씨앗층과 알루미늄 함금의 파이널 메탈 패드와 확산되는 것을 방지하기 위한 확산 방지층의 역할을 목적으로 한다.
이후 포토레지스트(32)를 미세전자소자칩 위에 도포 후 사진식각(포토리소그라피) 공정을 통해 파이널 메탈 패드(16) 위에 범프가 형성될 영역만 개구부(34)를 형성하며, 나머지 영역은 포토레지스트(32)가 도포된 상태를 유지한다.
이후 형성된 개구부(34)에 전해도금으로 1 ~ 20 ㎛ 두께의 구리범프(40)를 먼저 충전(充塡)한다. 그 다음 니켈을 전해 도금법을 이용하여 형성된 구리 범프(40) 위에 0.1 ~ 5 ㎛ 두께로 도금한다. 구리와 니켈 도금 전, 구리 씨앗층과 도금된 구리 표면에 산화막을 제거하기 위해 산성 약품을 이용한 전처리 공정(산세처리)이 실시될 수 있다. 이 후 금 도금 전에 금과 니켈의 밀착력을 향상시키기 위해, 도금된 니켈 표면에 금 스트라이크 도금액을 이용하여 0.05 ㎛ ~ 1 ㎛ 두께로 얇은 금 피막층(70)을 현성한다. 이 때 사용되는 금 스트라이크 도금액은 탈륨(Tl)이 포함되지 않은 시아나이드(Cyanide) 또는 논-시아나이드(Non-cyanide) 타입의 금 도금액을 지칭하며, 금 스트라이크 도금 시 치환 반응 억제를 위해 도금액 온도는 45℃ 이하의 저온에서 도금하는 것을 특징으로 할 수 있다.
이후, 얇게 도금된 스트라이크 도금층 위해 각 패키지 타입에서 요구하는 목표 높이만큼 금 도금을 2차로 실시한다. 이 때 사용되는 도금액은 탈륨(Tl)이 포함된 일반적은 반도체용 시아나이드(Cyanide) 또는 논-시아나이드(Non-cyanide) 타입의 금 도금액을 사용할 수 있다.
표 1에서는 상술한 제 1 금도금액(금 스트라이크 도금액)과 제 2 금도금액(반도체용 범프 금도금액)의 주요 조성과 도금공정을 비교하여 나타내었다.
제 1 금도금액 제 1 금도금액 제 2 금도금액 제 2 금도금액
도금액 타입 CN계 도금액
[Au(CN)2]- 		NCN계 도금액[Au(SO3)2]3- CN계 도금액
[Au(CN)2]- 		NCN계 도금액[Au(SO3)2]3-
금 농도 1 ~ 4 g/L 1 ~ 4 g/L 4 ~ 10 g/L 10 ~ 15 g/L
pH 5 ~ 7 7 ~ 8.5 5 ~ 7 7 ~ 8.5
결정 조정제 탈륨:0~2 mg/L 탈륨:0~2 mg/L 탈륨:3~6 mg/L 탈륨:3~25 mg/L
전류밀도 0.1~0.5 ASD 0.1~0.5 ASD 0.2~0.8 ASD 0.2~0.8 ASD
도금액 온도범위 30~45℃ 30~45℃ 40~60℃ 40~60℃
계속하여, 금 전해도금 후 포토레지스트 스트리퍼 약품과 Cu, Ti, 또는 TiW 에칭액을 이용하여 포토레지스트와 씨앗층, 확산 방지층을 순차적으로 제거한다. 에칭 이후 최종적으로 제품의 패키지 타입에 따라 범프의 경도조절을 위해 소정시간 동안 열처리(Annealing) 공정을 선택적으로 실시할 수 있다.
도 4a 및 도 4b는 본 발명의 실시예 및 비교예에 따른 범프 구조체에서 스크래치 테스트(scratch test)의 결과를 보여주는 사진들이다.
도 4a를 참조하면, 금 스트라이크 도금을 적용한 본 발명의 실시예로 구현된 범프 구조체에서 스크래치 테스트의 결과이며, 금 금속층이 벗겨지지 않음을 확인할 수 있다. 도 4b를 참조하면, 금 스트라이크 도금을 미적용한 본 발명의 비교예로 구현된 범프 구조체에서 스크래치 테스트의 결과이며, 금 금속층이 벗겨짐을 확인할 수 있다.
도 5a 및 도 5b는 본 발명의 실시예 및 비교예에 따른 범프 구조체에서 테이프 디태칭 테스트(tape detaching test)의 결과를 보여주는 사진들이다.
도 5a를 참조하면, 금 스트라이크 도금을 적용한 본 발명의 실시예로 구현된 범프 구조체에서 테이프 디태칭 테스트의 결과이며, 금 금속층이 벗겨지지 않음을 확인할 수 있다. 도 5b를 참조하면, 금 스트라이크 도금을 미적용한 본 발명의 비교예로 구현된 범프 구조체에서 테이프 디태칭 테스트의 결과이며, 금 금속층이 벗겨짐을 확인할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
16 : 도전성 패드
22 : 확산방지층
24 : 씨앗층
40 : 구리범프
50 : 니켈범프
60 : 제 1 금범프
70 : 제 2 금범프

Claims (10)

  1. 도전성 패드 상에 UBM(Under Bump Metal)층을 형성하는 단계;
    상기 UBM층 상에 전해도금 공정으로 구리범프를 형성하는 단계;
    상기 구리범프 상에 전해도금 공정으로 니켈범프를 형성하는 단계;
    상기 니켈범프 상에 제 1 금도금액을 사용한 전해도금 공정으로 제 1 금범프를 형성하는 단계; 및
    상기 제 1 금범프 상에 제 2 금도금액을 사용한 전해도금 공정으로 제 2 금범프를 형성하는 단계;
    를 포함하고,
    상기 제 2 금도금액은 탈륨(Tl)을 함유하고, 상기 제 1 금도금액은 탈륨을 함유하지 않고, 이에 따라 상기 니켈범프에 포함된 니켈과 상기 제1 금범프에 포함된 금 사이의 치환 반응에 의하여 야기되는 계면 접착력의 저하가 방지되는 것을 특징으로 하는, 범프 구조체의 제조방법.
  2. 도전성 패드 상에 UBM(Under Bump Metal)층을 형성하는 단계;
    상기 UBM층 상에 전해도금 공정으로 구리범프를 형성하는 단계;
    상기 구리범프 상에 전해도금 공정으로 니켈범프를 형성하는 단계;
    상기 니켈범프 상에 제 1 금도금액을 사용한 전해도금 공정으로 제 1 금범프를 형성하는 단계; 및
    상기 제 1 금범프 상에 제 2 금도금액을 사용한 전해도금 공정으로 제 2 금범프를 형성하는 단계;
    를 포함하고,
    상기 제 2 금도금액의 탈륨(Tl) 함유량은 상기 제 1 금도금액의 탈륨 함유량 보다 더 많고, 이에 따라 상기 니켈범프에 포함된 니켈과 상기 제1 금범프에 포함된 금 사이의 치환 반응에 의하여 야기되는 계면 접착력의 저하가 방지되는 것을 특징으로 하는, 범프 구조체의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 금도금액의 금 함유량은 상기 제 1 금도금액의 금 함유량 보다 더 많은 것을 특징으로 하는, 범프 구조체의 제조방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 금도금액이 [Au(CN)2]- 를 함유하는 경우 상기 제 1 금도금액의 금 함유량은 1 g/L 내지 4 g/L이고, 상기 제 1 금도금액이 [Au(SO3)2]3- 를 함유하는 경우 상기 제 1 금도금액의 금 함유량은 1 g/L 내지 4 g/L이며,
    상기 제 2 금도금액이 [Au(CN)2]- 를 함유하는 경우 상기 제 2 금도금액의 금 함유량은 4 g/L 내지 10 g/L이고, 상기 제 2 금도금액이 [Au(SO3)2]3- 를 함유하는 경우 상기 제 2 금도금액의 금 함유량은 10 g/L 내지 15 g/L 인 것을 특징으로 하는, 범프 구조체의 제조방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 금도금액을 사용한 전해도금 공정의 온도는 상기 제 2 금도금액을 사용한 전해도금 공정의 온도 보다 더 낮은 것을 특징으로 하는, 범프 구조체의 제조방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 금도금액을 사용한 전해도금 공정의 온도는 30℃ 내지 45℃이며, 상기 제 2 금도금액을 사용한 전해도금 공정의 온도는 40℃ 내지 60℃인 것을 특징으로 하는, 범프 구조체의 제조방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 UBM층은 Ti층과 상기 Ti층 상의 Cu층을 포함하거나, TiW층과 상기 TiW층 상의 Cu층을 포함하는 것을 특징으로 하는, 범프 구조체의 제조방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 구리범프는 1 ㎛ 내지 20 ㎛의 높이를 가지며, 상기 니켈범프는 0.1 ㎛ 내지 5 ㎛의 높이를 가지며, 상기 제 1 금범프는 0.05 ㎛ 내지 1 ㎛의 높이를 가지는 것을 특징으로 하는, 범프 구조체의 제조방법.
  9. 제 1 항에 있어서,
    상기 제 2 금도금액이 [Au(CN)2]- 를 함유하는 경우 상기 제 2 금도금액의 탈륨 함유량은 3 mg/L 내지 6 mg/L이고, 상기 제 2 금도금액이 [Au(SO3)2]3- 를 함유하는 경우 상기 제 2 금도금액의 탈륨 함유량은 3 mg/L 내지 25 mg/L 인 것을 특징으로 하는, 범프 구조체의 제조방법.
  10. 제 2 항에 있어서,
    상기 제 1 금도금액이 [Au(CN)2]- 를 함유하는 경우 상기 제 1 금도금액의 탈륨 함유량은 0 mg/L 초과 2 mg/L 이하이고, 상기 제 1 금도금액이 [Au(SO3)2]3- 를 함유하는 경우 상기 제 1 금도금액의 탈륨 함유량은 0 mg/L 초과 2 mg/L 이하이며,
    상기 제 2 금도금액이 [Au(CN)2]- 를 함유하는 경우 상기 제 2 금도금액의 탈륨 함유량은 3 mg/L 내지 6 mg/L이고, 상기 제 2 금도금액이 [Au(SO3)2]3- 를 함유하는 경우 상기 제 2 금도금액의 탈륨 함유량은 3 mg/L 내지 25 mg/L 인 것을 특징으로 하는, 범프 구조체의 제조방법.

KR1020150082637A 2015-06-11 2015-06-11 범프 구조체의 제조방법 KR101643333B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150082637A KR101643333B1 (ko) 2015-06-11 2015-06-11 범프 구조체의 제조방법
PCT/KR2016/006086 WO2016200157A1 (ko) 2015-06-11 2016-06-09 범프 구조체의 제조방법
US15/735,219 US10629444B2 (en) 2015-06-11 2016-06-09 Method for manufacturing bump structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150082637A KR101643333B1 (ko) 2015-06-11 2015-06-11 범프 구조체의 제조방법

Publications (1)

Publication Number Publication Date
KR101643333B1 true KR101643333B1 (ko) 2016-07-27

Family

ID=56617260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150082637A KR101643333B1 (ko) 2015-06-11 2015-06-11 범프 구조체의 제조방법

Country Status (3)

Country Link
US (1) US10629444B2 (ko)
KR (1) KR101643333B1 (ko)
WO (1) WO2016200157A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10699948B2 (en) 2017-11-13 2020-06-30 Analog Devices Global Unlimited Company Plated metallization structures

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210028266A (ko) * 2018-07-26 2021-03-11 램 리써치 코포레이션 재분배 층 프로세스를 위한 대안적인 통합

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040166661A1 (en) * 2003-02-21 2004-08-26 Aptos Corporation Method for forming copper bump antioxidation surface
KR100809706B1 (ko) * 2006-10-10 2008-03-06 삼성전자주식회사 반도체 장치의 범프 형성방법 및 그에 의해 형성된 범프
KR20150020686A (ko) * 2012-10-04 2015-02-26 니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤 비시안계 전해 금도금액

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3678196B2 (ja) * 2001-12-18 2005-08-03 株式会社村田製作所 チップ型電子部品の製造方法、及びチップ型電子部品
JP2005123294A (ja) 2003-10-15 2005-05-12 Matsushita Electric Ind Co Ltd 半導体装置およびその半導体装置における金バンプの形成方法
JP5442400B2 (ja) * 2009-11-13 2014-03-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US8492891B2 (en) * 2010-04-22 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with electrolytic metal sidewall protection
KR101282202B1 (ko) 2011-11-10 2013-07-04 엘비세미콘 주식회사 반도체 소자용 범프 구조물 및 그의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040166661A1 (en) * 2003-02-21 2004-08-26 Aptos Corporation Method for forming copper bump antioxidation surface
KR100809706B1 (ko) * 2006-10-10 2008-03-06 삼성전자주식회사 반도체 장치의 범프 형성방법 및 그에 의해 형성된 범프
KR20150020686A (ko) * 2012-10-04 2015-02-26 니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤 비시안계 전해 금도금액

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10699948B2 (en) 2017-11-13 2020-06-30 Analog Devices Global Unlimited Company Plated metallization structures
US11862518B2 (en) 2017-11-13 2024-01-02 Analog Devices International Unlimited Company Plated metallization structures

Also Published As

Publication number Publication date
US10629444B2 (en) 2020-04-21
US20180166284A1 (en) 2018-06-14
WO2016200157A1 (ko) 2016-12-15

Similar Documents

Publication Publication Date Title
US10978418B2 (en) Method of forming an electrical contact and method of forming a chip package with a metal contact structure and protective layer
JP6078585B2 (ja) 小型電子機器、その形成方法、およびシステム
KR100850212B1 (ko) 균일한 무전해 도금 두께를 얻을 수 있는 반도체 소자의제조방법
TWI573205B (zh) 金屬凸塊結構
KR101080629B1 (ko) 활성화 플레이트를 사용하여 집적 회로들의 무전해 및 침지도금
US10461052B2 (en) Copper structures with intermetallic coating for integrated circuit chips
TW201133743A (en) Semiconductor structure and method forming semiconductor device
TWI831944B (zh) 導線架
KR20150054607A (ko) 반도체 구조 및 이의 제조 방법
US20080083983A1 (en) Bump electrode including plating layers and method of fabricating the same
US20150270223A1 (en) Method for applying a final metal layer for wafer level packaging and associated device
KR101643333B1 (ko) 범프 구조체의 제조방법
JP2011508983A (ja) 半導体のマイクロパッド形成
TWI811532B (zh) 導線架
CN105374701A (zh) 电镀工艺中的活化处理
JP2018204066A (ja) 電極形成方法及び半導体素子電極構造
JP2020009997A (ja) 導電性バンプ、及び無電解Ｐｔめっき浴
TW201248800A (en) Wiring substrate, method for manufacturing same, and semiconductor device
KR101167815B1 (ko) 반도체 패키지 구조 및 이의 제조 방법
JP2001352005A (ja) 配線基板および半導体装置
CN102013421B (zh) 集成电路结构
JP2008258552A (ja) 半導体チップ積層実装体の製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 4