KR100809706B1 - 반도체 장치의 범프 형성방법 및 그에 의해 형성된 범프 - Google Patents

반도체 장치의 범프 형성방법 및 그에 의해 형성된 범프 Download PDF

Info

Publication number
KR100809706B1
KR100809706B1 KR1020060098646A KR20060098646A KR100809706B1 KR 100809706 B1 KR100809706 B1 KR 100809706B1 KR 1020060098646 A KR1020060098646 A KR 1020060098646A KR 20060098646 A KR20060098646 A KR 20060098646A KR 100809706 B1 KR100809706 B1 KR 100809706B1
Authority
KR
South Korea
Prior art keywords
layer
bump
plating layer
forming
plating
Prior art date
Application number
KR1020060098646A
Other languages
English (en)
Inventor
장형선
권용환
강운병
이충선
권운성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060098646A priority Critical patent/KR100809706B1/ko
Priority to US11/850,184 priority patent/US20080083983A1/en
Priority to TW096133202A priority patent/TW200822376A/zh
Priority to JP2007263558A priority patent/JP2008098639A/ja
Application granted granted Critical
Publication of KR100809706B1 publication Critical patent/KR100809706B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H01L2224/06505—Bonding areas having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

반도체 장치의 범프 형성방법 및 그에 의해 형성된 범프를 제공한다. 상기 범프 형성방법은 패드 전극을 구비하는 기판을 제공하는 것을 포함한다. 상기 패드 전극을 포함한 기판 상에 시드층을 형성한다. 상기 시드층 상에 상기 패드 전극에 중첩하는 개구부를 구비하는 마스크층을 형성한다. 상기 개구부 내에 전해 도금법을 사용하여 베리어 도금층을 형성한다. 상기 베리어 도금층 상에 전해 도금법을 사용하여 범프 도금층을 형성한다. 상기 마스크층을 제거하여 상기 시드층을 노출시킨다. 상기 범프 도금층을 마스크로 하여 상기 노출된 시드층을 식각한다.

Description

반도체 장치의 범프 형성방법 및 그에 의해 형성된 범프{Method of forming bump of semiconductor device and bump formed by using the same}
도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 반도체 장치의 범프 형성방법을 공정단계별로 순차적으로 나타낸 단면도들이다.
도 2a 및 도 2b는 일반 패드 전극과 접지 패드 전극 상에 무전해 도금법을 사용하여 형성된 도금층들의 형성 상태를 각각 나타낸 사진들이다.
도 3a 내지 도 3d는 실험예들 1, 3, 4 및 5에 따라 형성된 범프들의 상부면들을 각각 나타낸 사진들이다.
도 4는 니켈막의 두께에 따른 범프 도금층의 형성불량율을 나타낸 그래프이다.
(도면의 주요 부위에 대한 부호의 설명)
100 : 기판 110 : 패드 전극
120 : 시드층 190 : 마스크층
130 : 베리어 도금층 140 : 범프 접착층
150 : 범프 도금층
본 발명은 반도체 장치 제조방법 및 그에 의해 형성된 반도체 장치에 관한 것으로, 보다 구체적으로는 반도체 장치의 범프 형성방법 및 그에 의해 형성된 반도체 장치의 범프에 관한 것이다.
반도체 장치의 범프는 반도체 장치를 외부 회로에 접속시키기 위한 수단으로서, 본딩 와이어에 비해 신호 잡음을 감소시킬 수 있고, 패드 전극을 미세 피치로 배열할 수 있고, 박형 패키지를 구현할 수 있는 장점이 있다. 이러한 범프를 사용한 접속방식으로는 TCP(Tape Carrier Package), COF(Chip On Film), COG(Chip On Glass)등이 있으며, LCD(Liquid Crystal Display), PDP(Plasma Display Panel), OLED(Organic Light Emitting Device) 등과 같은 평판디스플레이의 구동소자의 실장에 많이 사용되고 있다.
이러한 범프는 전기 전도성이 높고 연성이 뛰어난 솔더 또는 금을 사용하여 형성한다. 그러나, 솔더는 납을 함유하는 경우가 많아 환경오염을 유발할 가능성이 있다. 따라서, 금을 사용하여 범프를 형성하는 것이 일반적이나 범프 전체를 금을 사용하여 형성하는 것은 공정 단가를 높이는 요인이 된다.
본 발명이 이루고자 하는 기술적 과제는 범프의 일부분만을 금을 사용하여 형성하여 공정 단가를 낮출 수 있는 범프의 형성방법 및 그에 의해 형성된 범프를 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 반도체 장치의 범프 형성방법을 제공한다. 이 방법은 패드 전극을 구비하는 기판을 제공하는 것을 포함한다. 상기 패드 전극을 포함한 기판 상에 시드층을 형성한다. 상기 시드층 상에 상기 패드 전극에 중첩하는 개구부를 구비하는 마스크층을 형성한다. 상기 개구부 내에 전해 도금법을 사용하여 베리어 도금층을 형성한다. 상기 베리어 도금층 상에 전해 도금법을 사용하여 범프 도금층을 형성한다. 상기 마스크층을 제거하여 상기 시드층을 노출시킨다. 상기 범프 도금층을 마스크로 하여 상기 노출된 시드층을 식각한다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 다른 범프 형성방법을 제공한다. 이 방법은 패드 전극을 구비하는 기판을 제공하는 것을 포함한다. 상기 패드 전극 상에 시드층을 형성한다. 상기 시드층 상에 상기 패드 전극에 중첩하는 개구부를 구비하는 마스크층을 형성한다. 상기 개구부 내에 베리어 도금층을 형성한다. 상기 베리어 도금층 상에 범프 접착층을 형성한다. 상기 범프 접착층 상에 범프 도금층을 형성한다. 상기 마스크층을 제거한다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 또 다른 범프 형성방법을 제공한다. 이 방법은 패드 전극을 구비하는 기판을 제공하는 것을 포함한다. 상기 패드 전극을 포함한 기판 상에 시드층을 형성한다. 상기 시드층 상에 상기 패드 전극에 중첩하는 개구부를 구비하는 포토레지스트층을 형성한다. 상기 개구부 내에 전해 도금법을 사용하여 니켈 도금층을 형성한다. 상기 니켈 도금층 상에 전해 도금법을 사용하여 금 스트라이크막을 형성한다. 상기 금 스트라이크막 상에 전해 도금법을 사용하여 금 도금층을 형성한다. 상기 포토레지스트층을 제거한다. 상기 금 도금층을 마스크로 하여 상기 시드층을 식각한다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 측면은 반도체 장치의 범프를 제공한다. 상기 반도체 장치의 범프는 기판 상에 배치된 패드 전극을 구비한다. 상기 패드 전극 상에 시드층이 위치한다. 상기 시드층 상에 전해 도금법을 사용하여 형성된 배리어 도금층이 위치한다. 상기 배리어 도금층 상에 전해 도금법을 사용하여 형성된 범프 도금층이 위치한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 반도체 장치의 범프 형성방법을 공정단계별로 순차적으로 나타낸 단면도들이다.
도 1a를 참조하면, 전기 회로(미도시)가 형성된 반도체 기판(100) 상에 상기 전기 회로와 전기적으로 연결된 패드 전극(110)을 형성한다. 상기 패드 전극(110)은 알루미늄(Al)막 또는 구리(Cu)막일 수 있다.
상기 패드 전극(110) 상에 상기 패드 전극(110)을 노출시키는 개구부를 구비하는 패시베이션층(115)을 형성한다. 상기 패시베이션층(115)은 실리콘 질화막, 실리콘 산화막, 실리콘 산화질화막 또는 이들의 다중층일 수 있다. 상기 패시베이션층(115) 상에 폴리머층(미도시)을 더 형성할 수도 있다.
상기 패드 전극(110) 및 상기 패시베이션층(115)을 포함한 기판 상에 시드층(120)을 형성한다. 상기 시드층(120)은 차례로 적층된 시드 접착층(121) 및 젖음층(122)을 구비한다. 상기 시드 접착층(121)은 상기 패드 전극(110)과 상기 젖음층(122)과의 접착성을 향상시키는 역할을 하는 층으로, 티타늄(Ti), 티타늄-텅스텐(TiW), 티타늄 질화막(TiN), 크롬(Cr), 알루미늄(Al) 또는 이들의 합금층일 수 있다. 또한, 상기 젖음층(122)은 후속하는 공정에서 형성되는 베리어 도금층에 대한 시드로서의 역할을 하는 층으로, 구리(Cu), 니켈(Ni), 니켈바나듐(NiV) 또는 이들의 합금층일 수 있다. 바람직하게는 상기 시드 접착층(121)은 티타늄(Ti)막이고, 상기 젖음층(122)은 젖음 특성이 양호하며 저가인 구리(Cu)막이다. 상기 시드 접착층(121) 및 상기 젖음층(122)은 후속하는 공정에서 형성하는 범프 도금층과 서로 다른 금속 바람직하게는, 상기 범프 도금층에 대해 식각선택비가 높은 금속을 사용하여 형성하는 것이 바람직한데, 상술한 금속들은 이러한 조건을 만족시킬 수 있다.
상기 시드 접착층(121) 및 상기 젖음층(122)은 스퍼터링법을 사용하여 연속적으로 형성하는 것이 바람직하다.
도 1b를 참조하면, 상기 시드층(120) 상에 마스크층(190)을 형성한다. 상기 마스크층(190)은 상기 패드 전극(110)에 중첩하고 상기 시드층(120)을 노출시키는 개구부(190a)를 구비한다. 상기 마스크층(190)은 포토레지스트층일 수 있다.
도 1c를 참조하면, 상기 개구부(190a) 내에 노출된 상기 시드층(120) 상에 상기 베리어 도금층(130)을 형성한다. 상기 베리어 도금층(130)은 전해 도금법(electro plating method)을 사용하여 형성한다. 구체적으로, 상기 기판(100)을 베리어 금속을 함유하는 전해액이 담겨진 도금조(미도시) 속에 넣은 후, 상기 시드층(120)이 형성된 기판(100)을 음극(cathode)으로 하고 상기 도금조 내에 별도의 양극(anode, 미도시)을 구성하여 상기 양극과 상기 음극을 통해 전기를 흘려 상기 시드층(120) 상에 베리어 금속을 전착시켜 상기 베리어 도금층(130)을 형성한다.
한편, 상기 베리어 도금층(130)을 무전해 도금법을 사용하여 형성하는 경우, 전극 패드의 종류에 따라서 도금층의 형성 상태가 극히 달라질 수 있다. 구체적으로, 무전해 도금법의 경우 도금층을 형성하기 전에 전극 패드의 표면 상에 아연 이온기를 흡착시키는 표면 활성화 처리 즉, 징케이트(Zincate) 처리를 실시한다. 이 때, 반도체 기판과 전기적으로 연결되어 있는 접지 패드 전극의 경우 패드 전극 물질의 이온화에 따라 생성된 전자가 아연 이온기를 흡착시키는데 사용되지 못하고 반도체 기판으로 빠져나가게 된다. 따라서, 상기 접지 패드 전극 상에 아연 이온기를 충분히 흡착시킬 수 없어, 일반 패드 전극과 접지 패드 전극 사이에 도금층의 형성 정도가 극히 달라지게 된다(도 2a 및 도 2b 참조). 결과적으로, 반도체 기판 전체에 걸쳐 균일한 두께의 도금층을 형성하기 어렵다.
따라서, 상기 베리어 도금층(130)을 전해 도금법을 사용하여 형성함으로써, 상기 시드층(120) 또는 상기 패드 전극(110) 상에 징케이트(Zincate) 처리와 같은 표면 활성화 처리를 할 필요가 없다. 그 결과, 상기 기판(100) 상에 형성된 여러 종류의 패드 전극들(110) 상에 균일한 두께의 베리어 도금층(130)이 형성될 수 있다.
상기 베리어 도금층(130)은 4㎛ 이상의 두께를 갖는 것이 바람직하다. 더욱 바람직하게는 상기 베리어 도금층(130)은 5㎛ 이상의 두께를 갖는다. 나아가, 상기 베리어 도금층(130)은 범프의 전체 높이를 고려할 때 15㎛ 이하의 두께를 갖는 것이 바람직하다. 상기 베리어 도금층(130)은 니켈(Ni)막, 팔라듐(Pd)막, 은(Ag)막 또는 이들의 합금막일 수 있다. 바람직하게는 상기 베리어 도금층(130)은 공정 단가를 낮출 수 있고 밀착성 및 내식성이 양호한 니켈(Ni)막일 수 있다.
도 1d를 참조하면, 상기 베리어 도금층(130) 상에 범프 접착층(140)을 형성한다. 상기 범프 접착층(140)은 접착능력의 향상을 위해 전해 스트라이크 도금법을 사용하여 형성한 스트라이크 도금층인 것이 바람직하다. 스트라이크 도금법은 일반적인 도금공정에서의 전류 밀도보다 높은 전류 밀도에서 짧은 시간 동안 도금하는 방법이다.
도 1e를 참조하면, 상기 범프 접착층(140) 상에 범프 도금층(150)을 형성한다. 상기 범프 도금층(150)은 전해 도금법을 사용하여 형성한다. 따라서, 상기 범프 도금층(150)은 상기 베리어 도금층(130)과 마찬가지로 상기 기판 상에 형성된 여러 종류의 패드 전극들(110) 상에 균일한 두께로 형성될 수 있다. 상기 범프 도금층(150)은 금(Au)막일 수 있다.
상기 범프 도금층(150)은 상기 범프 접착층(140)에 의해 상기 베리어 도금층(130)에 신뢰성 있게 접착될 수 있다. 구체적으로, 상기 범프 접착층(140)은 상기 범프 도금층(150)과 상기 베리어 도금층(130)의 응력 차이에 의해 이들 사이의 계면에서 나타날 수 있는 들뜸 현상을 방지한다. 이를 위해, 상기 범프 접착층(140)은 상기 범프 도금층(150)과 동일한 물질을 사용하여 형성하는 것이 바람직하다.
한편, 상기 베리어 도금층(130)의 두께를 4㎛ 이상으로 형성한 경우, 상기 범프 도금층(150)을 형성하는 과정에서 상기 범프 도금층(150)을 형성하는 물질 즉, 범프 도금액이 상기 마스크 패턴(190) 하부로 스며들지 않을 수 있다. 따라서, 상기 시드층(120)과 상기 범프 도금액과의 접촉을 막을 수 있다. 만약, 상기 시드층(120)과 상기 범프 도금액이 접촉하는 경우, 상기 시드층(120)을 형성하는 물질 즉, 시드 물질이 상기 범프 도금액에 용해되고, 상기 범프 도금액에 용해된 시드 물질은 상기 범프 도금층(150)의 정상적인 성장을 방해하여 상기 범프 도금층(150)의 형성불량을 유발할 수 있다. 이러한 현상은 상기 시드층(120)에 구비된 젖음층(122)이 구리막이고, 상기 범프 도금층(150)이 금막일 때 더 현저하게 나타날 수 있다. 결론적으로, 상기 베리어 도금층(130)의 두께를 4㎛ 이상으로 형성함으로써, 상기 범프 도금층(150)의 형성불량을 막아 상기 범프 도금층(150)의 도금 프로파일을 현저하게 개선시킬 수 있다.
상기 범프 도금층(150)의 두께(T_150)는 1㎛ 이상일 수 있으나, 바람직하게는 상기 베리어 도금층(130)의 두께(T_130)에 비해 크게 형성하는 것이 바람직하 다. 이 경우, 최종 형성되는 범프를 회로 기판 상에 접속시킬 때 상기 범프 도금층(150)이 충분히 눌려질 수 있어, 반도체 장치와 회로 기판 사이의 신뢰성 있는 접속이 가능해 진다. 하지만, 이 경우 상기 범프 도금층(150)과 상기 베리어 도금층(130) 사이에 들뜸 현상이 나타날 확률이 높아질 수 있는 단점이 있다. 그러나, 상기 범프 접착층(140)을 형성함으로써 이러한 현상을 더욱 확실히 방지하여 상기 범프 도금층(150)을 상기 베리어 도금층(130) 상에 신뢰성 있게 접착시킬 수 있다.
도 1f를 참조하면, 상기 마스크 패턴(190)을 제거하여 상기 시드층(120)을 노출시킨다.
도 1g를 참조하면, 상기 범프 도금층(150)을 마스크로 하여 상기 노출된 시드층(120)을 식각한다. 그 결과, 상기 시드층(120), 상기 베리어 도금층(130), 상기 범프 접착층(140) 및 상기 범프 도금층(150)이 차례로 적층된 범프가 형성된다.
상기 시드층(120)은 상기 범프 도금층(150) 및 상기 베리어 도금층(130)에 대해 식각선택비가 높아, 상기 시드층(120)을 식각하는 과정에서 상기 범프 도금층(150) 및 상기 베리어 도금층(130)은 손상되지 않을 수 있다. 따라서, 상기 범프 도금층(150) 및 상기 베리어 도금층(130)의 크기 감소, 표면 거칠기 변화 등이 최소화될 수 있다.
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예들(examples)을 제시한다. 다만, 하기의 실험예들은 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예들에 의해 한정되는 것은 아니다.
<실험예 1>
기판 상에 알루미늄 패드 전극을 형성하고, 상기 패드 전극 상에 상기 패드 전극을 노출시키는 패시베이션층을 형성하고, 상기 패드 전극 및 상기 패시베이션층 상에 티타늄막과 구리막을 스퍼터링법을 사용하여 차례로 적층하였다. 상기 구리막 상에 포토레지스트층을 형성하고, 상기 포토레지스트층을 노광 및 현상하여 상기 포토레지스트층 내에 상기 패드 전극에 중첩하고 상기 구리막을 노출시키는 개구부를 형성하였다. 상기 개구부 내에 노출된 구리막 상에 전해도금법을 사용하여 니켈 도금층을 형성하되, 1㎛의 두께를 갖도록 형성하였다. 상기 니켈 도금층 상에 전해 스트라이크 도금법을 사용하여 금 스트라이크 도금층을 형성하였다. 상기 금 스트라이크 도금층 상에 전해 도금법을 사용하여 금 도금층을 형성하되, 17㎛의 두께를 갖도록 형성하였다.
<실험예 2>
니켈 도금층을 2㎛의 두께를 갖도록 형성한 것을 제외하고는 실험예 1과 동일한 방법으로 범프를 형성하였다.
<실험예 3>
니켈 도금층을 3㎛의 두께를 갖도록 형성한 것을 제외하고는 실험예 1과 동일한 방법으로 범프를 형성하였다.
<실험예 4>
니켈 도금층을 4㎛의 두께를 갖도록 형성한 것을 제외하고는 실험예 1과 동일한 방법으로 범프를 형성하였다.
<실험예 5>
니켈 도금층을 5㎛의 두께를 갖도록 형성한 것을 제외하고는 실험예 1과 동일한 방법으로 범프를 형성하였다.
<실험예 6>
니켈 도금층을 6㎛의 두께를 갖도록 형성한 것을 제외하고는 실험예 1과 동일한 방법으로 범프를 형성하였다.
상기 실험예들 1, 3, 4 및 5에 따른 범프들의 상부면들의 형상들을 도 3a 내지 도 3d에 각각 나타내었고, 상기 실험예들 1 내지 6에 따른 범프들의 형성불량률을 하기 표 1에 나타내었으며, 하기 표 1에 나타난 형성불량률을 그래프화하여 도 4에 도시하였다. 상기 형성불량률은 다수 개의 칩에서 범프의 형태를 검사하고, 전체 칩 수에서 비정상적으로 형성된 범프가 존재하는 칩의 비율을 계산한 값이다.
조건 형성불량률
실험예 1 Ni 1㎛ 52.8%
실험예 2 Ni 2㎛ 21.2%
실험예 3 Ni 3㎛ 2.5%
실험예 4 Ni 4㎛ 0.2%
실험예 5 Ni 5㎛ 0.0%
실험예 6 Ni 6㎛ 0.0%
도 3a 내지 도 3d를 참조하면, 니켈 도금층의 두께가 4㎛ 미만인 경우 금 도금층(150)의 에지부분에서 형성불량(F)이 발생한 반면, 니켈 도금층의 두께가 4㎛이상인 경우 금 도금층(150)은 양호한 도금 프로파일을 갖는 것을 알 수 있다. 이는 상술한 바와 같이, 니켈 도금층의 두께가 4㎛ 미만인 경우 상기 금 도금층을 전해도금하는 과정에서 금 도금액이 스며들어 상기 구리막과 접촉하여 구리가 상기 금 도금액에 용해되고, 상기 금 도금액에 용해된 구리는 상기 금 도금층의 정상적인 성장을 방해하여 상기 금 도금층의 형성불량(F)을 유발한 것으로 설명할 수 있다.
또한 상기 표 1 및 도 4를 참조하면, 니켈 도금층의 두께가 4㎛ 미만인 경우 금 도금층의 형성불량률이 높은 것을 알 수 있다. 그러나, 니켈 도금층의 두께가 4㎛ 이상인 경우 금 도금층의 에지부분에서 형성불량은 거의 발생하지 않은 것을 알 수 있다. 나아가, 상기 니켈 도금층의 두께가 5㎛ 이상인 경우, 금 도금층의 에지부분에서의 형성불량은 전혀 발생하지 않았다. 따라서, 상기 니켈 도금층 즉, 베리어 도금층의 두께가 4㎛이상일 때, 상기 금 도금층 즉, 상기 범프 도금층의 도금과정에서 도금액이 상기 구리막 즉, 시드층과 접촉하여 형성불량을 발생시키는 것을 충분히 막을 수 있어 양호한 도금 프로파일을 구현할 수 있음을 알 수 있다.
상술한 바와 같이 본 발명에 따르면, 첫째, 범프의 일부분만을 금을 사용하여 형성함으로써 공정 단가를 낮출 수 있다.
둘째, 베리어 도금층 및 범프 도금층을 전해 도금법을 사용하여 형성함으로써, 기판 상에 형성된 여러 종류의 패드 전극들 상에 균일한 두께의 베리어 도금층 및 범프 도금층을 형성할 수 있다.
세째, 상기 베리어 도금층의 두께를 4㎛ 이상으로 형성함으로써, 상기 범프 도금층의 형성불량을 막아 상기 범프 도금층의 도금 프로파일을 현저하게 개선시킬 수 있다.
네째, 상기 범프 도금층의 두께를 상기 베리어 도금층의 두께에 비해 크게 형성함으로써, 반도체 장치와 회로 기판 사이의 신뢰성 있는 접속을 구현할 수 있다.
다섯째, 상기 베리어 도금층과 상기 범프 도금층 사이에 범프 접착층을 형성함으로써, 상기 범프 도금층을 상기 베리어 도금층 상에 신뢰성 있게 접착시킬 수 있다. 상기 범프 도금층이 상기 베리어 도금층에 비해 더 두꺼운 경우 이러한 효과는 더욱 확실하게 나타날 수 있다.

Claims (32)

  1. 패드 전극을 구비하는 기판을 제공하고;
    상기 패드 전극을 포함한 기판 상에 시드층을 형성하고;
    상기 시드층 상에 상기 패드 전극에 중첩하는 개구부를 구비하는 마스크층을 형성하고;
    상기 개구부 내에 전해 도금법을 사용하여 베리어 도금층을 형성하고;
    상기 베리어 도금층 상에 전해 도금법을 사용하여 범프 도금층을 형성하고;
    상기 마스크층을 제거하여 상기 시드층을 노출시키고;
    상기 범프 도금층을 마스크로 하여 상기 노출된 시드층을 식각하는 것을 포함하는 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  2. 제1항에 있어서,
    상기 범프 도금층을 형성하기 전에 상기 베리어 도금층 상에 범프 접착층을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  3. 제2항에 있어서,
    상기 범프 접착층은 상기 범프 도금층과 동일 물질을 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  4. 제2항에 있어서,
    상기 범프 접착층은 스트라이크 도금법을 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  5. 제1항에 있어서,
    상기 범프 도금층의 두께는 상기 베리어 도금층의 두께에 비해 더 두꺼운 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  6. 제5항에 있어서,
    상기 범프 도금층을 형성하기 전에 상기 베리어 도금층 상에 범프 접착층을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  7. 제1항에 있어서,
    상기 베리어 도금층은 4㎛ 내지 15㎛의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  8. 삭제
  9. 제1항에 있어서,
    상기 베리어 도금층은 니켈(Ni), 팔라듐(Pd), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택되는 하나의 도금층인 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  10. 제1항에 있어서,
    상기 범프 도금층은 금(Au) 도금층인 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  11. 제1항에 있어서,
    상기 시드층은 상기 패드 전극 상에 차례로 적층된 시드 접착층 및 젖음층을 구비하는 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  12. 제11항에 있어서,
    상기 시드 접착층은 티타늄(Ti), 티타늄 질화막(TiN), 티타늄-텅스텐(TiW), 크롬(Cr), 알루미늄(Al) 및 이들의 합금으로 이루어진 군에서 선택되는 하나의 층인 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  13. 제11항에 있어서,
    상기 젖음층은 구리(Cu), 니켈(Ni), 니켈바나듐(NiV) 및 이들의 합금으로 이 루어진 군에서 선택되는 하나의 층인 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  14. 패드 전극을 구비하는 기판을 제공하고;
    상기 패드 전극 상에 시드층을 형성하고;
    상기 시드층 상에 상기 패드 전극에 중첩하는 개구부를 구비하는 마스크층을 형성하고;
    상기 개구부 내에 베리어 도금층을 형성하고;
    상기 베리어 도금층 상에 범프 접착층을 형성하고;
    상기 범프 접착층 상에 범프 도금층을 형성하고;
    상기 마스크층을 제거하는 것을 포함하는 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  15. 제14항에 있어서,
    상기 범프 접착층은 상기 범프 도금층과 동일 물질을 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  16. 제14항에 있어서,
    상기 범프 접착층은 스트라이크 도금법을 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  17. 제14항에 있어서,
    상기 범프 도금층의 두께는 상기 베리어 도금층의 두께에 비해 더 두꺼운 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  18. 제14항에 있어서,
    상기 베리어 도금층은 4㎛ 내지 15㎛의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  19. 삭제
  20. 제14항에 있어서,
    상기 마스크층을 제거한 후, 상기 범프 도금층을 마스크로 하여 상기 시드층을 식각하는 것을 더 포함하는 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  21. 제14항에 있어서,
    상기 시드층은 상기 패드 전극 상에 차례로 적층된 시드 접착층 및 젖음층을 구비하는 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  22. 패드 전극을 구비하는 기판을 제공하고;
    상기 패드 전극을 포함한 기판 상에 시드층을 형성하고;
    상기 시드층 상에 상기 패드 전극에 중첩하는 개구부를 구비하는 포토레지스트층을 형성하고;
    상기 개구부 내에 전해 도금법을 사용하여 니켈 도금층을 형성하고;
    상기 니켈 도금층 상에 전해 도금법을 사용하여 금 스트라이크막을 형성하고;
    상기 금 스트라이크막 상에 전해 도금법을 사용하여 금 도금층을 형성하고;
    상기 포토레지스트층을 제거하고;
    상기 금 도금층을 마스크로 하여 상기 시드층을 식각하는 것을 포함하는 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  23. 제22항에 있어서,
    상기 시드층은 상기 패드 전극 상에 차례로 적층된 시드 접착층 및 젖음층을 구비하고, 상기 시드 접착층은 티타늄(Ti)층이고, 상기 젖음층은 구리(Cu)층인 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  24. 제22항에 있어서,
    상기 니켈 도금층은 4㎛ 내지 15㎛의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 범프 형성방법.
  25. 삭제
  26. 기판 상에 배치된 패드 전극;
    상기 패드 전극 상에 위치하는 시드층;
    상기 시드층 상에 위치하는 전해 도금법을 사용하여 형성된 배리어 도금층; 및
    상기 배리어 도금층 상에 위치하고 전해 도금법을 사용하여 형성된 범프 도금층을 구비하는 것을 특징으로 하는 반도체 장치의 범프.
  27. 제26항에 있어서,
    상기 배리어 도금층의 두께는 4㎛ 내지 15㎛인 것을 특징으로 하는 반도체 장치의 범프.
  28. 삭제
  29. 제26항에 있어서,
    상기 범프 도금층과 상기 배리어 도금층 사이에 위치하는 범프 접착층을 더 구비하는 것을 특징으로 하는 반도체 장치의 범프.
  30. 제29항에 있어서,
    상기 범프 접착층은 상기 범프 도금층과 동일한 물질을 사용하여 형성된 층인 것을 특징으로 하는 반도체 장치의 범프.
  31. 제26항에 있어서,
    상기 범프 도금층의 두께는 상기 베리어 도금층의 두께에 비해 더 두꺼운 것을 특징으로 하는 반도체 장치의 범프.
  32. 제31항에 있어서,
    상기 범프 도금층과 상기 배리어 도금층 사이에 위치하는 범프 접착층을 더 구비하는 것을 특징으로 하는 반도체 장치의 범프.
KR1020060098646A 2006-10-10 2006-10-10 반도체 장치의 범프 형성방법 및 그에 의해 형성된 범프 KR100809706B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060098646A KR100809706B1 (ko) 2006-10-10 2006-10-10 반도체 장치의 범프 형성방법 및 그에 의해 형성된 범프
US11/850,184 US20080083983A1 (en) 2006-10-10 2007-09-05 Bump electrode including plating layers and method of fabricating the same
TW096133202A TW200822376A (en) 2006-10-10 2007-09-06 Bump electrode including plating layers and method of fabricating the same
JP2007263558A JP2008098639A (ja) 2006-10-10 2007-10-09 メッキ層を備えるバンプ電極及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060098646A KR100809706B1 (ko) 2006-10-10 2006-10-10 반도체 장치의 범프 형성방법 및 그에 의해 형성된 범프

Publications (1)

Publication Number Publication Date
KR100809706B1 true KR100809706B1 (ko) 2008-03-06

Family

ID=39274387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060098646A KR100809706B1 (ko) 2006-10-10 2006-10-10 반도체 장치의 범프 형성방법 및 그에 의해 형성된 범프

Country Status (4)

Country Link
US (1) US20080083983A1 (ko)
JP (1) JP2008098639A (ko)
KR (1) KR100809706B1 (ko)
TW (1) TW200822376A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101643333B1 (ko) * 2015-06-11 2016-07-27 엘비세미콘 주식회사 범프 구조체의 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5162851B2 (ja) * 2006-07-14 2013-03-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
FR2940521B1 (fr) * 2008-12-19 2011-11-11 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
KR101709959B1 (ko) * 2010-11-17 2017-02-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
KR101936232B1 (ko) 2012-05-24 2019-01-08 삼성전자주식회사 전기적 연결 구조 및 그 제조방법
WO2018063405A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Microelectronic devices and methods for enhancing interconnect reliability performance using an in-situ nickel barrier layer
CN113973431B (zh) * 2020-07-23 2023-08-18 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283225A (ja) * 1994-04-07 1995-10-27 Nippondenso Co Ltd バンプ電極を有する回路基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094948B2 (ja) * 1997-05-26 2000-10-03 日本電気株式会社 半導体素子搭載用回路基板とその半導体素子との接続方法
US7547623B2 (en) * 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US7427557B2 (en) * 2004-03-10 2008-09-23 Unitive International Limited Methods of forming bumps using barrier layers as etch masks
KR100574981B1 (ko) * 2004-05-31 2006-05-02 삼성전자주식회사 트랜지스터의 리세스 채널을 위한 트렌치를 형성하는 방법및 이를 위한 레이아웃

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283225A (ja) * 1994-04-07 1995-10-27 Nippondenso Co Ltd バンプ電極を有する回路基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101643333B1 (ko) * 2015-06-11 2016-07-27 엘비세미콘 주식회사 범프 구조체의 제조방법
WO2016200157A1 (ko) * 2015-06-11 2016-12-15 엘비세미콘 주식회사 범프 구조체의 제조방법
US10629444B2 (en) 2015-06-11 2020-04-21 Lbsemicon Co., Ltd. Method for manufacturing bump structure

Also Published As

Publication number Publication date
TW200822376A (en) 2008-05-16
US20080083983A1 (en) 2008-04-10
JP2008098639A (ja) 2008-04-24

Similar Documents

Publication Publication Date Title
KR100809706B1 (ko) 반도체 장치의 범프 형성방법 및 그에 의해 형성된 범프
US7523548B2 (en) Method for producing a printed circuit board
US4970571A (en) Bump and method of manufacturing the same
TWI384917B (zh) 印刷配線基板，其製造方法及電路裝置
KR100961418B1 (ko) 적층체, 배선이 부착되어 있는 기체, 유기 ｅｌ 표시소자, 유기 ｅｌ 표시 소자의 접속 단자 및 이들의 제조방법
KR100665424B1 (ko) 성막 방법, 전자 장치 및 전자기기
KR20070029812A (ko) 프린트 배선 기판, 그 제조 방법 및 반도체 장치
US20050242446A1 (en) Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor
US7197820B2 (en) Circuit board and its manufacturing method
US20110083885A1 (en) Metal wiring structure comprising electroless nickel plating layer and method of fabricating the same
US20040222520A1 (en) Integrated circuit package with flat metal bump and manufacturing method therefor
US7326639B2 (en) Method for manufacturing a semiconductor substrate and method for manufacturing an electro-optical device with electroless plating
JP2000349111A (ja) はんだ接合用電極
KR101643333B1 (ko) 범프 구조체의 제조방법
KR100711377B1 (ko) 기판 접합체의 제조 방법, 기판 접합체, 및 전기 광학 장치
JP2006165286A (ja) 半導体基板の製造方法、半導体基板、半導体素子の製造方法、半導体素子及び電気光学装置の製造方法
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JPH0574778A (ja) バンプおよびその形成方法
JP2001352005A (ja) 配線基板および半導体装置
JP3242827B2 (ja) 半導体装置の製造方法
CN116666228A (zh) 一种功率芯片混合凸点的结构、制作方法及半导体器件
JP2002203875A (ja) 半導体装置用テープキャリア
JP2009253236A (ja) 積層半導体回路基板およびそれを用いた積層半導体装置の製造方法
JP2000049181A (ja) 半導体装置および半導体装置の製造方法
JP2024073648A (ja) 配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120131

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee