JP2000049181A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体基板の電極上に、信頼性の優れた突起
電極を備えた半導体装置を得ることを目的とする。 【解決手段】 半導体基板１０上に複数個形成された電
極１１と、電極１１の周辺端部上に延在するように形成
された絶縁膜１３と、電極１１上部に形成された各めっ
き膜１５、１６と、各めっき膜１５、１６上に形成され
た突起電極１７とを備えた半導体装置において、各めっ
き膜１５、１６の電極１１と接する側が無電解めっき膜
１５にて形成され、電極１１と無電解めっき膜１５との
間に活性化層１４を備えたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体基板の電
極上に、信頼性に優れた突起電極を形成することができ
る半導体装置および半導体装置の製造方法に関するもの
である。

【０００２】

【従来の技術】従来の一般的な、半導体基板のアルミ電
極上に形成されるバンプと称されている突起電極の形成
方法を図８および図９に示す。まず、半導体基板１上に
形成されたアルミ電極２を覆うようにパッシベーション
膜３を形成して、その一部をエッチングし、アルミ電極
２の上面を露出させる（図８（ａ））。次に、半導体基
板１の上面を覆うようにスパッタリング等を用いて、Ｔ
ｉＷ／Ａｕ層にて成る下地金属膜４を形成する（図８
（ｂ））。

【０００３】次に、半導体基板１の上面を覆うようにレ
ジスト膜５を積層する（図８（ｃ））。次に、レジスト
膜５のアルミ電極２と対応する位置に開口部６を形成す
る（図８（ｄ））。次に、下地金属膜４を陰極として電
解メッキを行い、開口部６にて露出された下地金属膜４
上に電解金メッキにてなるバンプ７を形成する（図９
（ａ））。次に、レジスト膜５を除去する（図９
（ｂ））。次に、バンプ７をマスクとして、露出してい
る下地金属膜４を除去して半導体装置を形成する（図９
（ｃ））。

【０００４】図１０は他の従来の半導体装置の製造方法
を示す断面図である。まず、上記従来の場合と同様に、
半導体基板１上に形成されたアルミ電極２を覆うように
パッシベーション膜３を形成して、その一部をエッチン
グし、アルミ電極２の上面を露出させる（図１０
（ａ））。

【０００５】次に、ジンケート処理を施しアルミ電極２
の表面のみにＺｎを付着させる。次に、アルミ電極２上
にこの付着されたＺｎと例えばＮｉとを置換させる無電
解メッキを行い、Ｎｉ／Ａｕ無電解めっき膜にてなる下
地金属膜８を形成する（図１０（ｂ））。次に、下地金
属膜８上に半田ボールを搭載しリフローすることにより
バンプ９を形成する（図１０（ｃ））。

【０００６】

【発明が解決しようとする課題】従来の半導体装置は上
記のように構成され、バンプ７をメッキにて形成し、ま
た、下地金属膜４をスパッタリングにて形成していたの
で時間および設備費用がかかるという問題点があった。

【０００７】また、他の従来の半導体装置では上記のよ
うな問題は生じないものの、アルミ電極２の表面のみに
ジンケート処理が施されるため、アルミ電極２の大きさ
に応じて電位差が生じ、下地金属膜８の厚みにばらつき
が生じ信頼性が低下するという問題点があった。

【０００８】また、アルミ電極２のジンケート処理に用
いられる亜鉛置換液は強アルカリ液であるため、アルミ
電極２の表面が腐食されてしまい信頼性が低下するとい
う問題点があった。

【０００９】また、下地金属膜８をＮｉ／Ａｕ無電解め
っき膜にて形成しているため、Ｎｉが上層のＡｕ層に拡
散し、Ａｕ表面にＮｉ酸化膜が形成され、リフロー等に
よる接合において、下地金属膜８とバンプ９との濡れ性
が悪くなり、下地金属膜８とバンプ９との接合性が低下
し、信頼性が低下するという問題点があった。

【００１０】この発明は上記のような問題点を解消する
ためなされたもので、信頼性に優れた突起電極を有する
半導体装置および半導体装置の製造方法を提供すること
を目的とする。

【００１１】

【課題を解決するための手段】この発明に係る請求項１
の半導体装置は、半導体基板上に複数個形成された電極
と、電極の周辺端部上に延在するように形成された絶縁
膜と、電極上部に形成されためっき膜と、めっき膜上に
形成された突起電極とを備えた半導体装置において、め
っき膜の電極と接する側が無電解めっき膜にて形成さ
れ、電極と無電解めっき膜との間に活性化層を備えたも
のである。

【００１２】また、この発明に係る請求項２の半導体装
置は、請求項１において、活性化層が、パラジウム活性
化層にて形成されているものである。

【００１３】また、この発明に係る請求項３の半導体装
置は、半導体基板上に複数個形成された電極と、電極の
周辺端部上に延在するように形成された絶縁膜と、電極
上部に形成された下地金属膜と、下地金属膜上に形成さ
れた突起電極とを備えた半導体装置において、下地金属
膜の電極と接する側がスパッタ膜にて形成され、突起電
極と接する側がめっき膜にて形成されているものであ
る。

【００１４】また、この発明に係る請求項４の半導体装
置は、請求項１ないし請求項３のいずれかにおいて、め
っき膜は、突起電極と接する側が、無電解めっき膜側か
らニッケル膜、パラジウム膜および金膜が順次積層して
成る膜にて形成されているものである。

【００１５】また、この発明に係る請求項５の半導体装
置は、請求項１ないし請求項４のいずれかにおいて、電
極のめっき膜側に、導電性を有し、電極の表面の酸化を
防止する防御膜を備えたものである。

【００１６】また、この発明に係る請求項６の半導体装
置の製造方法は、複数の電極の形成された半導体基板上
の、電極の周辺端部上に延在するように絶縁膜を形成
し、電極および絶縁膜上部に活性化層を形成し、電極お
よび絶縁膜上部に第１の無電解めっき膜を形成し、第１
の無電解めっき膜上面に、電極と対応する箇所に開口部
を有するレジスト膜を形成し、レジスト膜をマスクとし
て、開口部にて露出された第１の無電解めっき膜上面に
第２の無電解めっき膜を形成し、レジスト膜を除去し、
第２の無電解めっき膜をマスクとして第１の無電解めっ
き膜をパターニングし、第２の無電解めっき膜上に突起
電極を形成するものである。

【００１７】また、この発明に係る請求項７の半導体装
置の製造方法は、複数の電極の形成された半導体基板上
の、電極の周辺端部上に延在するように絶縁膜を形成
し、電極および絶縁膜上部に活性化層を形成し、電極お
よび絶縁膜上部に無電解めっき膜を形成し、無電解めっ
き膜上面に、電極と対応する箇所に開口部を形成するレ
ジスト膜を形成し、レジスト膜をマスクとして開口部に
て露出された無電解めっき膜上面に、無電解めっき膜を
陰極として電解めっき膜を形成し、レジスト膜を除去
し、電解めっき膜をマスクとして無電解めっき膜をパタ
ーニングし、電解めっき膜上に突起電極を形成するもの
である。

【００１８】また、この発明に係る請求項８の半導体装
置の製造方法は、複数の電極の形成された半導体基板上
の、電極の周辺端部上に延在するように絶縁膜を形成
し、電極および絶縁膜上部にスパッタ膜を形成し、スパ
ッタ膜上面に、電極と対応する箇所に開口部を有するレ
ジスト膜を形成し、レジスト膜をマスクとして、開口部
にて露出されたスパッタ膜上面にめっき膜を形成し、レ
ジスト膜を除去し、めっき膜をマスクとしてスパッタ膜
をパターニングし、めっき膜上に突起電極を形成するも
のである。

【００１９】

【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態について説明する。図１はこの発明の実施の
形態１の半導体装置の構成を示す断面図、図２および図
３は図１に示した半導体装置の製造方法を示す断面図で
ある。図において、１０は半導体基板で、例えばシリコ
ン基板にてなる。１１は半導体基板１０上に複数形成さ
れた電極（図面では便宜上１つの電極のみを示す）で、
例えばアルミ電極にてなる。

【００２０】１２は電極１１上面に形成され、導電性を
有し、電極１１の表面の酸化を防止する防御膜で、例え
ば反射防止膜として用いられているＴｉＮ膜にてなる。
１３は電極１１および防御膜１２の周辺端部上に延在す
るように形成された絶縁膜、１４は電極１１の上部に相
当する、電極１１および絶縁膜１３上に形成された活性
化層で、例えばパラジウム活性化層にてなる。

【００２１】１５は活性化層１４上に形成された第１の
無電解めっき膜としての無電解めっき膜で、例えば無電
解銅めっき膜にて形成されている。１６は無電解めっき
膜１５上に形成された第２の無電解めっき膜としてのＮ
ｉ／Ｐｄ／Ａｕ無電解めっき膜、１７はこのＮｉ／Ｐｄ
／Ａｕ無電解めっき膜１６上に形成された突起電極であ
る。

【００２２】次に、上記のように構成された実施の形態
１の半導体装置の製造方法において、図２および図３を
交えて説明する。まず、半導体基板１０上に導電膜の例
えばアルミ膜を積層し、その上部に反射防止膜の例えば
ＴｉＮ膜を積層してパターニングし、半導体基板１０上
に電極１１を形成する。そして、従来まで除去していた
電極１１上の反射防止膜をそのまま残存させ、電極１１
の防御膜１２として利用する。

【００２３】次に、半導体基板１０上全面に絶縁膜を積
層し、電極１１の上部に位置する絶縁膜の一部をエッチ
ングし、電極１１および防御膜１２の周辺端部上に延在
する絶縁膜１３を形成する（図２（ａ））。次に、半導
体基板１１上全面を酸洗浄する。次に、半導体基板１０
を例えば塩化パラジウム水溶液に浸漬させ、電極１１す
なわち防御膜１２および絶縁膜１３の上面を活性化さ
せ、パラジウム活性化層にてなる活性化層１４を形成す
る（図２（ｂ））。

【００２４】この際の活性化層１４の厚みは、半導体基
板１０のサイズや、塩化パラジウム水溶液の濃度によっ
て時間にて制御することができ、目安としては１００オン
ク゛ストローム程度の厚みにて形成することが考えられる。ま
た、活性化の程度は、上記示した１００オンク゛ストローム程度
とパラジウムが析出しない程度にてとどめておく。これ
は過剰に活性化層１４を形成しても、パラジウムの消費
量が多くなり無駄となるためである。

【００２５】次に、アルカリフリーの例えば無電解銅め
っき液にてめっきを行い活性化層１４上に無電解銅めっ
き膜にてなる無電解めっき膜１５を形成する（図２
（ｃ））。次に、半導体基板１０上全面にレジスト膜１
８を形成する（図２（ｄ））。次に、電極１１と対応す
る箇所に開口部１９を形成する（図３（ａ））。次に、
半導体基板１０を例えば希硫酸に浸漬して洗浄を行う。

【００２６】次に、レジスト膜１８をマスクとして、開
口部１９にて露出された無電解めっき膜１５上面に、無
電解Ｎｉめっき処理、無電解Ｐｄめっき処理、無電解Ａ
ｕめっき処理を順次行い、Ｎｉ／Ｐｄ／Ａｕ無電解めっ
き膜１６を形成する（図３（ｂ））。

【００２７】この際、下部の無電解めっき膜１５が半導
体基板１０上全面に形成されているため、従来のように
電極１１の電位の影響を受けることがなくなる。よっ
て、厚みのばらつきが抑制されたＮｉ／Ｐｄ／Ａｕ無電
解めっき膜１６を形成することができる。次に、レジス
ト膜１８を除去する（図３（ｃ））。

【００２８】次に、Ｎｉ／Ｐｄ／Ａｕ無電解めっき膜１
６をマスクとして、例えば希硝酸に浸漬し、無電解めっ
き膜１５をパターニングする（図３（ｄ））。次に、Ｎ
ｉ／Ｐｄ／Ａｕ無電解めっき膜１６の上面に、半田ボー
ルを搭載し、リフロー等を行い半田バンプにてなる突起
電極１７を形成する（図１）。

【００２９】上記のように構成された実施の形態１の半
導体装置によれば、Ｎｉ／Ｐｄ／Ａｕ無電解めっき膜１
６が、Ｎｉ／Ｐｄ／Ａｕが順に積層されて形成されてい
るため、ＮｉがＡｕに拡散するのをＰｄが防止し、Ｎｉ
／Ｐｄ／Ａｕ無電解めっき膜１６上にＮｉ酸化膜が形成
されることがない。よって、リフロー時におけるＮｉ／
Ｐｄ／Ａｕ無電解めっき膜１６の上部のＡｕと突起電極
１７との濡れ性がよく、接合力に優れた突起電極１７を
得ることができる。

【００３０】また、無電解めっき膜１５を半導体基板１
０上の全面に形成した後、Ｎｉ／Ｐｄ／Ａｕ無電解めっ
き膜１６を形成するようにしたので、電極１１の電位差
の影響を受けることがなく、Ｎｉ／Ｐｄ／Ａｕ無電解め
っき膜１６の膜厚のばらつきを抑制することができる。

【００３１】また、突起電極１７を、半田ボールを搭載
し、リフロー等を行う半田バンプにて形成することがで
きるため、容易かつ短時間に形成することが可能とな
り、また、無電解めっき膜１５およびＮｉ／Ｐｄ／Ａｕ
無電解めっき膜１６をめっきにより形成することができ
るため、容易に形成することができる。

【００３２】また、電極１１上には防御膜１２を残存さ
せるようにしたので、電極１１の表面が酸化されるのを
防止することができる。

【００３３】また、無電解めっき膜１５の形成をアルカ
リフリーの無電解めっき液にて行うようにしたので、こ
の工程におけるアルカリによる電極１１の腐食がなくな
る。

【００３４】実施の形態２．図４はこの発明における実
施の形態２の半導体装置の構成を示す断面図、図５は図
４に示した半導体装置の製造方法を示す断面図である。
図において、上記実施の形態１と同様の部分は同一符号
を付して説明を省略する。２０は無電解めっき膜１５上
に形成されたＮｉ／Ｐｄ／Ａｕ電解めっき膜である。

【００３５】次に、上記のように構成された実施の形態
２の半導体装置の製造方法を図５を交えて説明する。ま
ず、上記実施の形態１と同様の工程を経て、無電解めっ
き膜１５を形成し、レジスト膜１８に開口部１９を形成
する。次に、レジスト膜１８をマスクとして、開口部１
９にて露出された無電解めっき膜１５上面に、無電解め
っき膜１５を陰極として、電解Ｎｉめっき処理、電解Ｐ
ｄめっき処理、電解Ａｕめっき処理を順次行い、Ｎｉ／
Ｐｄ／Ａｕ電解めっき膜２０を形成する（図５
（ａ））。

【００３６】この際、下部の無電解めっき膜１５が半導
体基板１０上全面に形成されているため、電解めっきに
よる電気的な制御のみにて厚みをコントロールできるた
め、均一な厚みのＮｉ／Ｐｄ／Ａｕ電解めっき膜２０を
形成することができる。次に、レジスト膜１８を除去す
る（図５（ｂ））。

【００３７】次に、Ｎｉ／Ｐｄ／Ａｕ電解めっき膜２０
をマスクとして、例えば希硝酸に浸漬し、無電解めっき
膜１５をパターニングする（図５（ｃ））。次に、Ｎｉ
／Ｐｄ／Ａｕ電解めっき膜２０の上面に、半田ボールを
搭載し、リフロー等を行い半田バンプにてなる突起電極
１７を形成する（図４）。

【００３８】上記のように構成された実施の形態２の半
導体装置によれば、上記実施の形態１と同様の効果を奏
するにはもちろんのこと、Ｎｉ／Ｐｄ／Ａｕ電解めっき
膜２０を電解めっきにて行うようにしたので、厚みの制
御を行い易くすることができる。

【００３９】実施の形態３．図６および図７はこの発明
の実施の形態３の半導体装置の製造方法を示した断面図
である。図において、上記各実施の形態と同様の部分は
同一符号を付して説明を省略する。図に基づいて、実施
の形態３の半導体装置の製造方法について説明する。ま
ず、上記各実施の形態と同様に、半導体基板１０上に電
極１１および絶縁膜１３を形成する（図６（ａ））。次
に、半導体基板１０上全面に例えばスパッタリングを用
いてスパッタ膜２３を形成する（図６（ｂ））。

【００４０】次に、半導体基板１０上全面にレジスト膜
２４を形成する（図６（ｃ））。次に、電極１１と対応
する箇所に開口部２５を形成する（図６（ｄ））。次
に、レジスト膜２４をマスクとして、開口部２５にて露
出されたスパッタ膜２３上面に、スパッタ膜２３を陰極
として、電解Ｎｉめっき処理、電解Ｐｄめっき処理、電
解Ａｕめっき処理を順次行い、Ｎｉ／Ｐｄ／Ａｕ電解め
っき膜２６を形成する（図７（ａ））。

【００４１】この際、下部のスパッタ膜２３が半導体基
板１０上全面に形成されているため、電解めっきによる
電気的な制御のみにて厚みをコントロールできるため、
均一一な厚みのＮｉ／Ｐｄ／Ａｕ電解めっき膜２６を形
成することができる。次に、レジスト膜２４を除去する
（図７（ｂ））。

【００４２】次に、Ｎｉ／Ｐｄ／Ａｕ電解めっき膜２６
をマスクとして、スパッタ膜２３をパターニングし、ス
パッタ膜２３およびＮｉ／Ｐｄ／Ａｕ電解めっき膜２６
からなる下地金属膜２７を形成する（図７（ｃ））。次
に、Ｎｉ／Ｐｄ／Ａｕ電解めっき膜２６の上面に、半田
ボールを搭載し、リフロー等を行い半田バンプにてなる
突起電極２８を形成する（図７（ｄ））。

【００４３】上記のように構成された実施の形態３の半
導体装置によれば、Ｎｉ／Ｐｄ／Ａｕ電解めっき膜２６
上に、突起電極２８を半田バンプにて形成することがで
きるため、従来の図１０にて示したように突起電極２８
をめっきにて形成する場合と比較し、容易にかつ短時間
にて形成することができる。

【００４４】また、Ｎｉ／Ｐｄ／Ａｕ電解めっき膜２６
が、Ｎｉ／Ｐｄ／Ａｕが順に積層されて形成されている
ため、ＮｉがＡｕに拡散するのをＰｄが防止し、Ｎｉ／
Ｐｄ／Ａｕ電解めっき膜２６上にＮｉ酸化膜を形成する
ことがない。よって、リフロー時におけるＮｉ／Ｐｄ／
Ａｕ電解めっき膜２６の上面のＡｕと突起電極２２との
濡れ性がよく、接合力に優れた突起電極２２を得ること
ができる。

【００４５】

【発明の効果】以上のように、この発明の請求項１によ
れば、半導体基板上に複数個形成された電極と、電極の
周辺端部上に延在するように形成された絶縁膜と、電極
上部に形成されためっき膜と、めっき膜上に形成された
突起電極とを備えた半導体装置において、めっき膜の電
極と接する側が無電解めっき膜にて形成され、電極と無
電解めっき膜との間に活性化層を備えたので、活性化層
を下層に備えることにより無電解めっき膜を容易に形成
することができる半導体装置を提供することが可能とな
る。

【００４６】また、この発明の請求項２によれば、請求
項１において、活性化層が、パラジウム活性化層にて形
成されているので、確実に活性化層を形成することがで
きる半導体装置を提供することが可能となる。

【００４７】また、この発明の請求項３によれば、半導
体基板上に複数個形成された電極と、電極の周辺端部上
に延在するように形成された絶縁膜と、電極上部に形成
された下地金属膜と、下地金属膜上に形成された突起電
極とを備えた半導体装置において、下地金属膜の電極と
接する側がスパッタ膜にて形成され、突起電極と接する
側がめっき膜にて形成されているので、めっき膜を下層
に備えることにより突起電極を容易に形成することがで
きる半導体装置を提供することが可能となる。

【００４８】また、この発明の請求項４によれば、請求
項１ないし請求項３のいずれかにおいて、めっき膜は、
突起電極と接する側が、無電解めっき膜側からニッケル
膜、パラジウム膜および金膜が順次積層して成る膜にて
形成されているので、突起電極の接合力に優れた半導体
装置を提供することが可能となる。

【００４９】また、この発明の請求項５によれば、請求
項１ないし請求項４のいずれかにおいて、電極のめっき
膜側に、導電性を有し、電極の表面の酸化を防止する防
御膜を備えたので、電極の劣化を防止することができる
半導体装置を提供することが可能となる。

【００５０】また、この発明の請求項６によれば、複数
の電極の形成された半導体基板上の、電極の周辺端部上
に延在するように絶縁膜を形成し、電極および絶縁膜上
部に活性化層を形成し、電極および絶縁膜上部に第１の
無電解めっき膜を形成し、第１の無電解めっき膜上面
に、電極と対応する箇所に開口部を有するレジスト膜を
形成し、レジスト膜をマスクとして、開口部にて露出し
第１の無電解めっき膜上面に第２の無電解めっき膜を形
成し、レジスト膜を除去し、第２の無電解めっき膜をマ
スクとして第１の無電解めっき膜をパターニングし、第
２の無電解めっき膜上に突起電極を形成するので、第２
の無電解めっき膜の膜厚のばらつきを抑制することがで
きる半導体装置の製造方法を提供することが可能とな
る。

【００５１】また、この発明の請求項７によれば、複数
の電極の形成された半導体基板上の、電極の周辺端部上
に延在するように絶縁膜を形成し、電極および絶縁膜上
部に活性化層を形成し、電極および絶縁膜上部に無電解
めっき膜を形成し、無電解めっき膜上面に、電極と対応
する箇所に開口部を形成するレジスト膜を形成し、レジ
スト膜をマスクとして開口部にて露出された無電解めっ
き膜上面に、無電解めっき膜を陰極として電解めっき膜
を形成し、レジスト膜を除去し、電解めっき膜をマスク
として無電解めっき膜をパターニングし、電解めっき膜
上に突起電極を形成するので、電解めっき膜の膜厚を均
一に形成することができる半導体装置の製造方法を提供
することが可能となる。

【００５２】また、この発明の請求項８によれば、複数
の電極の形成された半導体基板上の、電極の周辺端部上
に延在するように絶縁膜を形成し、電極および絶縁膜上
部にスパッタ膜を形成し、スパッタ膜上面に、電極と対
応する箇所に開口部を有するレジスト膜を形成し、レジ
スト膜をマスクとして、開口部にて露出しスパッタ膜上
面にめっき膜を形成し、レジスト膜を除去し、めっき膜
をマスクとしてスパッタ膜をパターニングし、めっき膜
上に突起電極を形成するので、電解めっき膜の膜厚を均
一に形成することができ、かつ突起電極を容易に形成す
ることができる半導体装置の製造方法を提供することが
可能となる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による半導体装置の
構成を示す断面図である。

【図２】 図１に示した半導体装置の製造方法を示す断
面図である。

【図３】 図１に示した半導体装置の製造方法を示す断
面図である。

【図４】 この発明の実施の形態２による半導体装置の
構成を示す断面図である。

【図５】 図４に示した半導体装置の製造方法を示す断
面図である。

【図６】 この発明の実施の形態３による半導体装置の
製造方法を示す断面図である。

【図７】 この発明の実施の形態３による半導体装置の
製造方法を示す断面図である。

【図８】 従来の半導体装置の製造方法を示す断面図で
ある。

【図９】 従来の半導体装置の製造方法を示す断面図で
ある。

【図１０】 従来の半導体装置の製造方法を示す断面図
である。

【符号の説明】

１０ 半導体基板、１１ 電極、１２ 防御膜、１３
絶縁膜、１４ 活性化層、１５ 無電解めっき膜、１６
Ｎｉ／Ｐｄ／Ａｕ無電解めっき膜、１７，２８ 突起
電極、１８，２４ レジスト膜、１９，２５ 開口部、
２０，２６ Ｎｉ／Ｐｄ／Ａｕ電解めっき膜、２３ ス
パッタ膜、２７ 下地金属膜。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に複数個形成された電極
   と、上記電極の周辺端部上に延在するように形成された
   絶縁膜と、上記電極上部に形成されためっき膜と、上記
   めっき膜上に形成された突起電極とを備えた半導体装置
   において、上記めっき膜の上記電極と接する側が無電解
   めっき膜にて形成され、上記電極と上記無電解めっき膜
   との間に活性化層を備えたことを特徴とする半導体装
   置。
2. 【請求項２】 活性化層が、パラジウム活性化層にて形
   成されていることを特徴とする請求項１に記載の半導体
   装置。
3. 【請求項３】 半導体基板上に複数個形成された電極
   と、上記電極の周辺端部上に延在するように形成された
   絶縁膜と、上記電極上部に形成された下地金属膜と、上
   記下地金属膜上に形成された突起電極とを備えた半導体
   装置において、上記下地金属膜の上記電極と接する側が
   スパッタ膜にて形成され、上記突起電極と接する側がめ
   っき膜にて形成されていることを特徴とする半導体装
   置。
4. 【請求項４】 めっき膜は、突起電極と接する側が、無
   電解めっき膜側からニッケル膜、パラジウム膜および金
   膜が順次積層して成る膜にて形成されていることを特徴
   とする請求項１ないし請求項３のいずれかに記載の半導
   体装置。
5. 【請求項５】 電極のめっき膜側に、導電性を有し、上
   記電極の表面の酸化を防止する防御膜を備えたことを特
   徴とする請求項１ないし請求項４のいずれかに記載の半
   導体装置。
6. 【請求項６】 複数の電極の形成された半導体基板上
   の、上記電極の周辺端部上に延在するように絶縁膜を形
   成する工程と、上記電極および上記絶縁膜上部に活性化
   層を形成する工程と、上記電極および上記絶縁膜上部に
   第１の無電解めっき膜を形成する工程と、上記第１の無
   電解めっき膜上面に、上記電極と対応する箇所に開口部
   を有するレジスト膜を形成する工程と、上記レジスト膜
   をマスクとして、上記開口部にて露出された上記第１の
   無電解めっき膜上面に第２の無電解めっき膜を形成する
   工程と、上記レジスト膜を除去する工程と、上記第２の
   無電解めっき膜をマスクとして上記第１の無電解めっき
   膜をパターニングする工程と、上記第２の無電解めっき
   膜上に突起電極を形成する工程とを備えたことを特徴と
   する半導体装置の製造方法。
7. 【請求項７】 複数の電極の形成された半導体基板上
   の、上記電極の周辺端部上に延在するように絶縁膜を形
   成する工程と、上記電極および上記絶縁膜上部に活性化
   層を形成する工程と、上記電極および上記絶縁膜上部に
   無電解めっき膜を形成する工程と、上記無電解めっき膜
   上面に、上記電極と対応する箇所に開口部を形成するレ
   ジスト膜を形成する工程と、上記レジスト膜をマスクと
   して上記開口部にて露出された上記無電解めっき膜上面
   に、上記無電解めっき膜を陰極として電解めっき膜を形
   成する工程と、上記レジスト膜を除去する工程と、上記
   電解めっき膜をマスクとして上記無電解めっき膜をパタ
   ーニングする工程と、上記電解めっき膜上に突起電極を
   形成する工程とを備えたことを特徴とする半導体装置の
   製造方法。
8. 【請求項８】 複数の電極の形成された半導体基板上
   の、上記電極の周辺端部上に延在するように絶縁膜を形
   成する工程と、上記電極および上記絶縁膜上部にスパッ
   タ膜を形成する工程と、上記スパッタ膜上面に、上記電
   極と対応する箇所に開口部を有するレジスト膜を形成す
   る工程と、上記レジスト膜をマスクとして、上記開口部
   にて露出された上記スパッタ膜上面にめっき膜を形成す
   る工程と、上記レジスト膜を除去する工程と、上記めっ
   き膜をマスクとして上記スパッタ膜をパターニングする
   工程と、上記めっき膜上に突起電極を形成する工程とを
   備えたたことを特徴とする半導体装置の製造方法。