JP5442400B2 - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP5442400B2
JP5442400B2 JP2009259711A JP2009259711A JP5442400B2 JP 5442400 B2 JP5442400 B2 JP 5442400B2 JP 2009259711 A JP2009259711 A JP 2009259711A JP 2009259711 A JP2009259711 A JP 2009259711A JP 5442400 B2 JP5442400 B2 JP 5442400B2
Authority
JP
Japan
Prior art keywords
plating
integrated circuit
semiconductor integrated
thallium
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009259711A
Other languages
English (en)
Other versions
JP2011105968A (ja
Inventor
卓 金岡
統多 米谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009259711A priority Critical patent/JP5442400B2/ja
Priority to US12/917,804 priority patent/US8026163B2/en
Priority to CN201010557063.9A priority patent/CN102097347B/zh
Publication of JP2011105968A publication Critical patent/JP2011105968A/ja
Application granted granted Critical
Publication of JP5442400B2 publication Critical patent/JP5442400B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C25D21/14—Controlled addition of electrolyte components
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/48—Electroplating: Baths therefor from solutions of gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Description

本発明は、半導体集積回路装置（または半導体装置）の製造方法におけるバンプ形成技術に関し、特に金バンプ形成技術に適用して有効な技術に関する。
日本特開２００６−２９１２４２号公報（特許文献１）には、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ ＦｉｌｍまたはＣｈｉｐ Ｏｎ Ｆｌｅｘ）、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）等の組み立て工程に供給する半導体チップ上の金バンプの形成に関して、比較的大きな粒塊の金メッキ層を形成するために、亜硫酸金系（ノンシアン系）のメッキ液の温度およびタリウム濃度を高めに設定する技術が開示されている。
日本特開２００６−３２２０３７号公報（特許文献２）には、半導体チップ上の金バンプの形成に関して、比較的硬度が低く、形状が良好な金バンプを形成するために、亜硫酸金系（ノンシアン系）のメッキ液の温度およびタリウム濃度を高めに設定する技術が開示されている。
日本特開２００９−１１４４７６号公報（特許文献３）または米国特許公開第２００９−０１１７７３０号公報（特許文献４）には、半導体チップ上の金バンプの形成に関して、メッキ・カップ内の析出物に起因するバンプ電極上の突起の発生を防止する技術が開示されている。
特開２００６−２９１２４２号公報 特開２００６−３２２０３７号公報 特開２００９−１１４４７６号公報 米国特許公開２００８−０３５８５１号公報
ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）ドライバ等の半導体製品では約１５〜２０μｍの厚さの金バンプ(Bump)電極形成のためのバンプ・メッキ工程がある。この金バンプ電極に関しては、実装方法としてＴＣＰが主流の時代にはボンディング時のチップ下層へのダメージ等を回避するために比較的軟らかいものが必要とされた。しかし、昨今のように、ＣＯＧが主流になってくると、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃａｌｌｙ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）中の導電粒子（Ｃｏｎｄｕｃｔｉｖｅ Ｐａｒｔｉｃｌｅ）を押し付けて、導電パスを確保する必要から比較的硬い金バンプ電極のニーズが高まっている。
このニーズにこたえるため、本願発明者等は、環境面から現在主流である非シアン系メッキ液における適正条件を検討したところ、以下のような問題があることが明らかとなった。すなわち、通常要求される無光沢性（ミクロな荒さ）、形状平坦性（マクロな平坦性）等を確保しながら、比較的硬い金バンプ電極を電解メッキにより量産しようとすると、おのずと、低液温、高電流密度、補助剤であるタリウム（Ｔｈａｌｌｉｕｍ）の低濃度添加等の条件の組み合わせを選択することとなる。しかし、このような条件では、メッキ液中のタリウム濃度の維持が困難で、タリウム濃度の低下時には、異常析出によって金バンプ電極の外観不良が発生するという問題がある。従来、微量なタリウム濃度を直接にモニタする手段はなく、定期的なメッキ液の分析により管理していたが、それでは、大量の不良品の発生を阻止することはできない。
本願の発明は、このような問題を解決するためになされたものである。
本発明の目的は、信頼性の高い半導体集積回路装置の製造方法を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願の一つの発明は、半導体集積回路装置の製造方法における非シアン系メッキ液を用いた電解金メッキによるバンプ電極の形成において、メッキ液への印加電圧をモニタすることにより、メッキ液へのタリウムの添加量を検出するものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、半導体集積回路装置の製造方法における非シアン系メッキ液を用いた電解金メッキによるバンプ電極の形成において、メッキ液への印加電圧をモニタすることにより、メッキ液へのタリウムの添加量を検出するので、タリウムの添加量の減少による異常析出等の不良の発生を未然に防ぐことができる。
本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセス・フローの概要を示すプロセス・ブロック・フロー図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスに使用するメッキ装置におけるメッキ槽内に析出する異物等に関する技術課題を説明するための装置およびデバイス模式断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法による半導体集積回路装置（半導体装置）の一例を示すチップ上面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法による半導体集積回路装置（半導体装置）を液晶表示装置に実装した構造を示す断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成処理前のデバイス構造を示す模式断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法におけるUBM(Under Bump Metal)形成工程のデバイス構造を示す模式断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法におけるフォトレジスト塗布工程が完了したデバイス構造を示す模式断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法におけるフォトレジスト現像工程が完了したデバイス構造を示す模式断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法におけるメッキ工程が完了したデバイス構造を示す模式断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法におけるレジスト除去工程が完了したデバイス構造を示す模式断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法におけるUBMエッチ工程が完了したデバイス構造を示す模式断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法に使用するレジスト塗布装置の塗布部を示す斜視図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスに使用する枚葉メッキ装置の上面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスに使用する枚葉メッキ装置のメッキ槽（内部が見やすいように蓋を取り除いている）の上面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスに使用する枚葉メッキ装置のカソード電極とウエハのデバイス面の導電層とのコンタクトの様子を示す拡大断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスに使用する枚葉メッキ装置のメッキ液等の循環システムを説明するシステムブロック図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの全体フローを示すブロック・フロー図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの全体フローのカップ洗浄ステップの詳細フローを示すブロック・フロー図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの全体フローの事前攪拌ステップの詳細フローを示すブロック・フロー図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの全体フローのメッキ・ステップの詳細フローを示すブロック・フロー図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのウエハ・ロード時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの洗浄のためのメッキ液導入開始時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの洗浄のためのメッキ液導入途中のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの洗浄のためのメッキ液導入完了時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの洗浄のための左回り攪拌時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの洗浄のためのメッキ液循環時（回転切り替え時）のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの洗浄のための右回り攪拌時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの洗浄のためのメッキ液循環時（洗浄終了時）のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ（事前攪拌含む）のためのメッキ・カップ反転時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ（事前攪拌含む）のためのメッキ液完全充填時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ（事前攪拌含む）のための左回り攪拌時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ（事前攪拌含む）のためのメッキ液循環時（回転切り替え時）のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ（事前攪拌含む）のための右回り攪拌時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ（事前攪拌含む）のためのメッキ液循環時（メッキまたは事前攪拌終了時）のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ終了時のメッキ液循環時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ終了後のメッキ・カップ再反転時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ終了後のメッキ液排出途中のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ終了後のメッキ液排出途中のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ終了後のガス・パージ時のメッキ・カップ断面図である。 本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスのメッキ終了後のウエハ・アンロード時のメッキ・カップ断面図である。 本願の一実施形態の半導体集積回路装置の製造方法の要部である金メッキ・プロセスにおけるタリウム添加量検出および濃度管理のためのシステムを説明するタリウム濃度管理システムの構成図である。 図４１に説明したタリウム濃度管理システムによるメッキ電圧のピーク値とタリウム濃度の関係を示すデータプロット図である。 図４１に説明したタリウム濃度管理システムによるメッキ電圧のピーク値とタリウム濃度の関係を各種の条件により取得集積した柱状グラフである。 図４１に説明したタリウム濃度管理システムによるメッキ電圧の推移とウエハの外観不良の関係を示すデータプロット図である。 図４４のメッキ電圧の推移を説明するためのメッキ電流オンからメッキ電圧が安定するまでのメッキ電圧推移状況説明図である。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）タリウムが添加された非シアン系の金メッキ液を用いて、半導体ウエハの第１主面上に電解メッキにより、金を主要な成分とする金系バンプ電極を形成する工程、
ここで、前記工程（ａ）は、以下の下位工程を含む：
（ａ１）前記金メッキ液への第1のメッキ電流の印加を開始する工程；
（ａ２）前記下位工程（ａ１）の後に、前記第1のメッキ電流の印加を終了する工程；
（ａ３）前記下位工程（ａ１）および前記下位工程（ａ２）の間の期間内のいずれかにおいて、前記金メッキ液への印加電圧をモニタすることにより、前記金メッキ液中の前記タリウムの添加量を監視する工程。
２．前記１項の半導体集積回路装置の製造方法において、前記モニタは、前記印加電圧と設定された基準上限電圧との関係を監視するものである。
３．前記１または２項の半導体集積回路装置の製造方法において、前記金メッキ液は、亜硫酸金系のメッキ液である。
４．前記３項の半導体集積回路装置の製造方法において、前記モニタする印加電圧は、前記期間内のピーク電圧である。
５．前記１から４項のいずれか一つの半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｂ）前記下位工程（ａ３）の結果に基づいて、前記金メッキ液にタリウムまたはタリウム化合物を添加する工程。
６．前記１から４項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ａ）は、更に、以下の下位工程を含む：
（ａ４）前記下位工程（ａ３）の結果に基づいて、前記金メッキ液にタリウムまたはタリウム化合物を添加する工程。
７．前記５または６項の半導体集積回路装置の製造方法において、前記タリウムまたはタリウム化合物は、蟻酸タリウム、硫酸タリウム、硝酸タリウム、または酸化タリウムである。
８．前記１から７項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ａ）は、更に、以下の下位工程を含む：
（ａ５）前記下位工程（ａ１）の前に、前記金メッキ液への前記第1のメッキ電流よりも低い第２のメッキ電流を印加する工程。
９．前記１から８項のいずれか一つの半導体集積回路装置の製造方法において、前記半導体集積回路装置は、ＬＣＤドライバ回路を有する。
１０．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）タリウムが添加された非シアン系の金メッキ液を用いて、半導体ウエハの第１主面上に電解メッキにより、金を主要な成分とする金系バンプ電極を形成する工程、
ここで、前記工程（ａ）は、以下の下位工程を含む：
（ａ１）前記金メッキ液への第1のメッキ電流の印加を開始する工程；
（ａ２）前記下位工程（ａ１）の後に、前記第1のメッキ電流の印加を終了する工程；
（ａ３）前記下位工程（ａ１）および前記下位工程（ａ２）の間の期間内のいずれかにおいて、前記金メッキ液への印加電圧をモニタする工程；
（ａ４）前記下位工程（ａ１）の前に、前記金メッキ液中の前記タリウムの添加量を監視するための前記印加電圧の基準上限電圧を設定する工程。
１１．前記１０項の半導体集積回路装置の製造方法において、前記モニタは、前記印加電圧と前記基準上限電圧との関係を監視するものである。
１２．前記１０または１１項の半導体集積回路装置の製造方法において、前記金メッキ液は、亜硫酸金系のメッキ液である。
１３．前記１０から１２項のいずれか一つの半導体集積回路装置の製造方法において、前記モニタする印加電圧は、前記期間内のピーク電圧である。
１４．前記１０から１３項のいずれか一つの半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｂ）前記下位工程（ａ３）の結果に基づいて、前記金メッキ液にタリウムまたはタリウム化合物を添加する工程。
１５．前記１０から１３項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ａ）は、更に、以下の下位工程を含む：
（ａ５）前記下位工程（ａ３）の結果に基づいて、前記金メッキ液にタリウムまたはタリウム化合物を添加する工程。
１６．前記１４または１５項の半導体集積回路装置の製造方法において、前記タリウムまたはタリウム化合物は、蟻酸タリウム、硫酸タリウム、硝酸タリウム、または酸化タリウムである。
１７．前記１０から１６項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ａ）は、更に、以下の下位工程を含む：
（ａ６）前記下位工程（ａ１）の前に、前記金メッキ液への前記第1のメッキ電流よりも低い第２のメッキ電流を印加する工程。
１８．前記１０から１７項のいずれか一つの半導体集積回路装置の製造方法において、前記半導体集積回路装置は、ＬＣＤドライバ回路を有する。
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。
今日の半導体集積回路装置、すなわち、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）のウエハ工程は、通常、原材料としてのシリコンウエハの搬入からプリ・メタル（Ｐｒｅｍｅｔａｌ）工程（Ｍ１配線層下端とゲート電極構造の間の層間絶縁膜等の形成、コンタクト・ホール形成、タングステン・プラグ、埋め込み等からなる工程）あたりまでのＦＥＯＬ（Ｆｒｏｎｔ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程と、Ｍ１配線層形成から始まり、アルミニウム系パッド電極上のファイナル・パッシベーション膜へのパッド開口の形成あたりまで（ウエハ・レベル・パッケージ・プロセスにおいては、当該プロセスも含む）のＢＥＯＬ（Ｂａｃｋ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程に大別できる。ＦＥＯＬ工程の内、ゲート電極パターニング工程、コンタクト・ホール形成工程等は、特に微細な加工が要求される微細加工工程である。一方、ＢＥＯＬ工程においては、ビアおよびトレンチ形成工程、特に、比較的下層のローカル配線（たとえば４層程度の構成の埋め込み配線では、Ｍ１からＭ３あたりまで、１０層程度の構成の埋め込み配線では、Ｍ１からＭ５あたりまでの微細埋め込み配線）等において、特に微細加工が要求される。なお、「ＭＮ（通常Ｎ＝１から１５程度）」で、下から第Ｎ層配線を表す。Ｍ１は第１層配線であり、Ｍ３は第３層配線である。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「金バンプ電極」等と言っても、純粋な金ばかりでなく、金を主要な成分とする金合金等も含まれるものとする。同様に「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノ・クラスタリング・シリカ（Nano-Clustering Silica:NCS）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。
なお、ＳｉＣは、ＳｉＮと類似の性質を有するが、ＳｉＯＮは、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多い。
窒化シリコン膜は、ＳＡＣ（Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ）技術におけるエッチ・ストップ膜として、多用されるほか、ＳＭＴ（Ｓｔｒｅｓｓ Ｍｅｍｏｒｉｚａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅ）における応力付与膜としても使用される。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
６．ウエハ処理装置について、装置の「内部」というときは、本願においてはウエハ・ポートに置かれたウエハ・カセット等のウエハ搬送容器またはウエハ・ポートに連結されたフープ等のウエハ搬送容器の内部は当該装置の内部である。一方、ウエハ・ポート外に移動するか、連結が解除されたときは、当該ウエハ搬送容器の内部は当該装置の「外部」である。
７．メッキ槽に関するメッキ液または薬液（メッキ液等）について「排出」とは、文脈からそうでないことが明らかな場合を除き（循環等に言及する時等）、メッキ液等の液面を全部又は部分的（主に大部分）に低下させることを言う。これは、一般にメッキ槽では、メッキ時等にはメッキ液等を循環（連続的な排出と導入）させているので、それと区別する必要があるからである。また、通常「排出」と入れ替わりにガス・パージが行われる。これはメッキ槽内の圧力を一定に保つためである。一方、「導入」は文脈からそうでないことが明らかな場合を除き、メッキ液等の液面を全部又は部分的に上昇させることを言う。なお、具体的には循環状態において、導入量と排出量を調整して（どちらかをゼロにすることを含む）、「排出」と「導入」を制御する場合が多い。なお、「薬液」は水溶液等のみでなく、純水そのものであることもある。
８．メッキ・カップのメッキ槽における導入口または排出口について、「メッキ槽の下方」というときは、メッキ・カップにロードされたウエハと対向する底面または底面近傍の側面を指す。同様に「メッキ槽の上方」というときは、メッキ・カップにロードされたウエハ近傍の上面（底面に対向する面）またはその近傍の側面を指す。すなわち、カップが反転するので、この点に限って反転の有無にかかわらず、カップが正立したときを基準として上下を定義している。
９．メッキ液等に関して「同一組成」というときは、循環システム内のメッキ液等を各種のステップで共用する場合のように、同一物を当該各種のステップで共用することとなる場合を含むことは、言うまでもない。
１０．メッキ装置について「枚葉」とは、メッキ・カップをいくつ備えるかにかかわらず、単一のカップについて、一度に１枚のウエハを処理するものを言う。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
なお、メッキ槽内に析出する異物等に対する対策等の詳細については、日本特開２００９−１１４４７６号公報（２００９年５月２８日公開）または、その対応米国特許公開２００９−０１１７７３０号公報（２００９年５月２２日公開）に詳しく記載されている。
１．本実施形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスおよび対象デバイスの概要説明（主に図１から４）
図１は本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセス・フローの概要を示すプロセス・ブロック・フロー図である。図２は本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスに使用するメッキ装置におけるメッキ槽内に析出する異物等に関する技術課題を説明するための装置およびデバイス模式断面図である。図２（ａ）は正立状態のメッキ・カップ２４の断面であり、図２（ｂ）は倒立状態（反転状態）のメッキ・カップ２４の断面である。一方、図２（ｃ）および図２（d）は図２（b）のA部分の拡大模式断面であり、析出物による突起が発生するメカニズムを示す断面フロー図である。これらに基づいて、本実施形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの概要を説明する。図１又は図２に示すように、被処理ウエハ１は先ずメッキ・カップ２４にロードされる（ウエハ・ロード工程７１）。このとき、ウエハ１のデバイス面１ａが下（重力の方向）を向く状態となっている。このようにするのは、析出物２は比較的重いので、この位置関係の方が、析出物２がウエハ１のデバイス面１ａに付着せず、上方周辺から下方への液流（循環流）にのって速やかに下方から排出されるからである。
次に、メッキ液２１をメッキ液上面がウエハ１のデバイス面１ａに触れる程度に充填して、メッキ液２１を循環させた状態で攪拌して析出物２を溶解する（カップ洗浄工程７２）。ここで、メッキ液２１を完全充填、すなわち１００％充填（導入）しない理由は、装置構造上、メッキ液２１の上方にガス層が残るからである。従って、そうでない場合は、１００％充填してもよい。洗浄工程７２が必要な理由は、析出物２がウエハ１のデバイス面１ａ、殊にフォトレジスト膜１２の開口部に付着した状態で金バンプ電極１５のメッキを実行するとメッキが異常成長して突起３が出現するからである。洗浄工程７２が完了すると、一時、メッキ液の循環が停止し、その間にメッキ・カップ２４が反転される（カップ反転工程７４）。メッキ・カップ２４は必ずしも反転させる必要はないが、反転させた状態でメッキを実行すると、重力との関係でウエハ１上への気泡の付着が減少するメリットがある。次にメッキ・カップ２４を反転させた状態で、メッキ液の循環を開始すると、速やかにメッキ液２１が、ほぼ１００％充填（完全充填）されることとなる。メッキ液２１の完全充填も必須ではないが、完全充填すると気泡を減少させる効果がある。次にメッキ・カップ２４を反転させた状態のまま、メッキ液２１を循環させながらメッキ処理を実行する（メッキ処理工程７６）。メッキ処理が終了するとメッキ・カップ２４が再反転される（メッキ・カップ再反転工程７７）。メッキ・カップ２４が再反転され状態で、メッキ液２１が排出される。その後、ウエハ１がメッキ・カップ２４からアンロードされる（ウエハ・アンロード工程７８）。
図３は本願発明の一実施の形態の半導体集積回路装置の製造方法による半導体集積回路装置（半導体装置）の一例を示すチップ上面図である。これは液晶表示装置すなわちLCD(Liquid Crystal Display)ドライバー用チップの例であり、チップ５１上には回路領域５２とその周辺の多数のバンプ電極１５が配置されている。
図４は本願発明の一実施の形態の半導体集積回路装置の製造方法による半導体集積回路装置（半導体装置）を液晶表示装置に実装した構造を示す断面図である。図４に示すように、液晶表示装置の液晶基板５５上には複数のＩＴＯ(Indium Tin Oxide)電極５３等の導電体外部電極が設けられており、LCDドライバー用チップ５１上の複数の金バンプ電極１５と異方性導電膜５４すなわちＡＣＦ(Anisotropic Conductive Film)を介して電気的に接続されている。このとき、金バンプ電極１５に厚さばらつきがあると、一部の電極間で接続抵抗が高くなる等の不具合を生ずる可能性が高い。
２．本実施形態の半導体集積回路装置の製造方法の全体プロセスおよび対象デバイスの説明（主に図５から１２）
次に、図５から図１２に基づいて、本願発明の一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセスを説明する。図５に示すように多数のデバイスや配線（酸化シリコン膜や種々のメタル層で形成されている）が形成されたウエハ１の主面上にたとえばシリコンナイトライド等（無機系のみでなく有機系の膜でもよい）のファイナル・パッシベーション膜６１が形成されており、そのアルミニウム・パッド６２に対応する部分には、パッド開口６３が設けられている。次に図６に示すようにスパッタリングによりUBM(Under Bump Metal)膜、たとえば厚さ１７５マイクロメータ程度のチタン膜６４（下層）、たとえば厚さ１７５マイクロメータ程度のパラジウム膜６５（上層）が順次形成される（これらのUBM材料はあくまでも例示であって、他の同様の材料を排除するものではない。たとえば、パラジウム膜は金膜でもよいが、パラジウム膜を用いると、より信頼度が高くなる。また、金より、材料価格が若干安いメリットがある。）。図７に示すように、その上に、前記の塗布システムおよび方法を用いて、たとえば１９から２５ミクロン程度（たとえば２０ミクロン）の厚さのポジ型レジスト膜１２が形成される。ここで用いるレジスト液は、たとえば東京応化工業株式会社(Tokyo Ohka Kogyo Co., LTD.)製のジアゾ・ナフトキノン・ノボラック系厚膜用ポジ型レジスト、製品名称「PMER P-LA900PM」等がある。塗布系レジストの変わりにフィルムレジストを用いてもよい。図８に示すように、レジストを露光、現像することで開口６６を形成する。図９に示すように、開口６６に電解メッキでたとえば１５マイクロメータ程度の厚さのバンプ電極１５となる金層を埋め込む。次に図１０に示すように、レジスト膜１２を除去する。最後に図１１に示すように、金バンプ１５をマスクにしてウエットエッチングで不要なUBM膜を選択除去する。これでバンプ電極が一応完成したことになる。
図１２は本願発明の一実施の形態の半導体集積回路装置の製造方法に使用するレジスト塗布装置の塗布部を示す斜視図である。ノズル６７から滴下されたレジスト液は、ウエハ１上でスピンチャック４１が高速回転することによって、所定の厚さのレジスト膜１２に伸ばされる。
３．本実施形態の半導体集積回路装置の製造方法における金メッキ・プロセスに使用するメッキ装置の説明（主に図１３から１６）
図１３は本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスに使用する枚葉メッキ装置の上面図である。図１３に基づいて、装置内でのウエハ１の動きを説明する。ここに使用する装置としては、たとえば、日本エレクトロプレイティング・エンジニアーズ株式会社(Electroplating Engineers of Japan Ltd.)製の３００φウエハ用フルオートメッキ装置であるアリータ３００等が利用可能である。図１３に示すように、メッキ装置２２は３００φウエハ用の装置で、ウエハ収納容器２６すなわちフープ(Foup)をセットするロードポート２５を備える。ロードポート２５にセットされたウエハ収納容器２６から搬送ロボット２８により被処理ウエハ１が取り出される。ウエハ１は、先ずウエハ位置合わせ部２７で位置合わせされ、搬送ロボット２８により洗浄部２９に運ばれて、事前処理部３１でウエハ１のデバイス面１ａが薬液又は純水によりウエット洗浄処理される。その後、搬送ロボット２８によりメッキ処理部２３にある複数のメッキ・カップ２４の一つに運ばれて、そこにロードされる。メッキ処理終了後、ウエハ１は搬送ロボット２８によりリンス＆ドライ部３０（ウエット洗浄・乾燥部）に運ばれ、薬液又は純水によりリンス等のウエット洗浄処理およびスピン乾燥処理等が行われる。乾燥処理後、ウエハ１は搬送ロボット２８により元のウエハ収納容器２６または必要に応じて他のウエハ収納容器に移送される。
図１４は本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスに使用する枚葉メッキ装置のメッキ槽（内部が見やすいように蓋を取り除いている）の上面図である。図１４に基づいてメッキ・カップ２４の内部構造を説明する。図１４に示すように、メッキ・カップ２４のメッキ槽３８があり、メッキ槽３８の底面にはアノード電極３５が設けられている。このアノード電極３５は母材であるチタン円板に酸化インジュウムをコートした酸化インジュウム電極である。この電極は白金電極との他と相違して、金が付着しないというメリットがある。従って、従来必要であった定期的なメンテナンスが不要となる。ただし、金が電極に付着しないというメリットと引き換えに、金を含む析出物が発生しやすいというデメリットがある。従って、酸化インジュウム電極を使用せず、白金電極その他のアノード電極を使用するという選択肢もある。メッキ槽３８の中央部にはメッキ液２１を攪拌するためのスターラ３７（攪拌バー）が設けられている。スターラ３７はメッキ槽３８の中で左右に回転するように制御されている。メッキ槽３８の底面およびアノード電極にはパージガスやメッキ液を排出するための多数のガス・液排出口３６が設けられている（作図上の都合により、全部は表示せず）。メッキ槽３８の側壁の上部には円周に渡り均等にパージガスやメッキ液を導入するための多数の多数のガス・液導入口３４が設けられている（作図上の都合により、全部は表示せず）。側壁上面の内側には液漏れを防止するための弾性体リングすなわちリップ・シール３３がある。一方、側壁上面の中央部にはウエハ１と電気的に接続するためのカソード・リング電極３２が設けられている。
図１５は本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスに使用する枚葉メッキ装置のカソード電極とウエハのデバイス面の導電層とのコンタクトの様子を示す拡大断面図である。図１５に基づいてメッキ・カップ２４へのウエハ１のロード方法の詳細を説明する。図１５に示すように、ウエハ１の終端部のパラジウム層６５にカソード・リング電極３２が接触するようにして、上からメッキ・カップ２４の蓋４２でウエハ１を下方に押すとリップ・シール３３が変形して、メッキ槽３８をシールする。なお、カソード・リング電極３２と接触する部分（レジスト膜１２により覆われていないパラジウム層６５の終端部）は、メッキ液に触れないようにする必要があるため、リップ・シール３３はレジスト膜１２の終端部の一部を覆ってシールしている。
図１６は本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスに使用する枚葉メッキ装置のメッキ液等の循環システムを説明するシステムブロック図である。図１６に基づいて。この循環システムを説明する。図１６に示すように、メッキ・カップ２４の下方の排出口から排出されたメッキ液２１等（薬液、メッキ液、ガスなど）は２００リットル程度の容量のタンク４０に入る。タンク４０と異物除去のためのフィルタ３９は閉回路系を形成しており、タンク４０内のメッキ液２１を常に清浄な状態に保つ。一つのメッキカップから排出された未溶解異物が、他のカップに送られて、問題を起こす可能性を更に減少させる必要があるときは、各カップとタンク４０の間に異物除去フィルタ等を挿入すればよい。タンク４０では、混入ガスの除去および液温調整（たとえば、摂氏４６度程度を例示することができる。一般に、摂氏４０度から６０度程度の間に調整される。なお、硬度が比較的高いバンプを形成する必要があるときは、たとえば、摂氏４０度から５０度程度の間が特に好適である。）が行われる。その後、メッキ液２１等はポンプ１５２および切り替え電磁弁１５１を通過して、メッキ・カップ２４の上方の導入口からメッキ・カップ２４に戻される。循環時のメッキ液の流量はカップ一つ当たり、まとえば５リットル/分程度が適切である（ここでは、一つのメッキカップの容量を５リットルとしている）。一方、パージガス等の導入は切り替え電磁弁１５１を切り替えることによって行われる。ガス・パージ時の窒素ガスの流量はカップ一つ当たり、たとえば５リットル/分程度（１気圧下）が適切である。以上は循環状態について具体的に説明したが、導入又は排出もほぼ同じで、ポンプ１５２の送り量と排出側の流量制御機構１５３の調整により行われる。
４．本実施形態の半導体集積回路装置の製造方法における金メッキ・プロセスの詳細説明（主に図１７から図４０）
図１７は本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの全体フローを示すブロック・フロー図である。図１８は本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの全体フローのカップ洗浄ステップ８６（図１７）の詳細フローを示すブロック・フロー図である。図１９は本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの全体フローの事前攪拌ステップ９０（図１７）の詳細フローを示すブロック・フロー図である。図２０は本願発明の一実施の形態の半導体集積回路装置の製造方法における金バンプ・メッキ・プロセスの全体フローのメッキ・ステップ９１（図１７）の詳細フローを示すブロック・フロー図である。図２１から図４０は、図１７から図２０の各ステップ（繰り返し的要素の関係で、複数のステップに対応するものもある）に対応するメッキ・カップ２４の状態を示す断面図である。これらに基づいて、セクション１で概要を説明した金バンプ・メッキ・プロセスの全体フローを詳細に説明する。
図１７に示すように、メッキ装置に導入された複数のウエハ１（たとえば３００φウエハ、４５０φその他の径のウエハでもよい）はフープ内で待機している（フープ内待機ステップ８１）。その後、ウエハ１は位置合わせされ（位置合わせステップ８２）、ウエハ表面処理される（ウエハ表面処理ステップ８３）。続いて、図２１に示すように、ウエハ１がメッキ・カップ２４内に導入される（カップ内導入ステップ８４；図１７）。なお、メッキ・カップ２４の下端部（底部）には多数の排出口３６からのメッキ液等を集めて循環システムへ送るための下端排出パイプ４４が設けられている。次に図２２に示すように、上部側面導入口３４（メッキカップにセットされたウエハの近傍に設けられたメッキ液導入口）からメッキ液の導入が開始する（メッキ液または洗浄液の導入ステップ８５；図１７）。更に、図２３に示すように、メッキ液２１の液面が上昇する。このときガスの一部はメッキ液２１の一部とともに下端排出パイプ４４を通して排出される。ここでは、洗浄用の薬液とメッキ用のメッキ液は同一のものを使用している。その方が、プロセス安定性が高く、装置構成が簡単になるからである。しかし、金含有析出物を溶解できるものであれば、洗浄用の薬液として使用可能である。従って、洗浄用の薬液（洗浄用薬液）として、メッキ液そのものを用いると、プロセス安定性が確保され、また、装置構成も簡単になるメリットがある。しかし、必要に応じて、若干組成を変えた洗浄用薬液を用いて、洗浄条件の最適化を図ってもよい。
また、ここではメッキ液として環境的に問題の少ない非シアン系メッキ液である亜硫酸金系のメッキ液（主要成分が亜硫酸金ナトリウム、エチレンジアミン、無機酸塩、他の微量添加物の水溶液）を用いている。主要組成等の一例を亜硫酸金系のメッキ液について示すとすれば、以下のごとくである。すなわち、たとえば金：８から１２グラム/リットル、タリウム：３．５から１０ミリグラム/リットル、ＳＯ３ ２−：２０から８０グラム/リットル、ＳＯ４ ２−：２０から８０グラム/リットル、ｐＨ：７．６から８、比重：１１から２５程度である。なお、タリウムは、ストレス緩和剤等として添加されている。
また、環境について十分な配慮が払われるのであれば、シアン系メッキ液を使用することも可能であることは言うまでもない。
このようにして、図２４に示すように、メッキ槽３８がほぼメッキ液２１（洗浄液または薬液）で満たされると、そのままメッキ液循環状態（メッキ液循環サブステップ１０１；図１８）となり、カップ洗浄ステップ８６（図１７）が開始する。このメッキ液循環サブステップ１０１は初回は、たとえば６０秒程度である。２サイクル以降は、たとえば１秒程度となる。続いて、図２５に示すように上部側面導入口３４からメッキ液が導入され、下端排出パイプ４４から排出される循環状態で、スターラ３７の左回り回転によりメッキ液２１の攪拌が行われる（左回転攪拌サブステップ１０２；図１８）。この時点では、メッキのための電流は印加されていない。スターラ３７の回転速度は、たとえば５０rpm程度である。また、回転時間は、たとえば２９秒程度である。その後、スターラ３７の左回り回転が停止して、循環状態に戻る（メッキ液循環サブステップ１０３）。この時間は、たとえば１秒程度である。図２７に示すように、スターラ３７が右回転してメッキ液２１の攪拌が行われる（右回転攪拌サブステップ１０４；図１８）。スターラ３７の回転速度は、たとえば５０rpm程度である。また、回転時間は、たとえば２９秒程度である。その後、図１８に示すように、メッキ液循環サブステップ１０１から右回転攪拌サブステップ１０４からなる洗浄サイクル１０６が必要に応じて繰り返し実行される。この繰り返し回数は、通常、５回から１０回程度が望ましい。この繰り返しサイクルの後、図２８に示すように、洗浄ステップ終了のためのメッキ液循環サブステップ１０５（図１８）に入る。この時間は、たとえば６０秒程度である。
カップ洗浄が終わると、メッキ液の循環が停止され、次のカップ反転ステップ８８（図１７）に移る。すなわち、図２９に示すように、カップが１８０度反転（倒立状態）される。なお、循環状態でカップを反転させてもよい。ただし、装置構成は複雑となる可能性がある。カップが反転された状態で図３０に示すように上部側面導入口３４（先に説明したように、カップの正立、倒立によって名称を変更すると混乱するので、導入口および排出口に関しては、重力の方向にかかわらず、カップの開放端を「上方」とした）からメッキ液２１が導入され、再びメッキ液の循環が開始される。このとき、カップ内部のガスはメッキ液２１に押し上げられて、秩序正しく下端排出パイプ４４（カップの底部であり、倒立状態であるから通常の意味では上方である）から排出されるので（メッキ液の完全充填）、気泡が残留する可能性が低減される。このようにして、図３０に示すように、メッキ液２１が完全充填（１００％充填）されると、そのまま、メッキ液２１をよく混ぜ合わせるための事前攪拌ステップ９０（図１７）のメッキ液循環サブステップ１１１（図１９）に入る。ここでは、メッキのための電流はまだ流していない。続いて、図３１に示すように、スターラ３７が左回り回転してメッキ液２１を攪拌する（左回転攪拌サブステップ１１２；図１９）。スターラ３７の回転速度は、たとえば５０rpm程度である。また、回転時間は、たとえば２９秒程度である。スターラ３７が停止すると図３２に示すように循環サブステップ１１３（図１９）に入る。この時間は、たとえば１秒程度である。次に図３３に示すように、スターラ３７が右回り回転してメッキ液２１を攪拌する（右回転攪拌サブステップ１１４；図１９）。スターラ３７の回転速度は、たとえば５０rpm程度である。また、回転時間は、たとえば２９秒程度である。その後、再びスターラ３７が停止すると図３４に示すようにメッキステップ９１（図１７）の循環サブステップ１２１（図２０）に入る。この時間は、たとえば１秒程度である。
図２０に示すように、メッキステップ９１（図１７）は１段目の低電流メッキ・サイクル１３６（たとえば電流密度０．２アンペア/ｄｍ２程度、すなわち第２のメッキ電流又は電流密度）と２段目の高電流メッキ・サイクル１３７（たとえば電流密度０．９アンペア/ｄｍ２程度、すなわち第1のメッキ電流又は電流密度）に分けられる。これを「２段メッキプロセス」という。これは、最初から急に高電流メッキを行うと、気泡の発生が懸念されるからである。なお、本実施形態ではウエハ・フェースアップ状態でメッキ処理をしているので、当初より気泡の混入（外部気泡）は極めて少ないが、２段メッキプロセスによれば、液内部からの気泡の発生（内部気泡）も低減することができる。たとえば、トータルで１５マイクロメータ程度のメッキをするのであれば、低電流メッキ・サイクル１３６でたとえば０．５から１マイクロメータ程度までメッキするのが望ましい。なお、時間的余裕があれば、更に延長してもよい。
循環サブステップ１２１（図２０）引き続き、図３１に示すように、スターラ３７が左回り回転してメッキ液２１を攪拌する（左回転攪拌サブステップ１２２；図２０）。このとき低電流のメッキ電流が印加されている（ここではじめてメッキ電流が印加される）。スターラ３７の回転速度は、たとえば１２０rpm程度である。また、回転時間は、たとえば５９秒程度である。その後、スターラ３７が停止すると図３２に示すように循環サブステップ１２３（図２０）に入る。このときはメッキ電流は切られている。この時間は、たとえば１秒程度である。次に、図３３に示すように、スターラ３７が右回り回転してメッキ液２１を攪拌する（右回転攪拌サブステップ１２４；図２０）。このとき低電流のメッキ電流が印加されている。スターラ３７の回転速度は、たとえば１２０rpm程度である。また、回転時間は、たとえば５９秒程度である。この低電流メッキ・サイクル１３６が図２０に示すように必要に応じて繰り返される。繰り返し回数は、たとえば２回から６回程度が適切である。
低電流メッキ・サイクル１３６が完了すると、図３４に示すように、再びスターラ３７が停止し、高電流メッキ・サイクル１３７（図２０）のメッキ液循環サブステップ１３１（図２０）に入る。このときはメッキ電流は切られている。この時間は、たとえば１秒程度である。次に図３１に示すように、スターラ３７が左回り回転してメッキ液２１を攪拌する（左回転攪拌サブステップ１３２；図２０）。このとき高電流のメッキ電流が印加されている。スターラ３７の回転速度は、たとえば１２０rpm程度である。また、回転時間は、たとえば５９秒程度である。その後、スターラ３７が停止すると図３２に示すように循環サブステップ１３３（図２０）に入る。このとき、メッキ電流は切られている。この時間は、たとえば１秒程度である。次に、図３３に示すように、スターラ３７が右回り回転してメッキ液２１を攪拌する（右回転攪拌サブステップ１３４；図２０）。このとき高電流のメッキ電流が印加されている。スターラ３７の回転速度は、たとえば１２０rpm程度である。また、回転時間は、たとえば５９秒程度である。この高電流メッキ・サイクル１３７が図２０に示すように必要に応じて繰り返される。繰り返し回数は、全部で１５マイクロメータ程度の厚さにメッキするのであれば、たとえば１０回から１５回程度が適切である。このとき、メッキ電流は切られ、スターラ３７が停止すると、メッキ・サイクルが終了し、図３４に示すように、循環サブステップ１３５（図２０）に入る。この時間は、たとえば６０秒程度である。各メッキ・サイクルの最終サイクルについては、メッキ厚さ調整の関係でサイクル途上において終了してもよい。
続いて、図３５に示すように、メッキ液２１の循環も停止される。ここで、図３６に示すように、メッキ・カップ２４が再度、反転されて正立状態に戻る（カップ再反転ステップ９２；図１７）。その後、図３７に示すように、メッキ液２１が下端排出パイプ４４から排出される。カップを再反転して、正立状態にして、メッキ液の排出を行うのは、上から下にメッキ液を流して、ウエハに異物等を付着させず、速やかにカップの底部から排出するためである。メッキ液２１が減少した分、上部側面導入口３４から窒素ガスがメッキ槽３８に供給される（メッキ液排出ステップ９３；図１７）。更に図３８に示すように、メッキ槽３８からメッキ液２１を完全に排出する。それに続いて、図３９に示すように、上部側面導入口３４から窒素ガスがメッキ槽３８に供給され、下端排出パイプ４４から排出されることにより、メッキ槽３８の内部の雰囲気を置換する窒素パージ・ステップ９４（図１７）が行われる。最後に、メッキ・カップ２４の蓋４２が開いて、ウエハ１が取り出される（ウエハ取り出しステップ９５；図１７）。
５．本願の一実施形態の半導体集積回路装置の製造方法の要部である金メッキ・プロセスにおけるタリウム添加量検出および、その管理の説明（主に図４１から図４５）
このセクションでは、他のセクションで説明したメッキ・プロセスにおけるメッキ液のタリウム添加量検出および、その管理について説明する。
通常、非シアン系電解金メッキ液におけるタリウム添加量は、ｐｐｍオーダであるから、その検出及び管理は、タイムラグが伴うサンプル取得による化学分析によっている。しかし、これでは実時間の管理は不可能であり、量産工程においては、大規模不良の発生を阻止することができない。
そこで、図１６のメッキシステムに図４１に示すようなタリウム添加量検出および管理システムを導入した。図４１に示すように、メッキ・カップ２４（メッキ・セル）に所定のメッキ電流を供給する定電流電源１５３にパラレルに接続されている電位差計１５４の検出信号を装置制御系１５５（個別または共通装置制御系）に供給して、メッキ電圧（メッキ・セルのアノードとカソード間の電位差）の推移をモニタするようになっている。このシステムの操作、条件の入力等は、制御端末１５６等から実行できる。このようなシステムによって得られたデータ等を以下説明する。
図４４は、図２０で説明した高電流メッキ・サイクル１３７におけるメッキ電圧の推移を示したデータプロット図である。図４４に示すように、激しく上下しているのは、メッキ液循環ステップ１３１，１３３のようなメッキ電流がオフの期間と回転撹拌ステップ１３２，１３４のようなメッキ電流がオンの期間が交互に繰り返されるためである。メッキ・サイクルを繰り返すうちに、変動は小さくなるが、これはメッキ液の状態が高電流に対応した状態になるのに時間を要するためと考えられる。また、この図４４から、外観不良のあるウエハでは、正常なウエハと比較して、初期ピーク電圧および収束電圧値が高いことがわかる。これは、以下のように説明できる。すなわち、非シアン系電解メッキ液による金メッキでは、タリウムが先ずウエハ（カソード）上に析出し、その後、析出したタリウムと液中の金が置換することによって、金メッキが進行すると考えられる。しかし、タリウム量が不足したメッキ液中では、この反応経路がうまく進行しないため、定電流電源１５３（図４１）が指定された電流を流すために出力電圧を急激に上昇させることになる。この傾向は、収束値にも同様に現れるが、初期ピーク電圧（各ステップの電流オンの直後に現れる電圧値のピーク）の方がはるかに大きな差となって現れる。これを模式的に表したのが、図４５である。
図４３は、各種の電流密度および液温における初期ピーク電圧（メッキ電圧ピーク値）とタリウム濃度の関係を整理したものである。図４３からわかるように、高電流密度で比較的液温が低温のとき（すなわち析出する金の粒塊が小さいときに）に初期ピーク電圧のタリウム濃度依存性が増大する。
図４４は、メッキ液温が摂氏４６度のときのメッキ電圧ピーク値とタリウム濃度の関係を示したものである。これからわかるように、タリウム濃度が減少するに従って、メッキ電圧ピーク値は、単調に上昇してゆく。
以上のことから、タリウム濃度の管理手法として、たとえば、以下のような手順を例示することができる。
（１）図４１のタリウム濃度管理システムにおいて、高電流メッキ・サイクル１３７（図２０）におけるメッキ電圧ピーク値の平均値（観測印加電圧）から図４２等を参照してタリウム濃度を自動算出する。
（２）算出濃度と標準濃度（たとえば、５．７ミリグラム/リットル）を比較して、たとえば算出濃度が４．５ミリグラム/リットル（これらを総称して「基準濃度」という）以上のときは、タリウム濃度が正常と判断して、メッキ処理を続行する（たとえば、次のウエハの処理に移る。以下同じ）。
（３）たとえば算出濃度が４ミリグラム/リットル以上で４．５ミリグラム/リットル未満のときは、自動的にメッキ液タンク４０（図４１）にタリウムまたはタリウム化合物が添加され、メッキ処理を続行する。タリウム化合物としては、たとえば、蟻酸タリウム、硫酸タリウム、硝酸タリウム、酸化タリウム等、またはこれらの混合物を例示することができる。なお、この場合は、メッキ処理中にタリウムまたはタリウム化合物を添加してもよいし、ウエハ間（先行ウエハの処理と後続ウエハの処理の間）において、添加してもよい。ただし、図１３のような複数のメッキカップでメッキ液循環系を共有する装置では、他のウエハに対するメッキ処理中に、タリウムまたはタリウム化合物を添加することとなる場合が多い。
（４）たとえば算出濃度が３．５ミリグラム/リットル以上で４ミリグラム/リットル未満のときは、一旦、メッキ処理を中断し、自動的にメッキ液タンク４０（図４１）にタリウムまたはタリウム化合物が添加され、メッキ液の均一化を待つ（たとえば２時間程度）。ここで、中断とは、次のウエハに対するメッキ処理に移らないことを言う。この場合は、ウエハ間（先行ウエハの処理と後続ウエハの処理の間）において、タリウムまたはタリウム化合物を添加するのが好適である。
（５）たとえば算出濃度が３．５ミリグラム/リットル未満のときは、一旦、メッキ処理を中断し、自動的にメッキ液タンク４０（図４１）のメッキ液を交換する。
ここで、（３）から（５）の場合において、これらの各対応は必須ではない。たとえば、単に「タリウム濃度が低いことを表示する」ことや「アラームを発信する」等の対応をしてもよい。
なお、基準濃度（基準上限濃度または基準上限濃度）の代わりに、観測印加電圧と図４２において、基準濃度等に対応する基準メッキ電圧（基準上限電圧、基準下限電圧）の関係で同様に管理してもよい。これらの基準濃度または基準メッキ電圧の値は、事前に、制御端末１５６（図４１）から入力される。
また、観測印加電圧のような平均値（または中間値）ではなく、代表的なステップの印加電圧のピーク値や収束値などを基準値との比較の対象としてもよい。ただし、ピーク値を利用する場合は、感度が高いというメリットがある。
なお、タリウム濃度検出については、図２０のように複数の電流密度のメッキ・ステップを適用するときは、高電流ステップで測定するのが有利であるが、単一のステップのときは、当然、当該ステップで同様にメッキ電流の推移を観測すればよい。この場合は、低電流ステップがないと考えればよい。
６．他のプロセスまたは装置構成の説明
本実施形態ではメッキカップを反転してメッキする形式の装置を用いたが、カップを反転せず、ウエハ・フェース・ダウンのままメッキする形式をとってもよい。その場合には、図１のカップ反転ステップ７４とカップ再反転ステップ７７をスキップするだけである（図１７で言えば、カップ反転ステップ８８およびカップ再反転ステップ９２である）。すなわち、洗浄と本メッキ工程において、メッキカップの姿勢（空間での向き、すなわち、ウエハのデバイス面の向き）をそれぞれの工程に最適なものにすることにより（その結果、それらの工程でメッキカップの姿勢が異なる）、高信頼性でかつ平坦性の高いバンプメッキが可能となる。メッキカップの姿勢は、正立と倒立のみを例示したが、必要に応じて、幾分斜めの姿勢をとってもよいことは、言うまでもない。
また、図１のカップ洗浄ステップ７２をメッキ処理をする製品ウエハ１をメッキ・カップ２４にセット（又はロード）して実行する例を説明したが、ウエハ１をセットせず単に蓋４２を閉めて、または、製品ウエハ１の代わりにダミー・ウエハをセットして、カップ洗浄ステップ７２を実行することも可能である。製品ウエハ１をセットしないやり方は、その間に製品ウエハに別の処理ができる等のメリットがある場合もある。なお、製品ウエハ１を使用しても、処理手順または時間配分等に十分留意すれば、スループット等を実質的に下げないで処理することができる。製品ウエハ１をメッキ・カップ２４にロードした状態で、洗浄を行う方が、処理の流れがスムースになるメリットがある。
更に、図１７の事前攪拌ステップ９０は必須ではないが、メッキ特性の安定化には有効である。
７．サマリ
以上本発明者によってなされた発明を実施形態に基づいて金バンプを形成する際のメッキプロセスを例にとって具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、金以外の半田バンプ、銀バンプ等の形成において同様に適用できることは言うまでもない。また、バンプ形成に限定されるものではなく、材料を扱う際に広く適用できることは言うまでもない。
また、本実施形態においては、レジスト膜に開口を設けて、その開口にメッキするプロセスについて説明したが、銅ダマシン・プロセス（または銀ダマシン・プロセス）のように、レジスト膜等を用いず、ウエハのほぼ全面に金属膜をメッキするプロセスにも適用できることは言うまでもない。
更に、前記実施形態では、主に高平坦性を確保しやすいカップ反転型（ウエハ・フェース・アップ型）のメッキ装置を例にとって、具体的に説明したが、本発明はそれに限定されるものではなく、現時点で広く使用されているカップを反転しないウエハ・フェース・ダウン型のメッキ装置においても、ほぼそのまま適用できることは言うまでもない。
１ ウエハ
１ａ ウエハの第１主面（デバイス面）
２ 析出物
３ 突起
１２ ポジ型レジスト膜
１５ 金バンプ電極
２１ メッキ液（薬液）
２２ 枚葉メッキ装置
２３ メッキ処理部
２４ メッキ・カップ
２５ ロードポート
２６ ウエハ収納容器
２７ ウエハ位置合わせ部
２８ 搬送ロボット
２９ 洗浄部
３０ リンス＆ドライ部
３１ 事前処理部
３２ カソード・リング電極
３３ リップ・シール
３４ ガス・液導入口
３５ アノード電極
３６ ガス・液排出口
３７ スターラ
３８ メッキ槽
４０ タンク
４１ スピンチャック
４２ 蓋
４４ 下端排出パイプ
５１ LCDドライバー用チップ
５２ 回路領域
５３ ＩＴＯ電極
５４ 異方性導電膜
５５ 液晶基板
６１ ファイナル・パッシベーション膜
６２ アルミニウム・パッド
６３ パッド開口
６４ 下層チタン膜
６５ 上層パラジウム膜
６６ レジスト開口
６７ ノズル
７１ ウエハ・ロード工程
７２ カップ洗浄工程
７４ カップ反転工程
７６ メッキ処理工程
７７ メッキ・カップ再反転工程
７８ ウエハ・アンロード工程
８１ フープ内待機ステップ
８２ 位置合わせステップ
８３ ウエハ表面処理ステップ
８４ カップ内導入ステップ
８５ メッキ液または洗浄液の導入ステップ
８６ カップ洗浄ステップ
８８ カップ反転ステップ
９０ 事前攪拌ステップ
９１ メッキ・ステップ
９２ カップ再反転ステップ
９３ メッキ液排出ステップ
９４ 窒素パージ・ステップ
９５ ウエハ取り出しステップ
１０１ メッキ液循環サブステップ
１０２ 左回転攪拌サブステップ
１０３ メッキ液循環サブステップ
１０４ 右回転攪拌サブステップ
１０５ メッキ液循環サブステップ
１１１ メッキ液循環サブステップ
１１２ 左回転攪拌サブステップ
１１３ 循環サブステップ
１１４ 右回転攪拌サブステップ
１２１ 循環サブステップ
１２２ 左回転攪拌サブステップ
１２３ 循環サブステップ
１２４ 右回転攪拌サブステップ
１３１ メッキ液循環サブステップ
１３２ 左回転攪拌サブステップ
１３３ 循環サブステップ
１３４ 右回転攪拌サブステップ
１３５ 循環サブステップ
１３６ 低電流メッキ・サイクル
１３７ 高電流メッキ・サイクル
１５１ 切り替え電磁弁
１５２ ポンプ
１５３ 流量制御機構（定電流電源）
１５４ 電位差計
１５５ 装置制御系（個別または共通装置制御系）
１５６ 制御端末

Claims (18)

  1. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）タリウムが添加された非シアン系の金メッキ液を用いて、半導体ウエハの第１主面上に電解メッキにより、金を主要な成分とする金系バンプ電極を形成する工程、
    ここで、前記工程（ａ）は、以下の下位工程を含む：
    （ａ１）前記金メッキ液への第1のメッキ電流の印加を開始する工程；
    （ａ２）前記下位工程（ａ１）の後に、前記第1のメッキ電流の印加を終了する工程；
    （ａ３）前記下位工程（ａ１）および前記下位工程（ａ２）の間の期間内のいずれかにおいて、前記金メッキ液への印加電圧をモニタすることにより、前記金メッキ液中の前記タリウムの添加量を監視する工程。
  2. 前記１項の半導体集積回路装置の製造方法において、前記モニタは、前記印加電圧と設定された基準上限電圧との関係を監視するものである。
  3. 前記２項の半導体集積回路装置の製造方法において、前記金メッキ液は、亜硫酸金系のメッキ液である。
  4. 前記３項の半導体集積回路装置の製造方法において、前記モニタする印加電圧は、前記期間内のピーク電圧である。
  5. 前記４項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
    （ｂ）前記下位工程（ａ３）の結果に基づいて、前記金メッキ液にタリウムまたはタリウム化合物を添加する工程。
  6. 前記４項の半導体集積回路装置の製造方法において、前記工程（ａ）は、更に、以下の下位工程を含む：
    （ａ４）前記下位工程（ａ３）の結果に基づいて、前記金メッキ液にタリウムまたはタリウム化合物を添加する工程。
  7. 前記５項の半導体集積回路装置の製造方法において、前記タリウムまたはタリウム化合物は、蟻酸タリウム、硫酸タリウム、硝酸タリウム、または酸化タリウムである。
  8. 前記４項の半導体集積回路装置の製造方法において、前記工程（ａ）は、更に、以下の下位工程を含む：
    （ａ５）前記下位工程（ａ１）の前に、前記金メッキ液への前記第1のメッキ電流よりも低い第２のメッキ電流を印加する工程。
  9. 前記４項の半導体集積回路装置の製造方法において、前記半導体集積回路装置は、ＬＣＤドライバ回路を有する。
  10. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）タリウムが添加された非シアン系の金メッキ液を用いて、半導体ウエハの第１主面上に電解メッキにより、金を主要な成分とする金系バンプ電極を形成する工程、
    ここで、前記工程（ａ）は、以下の下位工程を含む：
    （ａ１）前記金メッキ液への第1のメッキ電流の印加を開始する工程；
    （ａ２）前記下位工程（ａ１）の後に、前記第1のメッキ電流の印加を終了する工程；
    （ａ３）前記下位工程（ａ１）および前記下位工程（ａ２）の間の期間内のいずれかにおいて、前記金メッキ液への印加電圧をモニタする工程；
    （ａ４）前記下位工程（ａ１）の前に、前記金メッキ液中の前記タリウムの添加量を監視するための前記印加電圧の基準上限電圧を設定する工程。
  11. 前記１０項の半導体集積回路装置の製造方法において、前記モニタは、前記印加電圧と前記基準上限電圧との関係を監視するものである。
  12. 前記１１項の半導体集積回路装置の製造方法において、前記金メッキ液は、亜硫酸金系のメッキ液である。
  13. 前記１２項の半導体集積回路装置の製造方法において、前記モニタする印加電圧は、前記期間内のピーク電圧である。
  14. 前記１３項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
    （ｂ）前記下位工程（ａ３）の結果に基づいて、前記金メッキ液にタリウムまたはタリウム化合物を添加する工程。
  15. 前記１３項の半導体集積回路装置の製造方法において、前記工程（ａ）は、更に、以下の下位工程を含む：
    （ａ５）前記下位工程（ａ３）の結果に基づいて、前記金メッキ液にタリウムまたはタリウム化合物を添加する工程。
  16. 前記１４項の半導体集積回路装置の製造方法において、前記タリウムまたはタリウム化合物は、蟻酸タリウム、硫酸タリウム、硝酸タリウム、または酸化タリウムである。
  17. 前記１３項の半導体集積回路装置の製造方法において、前記工程（ａ）は、更に、以下の下位工程を含む：
    （ａ６）前記下位工程（ａ１）の前に、前記金メッキ液への前記第1のメッキ電流よりも低い第２のメッキ電流を印加する工程。
  18. 前記１３項の半導体集積回路装置の製造方法において、前記半導体集積回路装置は、ＬＣＤドライバ回路を有する。
JP2009259711A 2009-11-13 2009-11-13 半導体集積回路装置の製造方法 Expired - Fee Related JP5442400B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009259711A JP5442400B2 (ja) 2009-11-13 2009-11-13 半導体集積回路装置の製造方法
US12/917,804 US8026163B2 (en) 2009-11-13 2010-11-02 Manufacturing method of semiconductor integrated circuit device
CN201010557063.9A CN102097347B (zh) 2009-11-13 2010-11-12 半导体集成电路器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009259711A JP5442400B2 (ja) 2009-11-13 2009-11-13 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011105968A JP2011105968A (ja) 2011-06-02
JP5442400B2 true JP5442400B2 (ja) 2014-03-12

Family

ID=44011592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009259711A Expired - Fee Related JP5442400B2 (ja) 2009-11-13 2009-11-13 半導体集積回路装置の製造方法

Country Status (3)

Country Link
US (1) US8026163B2 (ja)
JP (1) JP5442400B2 (ja)
CN (1) CN102097347B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077619A (ja) * 2011-09-29 2013-04-25 Renesas Electronics Corp 半導体装置の製造方法
MY167318A (en) 2011-12-12 2018-08-16 Novellus Systems Inc Monitoring leveler concentrations in electroplating solutions
JP6022836B2 (ja) * 2012-07-18 2016-11-09 株式会社荏原製作所 めっき装置及び基板ホルダ洗浄方法
US9689083B2 (en) * 2013-06-14 2017-06-27 Lam Research Corporation TSV bath evaluation using field versus feature contrast
JP6011874B2 (ja) * 2013-07-01 2016-10-19 住友金属鉱山株式会社 めっき液に含まれる抑制剤の評価方法
JP6362337B2 (ja) * 2014-01-21 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10094038B2 (en) 2015-04-13 2018-10-09 Lam Research Corporation Monitoring electrolytes during electroplating
KR101643333B1 (ko) * 2015-06-11 2016-07-27 엘비세미콘 주식회사 범프 구조체의 제조방법
CN111819310B (zh) * 2018-03-07 2022-11-25 住友电气工业株式会社 镀膜以及镀覆部件
TWI774218B (zh) * 2021-01-28 2022-08-11 欣興電子股份有限公司 金屬凸塊結構及其製作方法與驅動基板
CN116559265B (zh) * 2023-07-05 2023-09-01 昆明理工大学 一种监测动态环境下金属粉体机械化学活化的方法及装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2944041B2 (ja) * 1989-08-21 1999-08-30 富士通株式会社 半導体装置の製造方法
JPH11243111A (ja) * 1998-02-25 1999-09-07 Noge Denki Kogyo:Kk 金めっきしたボンディングワイヤおよびその製造方法
US6280602B1 (en) * 1999-10-20 2001-08-28 Advanced Technology Materials, Inc. Method and apparatus for determination of additives in metal plating baths
WO2002068728A1 (de) * 2001-02-28 2002-09-06 Wieland Dental + Technik Gmbh & Co. Kg Bad zur galvanischen abscheidung von gold und goldlegierungen sowie dessen verwendung
JP3795769B2 (ja) * 2001-05-29 2006-07-12 大日本スクリーン製造株式会社 メッキ液の塩素濃度測定方法
JP2006291242A (ja) 2005-04-06 2006-10-26 Matsushita Electric Ind Co Ltd 金めっき液および金めっき方法および半導体装置の製造方法および半導体装置
JP2006322037A (ja) 2005-05-18 2006-11-30 Electroplating Eng Of Japan Co 金めっき液
KR100688833B1 (ko) * 2005-10-25 2007-03-02 삼성전기주식회사 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
CN100420007C (zh) * 2006-02-06 2008-09-17 中芯国际集成电路制造(上海)有限公司 半导体端电极结构及其制造方法
US20080277285A1 (en) * 2007-05-08 2008-11-13 Interuniversitair Microelektronica Centrum Vzw (Imec) Bipolar electroless processing methods
JP5336785B2 (ja) * 2007-08-07 2013-11-06 メタローテクノロジーズジャパン株式会社 バンプ形成用非シアン系電解金めっき浴及びバンプ形成方法
JP5134339B2 (ja) 2007-11-02 2013-01-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
US20110117736A1 (en) 2011-05-19
CN102097347B (zh) 2015-11-25
JP2011105968A (ja) 2011-06-02
CN102097347A (zh) 2011-06-15
US8026163B2 (en) 2011-09-27

Similar Documents

Publication Publication Date Title
JP5442400B2 (ja) 半導体集積回路装置の製造方法
JP5134339B2 (ja) 半導体集積回路装置の製造方法
US6806193B2 (en) CMP in-situ conditioning with pad and retaining ring clean
US20080057221A1 (en) Controlled ambient system for interface engineering
KR102581894B1 (ko) 도금 처리 방법 및 기억 매체
US20050217574A1 (en) Fixture and method for uniform electroless metal deposition on integrated circuit bond pads
JP2009238896A (ja) 半導体集積回路装置の製造方法
Pai et al. Copper as the future interconnection material
US20050239289A1 (en) Method for reducing integrated circuit defects
JP2010147267A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
US9735017B2 (en) Method of manufacturing semiconductor device
JP2007146286A (ja) 無電解めっき装置及び無電解めっき方法
JP2003147537A (ja) めっき装置及びめっき方法
US20040178058A1 (en) Electro-chemical deposition apparatus and method of preventing cavities in an ECD copper film
JP2006152415A (ja) めっき装置及びめっき方法
US20050076935A1 (en) Method of cleaning semiconductor surfaces
US6841470B2 (en) Removal of residue from a substrate
JP4503401B2 (ja) 金属膜の成膜方法及び配線の形成方法
US20070045833A1 (en) Copper bump barrier cap to reduce electrical resistance
JP2000012638A (ja) 半導体集積回路装置の製造方法
JP2006225715A (ja) めっき装置及びめっき方法
JP2009235459A (ja) 半導体装置の製造方法
WO2023028090A1 (en) Electrochemical depositions of ruthenium-containing materials
Datta Paradigm Shifts in Electronics Enabled by Electrochemical Micro/Nano Processing
WO2023043678A1 (en) Diffusion layers in metal interconnects

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131218

R150 Certificate of patent or registration of utility model

Ref document number: 5442400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees