JP6362337B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6362337B2
JP6362337B2 JP2014009004A JP2014009004A JP6362337B2 JP 6362337 B2 JP6362337 B2 JP 6362337B2 JP 2014009004 A JP2014009004 A JP 2014009004A JP 2014009004 A JP2014009004 A JP 2014009004A JP 6362337 B2 JP6362337 B2 JP 6362337B2
Authority
JP
Japan
Prior art keywords
plating
electrode
semiconductor device
manufacturing
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014009004A
Other languages
English (en)
Other versions
JP2015138852A (ja
Inventor
村上　善則
善則 村上
準 福間
準 福間
金岡　卓
卓 金岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014009004A priority Critical patent/JP6362337B2/ja
Priority to KR1020150002519A priority patent/KR20150087107A/ko
Priority to TW104101022A priority patent/TW201538807A/zh
Priority to US14/597,487 priority patent/US9735017B2/en
Priority to CN201510029447.6A priority patent/CN104795318A/zh
Publication of JP2015138852A publication Critical patent/JP2015138852A/ja
Application granted granted Critical
Publication of JP6362337B2 publication Critical patent/JP6362337B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/48—Electroplating: Baths therefor from solutions of gold
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/10—Agitating of electrolytes; Moving of racks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16—Electroplating with layers of varying thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は半導体装置の製造技術に関し、例えば電解めっき法を用いて形成されるめっき電極を有する半導体装置の製造工程に好適に利用できるものである。
非シアン系めっき液を用いた電解金めっき技術によって金バンプ電極を形成する工程中、めっき液への印加電圧をモニターすることにより、めっき液へのタリウムの添加量を検出して、タリウム添加濃度の減少による異常析出等のめっき不良の発生を抑制する技術が特開２０１１−１０５９６８号公報（特許文献１）に記載されている。
特開２０１１−１０５９６８号公報
半導体装置の外観検査において、半導体基板の主面上に電解金めっき法を用いて形成された電極（以下、金めっき電極と言う）の外観異常が多く報告された。しかし、その外観異常の多くは、めっき液中の成分の経時変化により、金めっき電極の表面が粗い状態から徐々に滑らかな状態へ変化したことに起因して、本来異物として検出する必要のない金の析出物を異物として検出した虚報であった。そこで、半導体装置の外観検査の虚報を減らすため、金めっき電極の表面状態の変化を抑制する必要があった。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置の製造方法は、電解金めっき法を用いて金めっき電極を形成する際、めっき装置の処理カップに備わるアノード電極とカソード電極との間を通電して、金めっき層を結晶成長させる工程と、アノード電極とカソード電極との間を通電しない工程とを交互に繰り返すことにより、積層した複数の金めっき層から成る金めっき電極を形成する。
一実施の形態によれば、金めっき電極の表面状態の変化が抑制できるので、半導体装置の外観検査の虚報を防止することができる。
本実施の形態による金めっき電極の製造工程中の半導体装置の要部断面図である。 図１に続く、半導体装置の製造工程中の図１と同じ箇所の要部断面図である。 図２に続く、半導体装置の製造工程中の図１と同じ箇所の要部断面図である。 図３に続く、半導体装置の製造工程中の図１と同じ箇所の要部断面図である。 図４に続く、半導体装置の製造工程中の図１と同じ箇所の要部断面図である。 図５に続く、半導体装置の製造工程中の図１と同じ箇所の要部断面図である。 本実施の形態による第１めっき装置に備わり、撹拌棒でめっき液を撹拌する構造の処理カップの要部断面図である。（ａ）は半導体ウェハを着脱する際の第１めっき装置の処理カップの態様を示す要部断面図、（ｂ）は半導体ウェハにめっきを施す際の第１めっき装置の処理カップの態様を示す要部断面図である。 本実施の形態による第１めっき装置を用いた場合のめっき処理の工程図である。 （ａ）は本実施の形態による第１めっき装置を用いためっき時のレシピ構成を示す説明図、（ｂ）は本発明者らが比較検討した第１めっき装置を用いためっき時のレシピ構成を示す説明図である。 （ａ）は本実施の形態による金めっき電極を模式的に示す断面図、（ｂ）は本発明者らが比較検討した金めっき電極を模式的に示す断面図である。 本実施の形態による通電ＯＮ時間および通電ＯＦＦ時間をパラメータとした金めっき電極の表面粗さを示すグラフ図、並びに各半導体ウェハの通電ＯＮ時間および通電ＯＦＦ時間をまとめた表である。 本実施の形態による第２めっき装置に備わり、噴流でめっき液を撹拌する構造の処理カップの要部断面図である。 （ａ）は本実施の形態による第２めっき装置を用いためっき時のレシピ構成を示す説明図、（ｂ）は本発明者らが比較検討した第２めっき装置を用いためっき時のレシピ構成を示す説明図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、「Ａから成る」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
まず、本実施の形態による半導体装置の製造方法がより明確となると思われるため、本発明者らによって見いだされた半導体装置の外観検査における課題について具体的に説明する。
本発明者らは、半導体装置に備わり、外部との電気的な接続に使用される外部電極に、パッド電極上にシード膜を介して電解金めっき法を用いて形成された金めっき電極、所謂ＯＰＭ（Over Pad Metallization）構造の電極を採用している。しかし、半導体装置の外観検査において、本来外観異常ではないにも関わらず、金めっき電極の外観異常が報告された。そこで、本発明者らは、その原因およびその対策について検討した。
金めっき電極を形成する工程においては、処理回数およびめっき液建浴からの経過時間が増すに従い、めっき液中の成分が経時変化して、金めっき電極の表面が徐々に粗い状態から滑らかな状態へと変化する。一方、金めっき電極の外観の明るさは、金めっき電極の表面状態に依存して変化する。すなわち、金めっき電極の表面が粗い場合（例えば０．０２５Ｒａｄ以上）は外観検査において金めっき電極の外観は暗く、金めっき電極の表面が滑らかな場合（例えば０．０２５Ｒａｄ未満）は外観検査において金めっき電極の外観は明るくなる。
従って、金めっき電極を形成する工程においては、処理回数およびめっき液建浴からの経過時間が増すに従い、金めっき電極の外観は徐々に暗い状態から明るい状態へと変化する。
ところで、金めっき電極を形成する工程においては、金が析出して、例えば２０〜１００μｍ径の大きさの金突起が形成されることがある。この金突起が金めっき電極の表面に形成されても半導体装置の歩留りを著しく低下させる等の不具合は生じないので、金突起が形成されていてもよい。また、外観検査において、外観が暗い金めっき電極（表面が粗い金めっき電極）上に金突起があっても金突起を認識せずに金めっき電極は外観正常と判断される。
しかし、外観が明るい金めっき電極（表面が滑らかな金めっき電極）上に金突起があると、外観検査において、金突起が異物と認識されて、本来正常である金めっき電極が外観異常と判断される。
以上のことから、半導体装置の外観検査の虚報を減らすためには、金めっき電極の表面を常に粗い状態、例えば０．０２５ｒａｄ以上とすることにより、外観検査において金突起が認識されないようにする必要があることが分かった。なお、めっき液中に含まれる亜硫酸と硫酸との濃度比を制御することにより、金めっき電極の表面を粗い状態に維持することができる。しかし、この方法では、めっき液の交換または亜硫酸添加を行う必要があり、製造コストが高くなるという問題がある。
（実施の形態）
≪金めっき電極の製造工程≫
本実施の形態による半導体装置の製造方法を図１〜図６を用いて工程順に説明する。図１〜図６は金めっき電極の製造工程を説明する半導体装置の要部断面図である。
まず、図１に示すように、半導体基板、ここでは円形の薄い板状に加工した半導体ウェハＳＷを準備し、この半導体ウェハＳＷの主面上に、複数の半導体素子および多層構造の配線等（図示は省略）を形成する。さらに、多層構造の配線等を覆う表面保護膜ＩＬ１を形成した後、例えば多層構造の配線のうちの最上層の配線と電気的に接続する、例えばアルミニウムを主導体としたパッド電極ＰＤを形成する。パッド電極ＰＤは、半導体ウェハＳＷの主面上に、例えばスパッタリング法によりアルミニウム膜を形成した後、このアルミニウム膜をホトリソグラフィ法およびドライエッチング法を用いて加工することにより形成される。パッド電極ＰＤの厚さは、例えば１μｍ程度である。なお、本実施の形態では、パッド電極ＰＤはアルミニウムを主導体とするとしたが、銅を主導体とすることもできる。
次に、図２に示すように、パッド電極ＰＤを覆うように、半導体ウェハＳＷの主面上に、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により酸化シリコン膜ＩＬ２ａを形成する。続いて、酸化シリコン膜ＩＬ２ａ上に、例えばプラズマＣＶＤ法により窒化シリコン膜ＩＬ２ｂを形成して、酸化シリコン膜ＩＬ２ａおよび窒化シリコン膜ＩＬ２ｂから成るパッシベーション膜ＩＬ２を形成する。パッシベーション膜ＩＬ２は、外部からの水分または不純物の侵入を防止し、α線の透過を抑制する機能を有する。酸化シリコン膜ＩＬ２ａの厚さは、例えば０．２μｍであり、窒化シリコン膜ＩＬ２ｂの厚さは、例えば０．６μｍである。
次に、図３に示すように、パッシベーション膜ＩＬ２をホトリソグラフィ法およびドライエッチング法を用いて加工することにより、パッド電極ＰＤの上面の周縁部以外を露出させるパッド開口部ＣＮ１をパッシベーション膜ＩＬ２に形成する。
次に、図４に示すように、半導体ウェハＳＷの主面上に、例えばスパッタリング法を用いてチタン膜およびパラジウム膜を順次形成して、チタン膜およびパラジウム膜から成るシード膜（下地膜）ＵＭを形成する。チタン膜は、パラジウムの半導体ウェハＳＷ側への拡散を防止するために設けられており、パラジウム膜は、後の工程で形成される金めっき電極の成長を促進させるために設けられている。チタン膜の厚さは、例えば０．１７５μｍ程度であり、パラジウム膜の厚さは、例えば０．１７５μｍ程度である。
次に、図５に示すように、シード膜ＵＭ上に、ホトリソグラフィ法を用いてレジストパターンＲＰを形成する。レジストパターンＲＰには、平面視においてパッド電極ＰＤ上に開口部ＣＮ２が設けられており、開口部ＣＮ２の底にシード膜ＵＭが露出している。開口部ＣＮ２の平面寸法は、パッド電極ＰＤの平面寸法よりも小さく、かつパッド開口部ＣＮ１の平面寸法よりも大きい。レジストパターンＲＰの厚さは、例えば１０μｍ程度である。
次に、電解金めっき法を用いて、レジストパターンＲＰの開口部ＣＮ２の内部に金めっき電極ＡＰを形成する。金めっき電極ＡＰの厚さは、例えば３μｍ程度である。また、金めっき電極ＡＰの表面の粗さは、例えば０．０２５Ｒａｄ以上である。なお、電解金めっき法を用いた金めっき電極ＡＰの形成方法の詳細については後述する。
次に、図６に示すように、レジストパターンＲＰを除去する。その後、金めっき電極ＡＰをマスクにしたウェットエッチング法を用いて不要な（露出した）シード膜ＵＭを除去する。以上の工程により、シード膜ＵＭを介してパッド電極ＰＤと電気的に接続された金めっき電極ＡＰが略完成する。
≪第１めっき装置を用いた金めっき電極の形成方法≫
本実施の形態による第１めっき装置を用いた金めっき電極（前述の図５に示す金めっき電極ＡＰ）の形成方法を以下に説明する。第１めっき装置は、撹拌棒でめっき液を撹拌する構造の処理カップを有している。
１．第１めっき装置の処理カップの内部構造：
まず、第１めっき装置の処理カップの内部構造を図７（ａ）および（ｂ）を用いて説明する。図７（ａ）および（ｂ）は第１めっき装置の処理カップの要部断面図であり、図７（ａ）は半導体ウェハを着脱する際の第１めっき装置の処理カップの態様を示す要部断面図、図７（ｂ）は半導体ウェハにめっきを施す際の第１めっき装置の処理カップの態様を示す要部断面図である。
なお、第１めっき装置の処理カップは底部および側壁部を有し、底部を下にした状態を正立状態とし、底部を上にした状態を倒立状態とする。すなわち、処理カップは１８０度上下反転するので、上下反転の有無にかかわらず、処理カップが正立状態のときを基準にして上下を定義する。また、処理カップの内部にはめっき槽があるが、めっき槽の下部と言うときはめっき槽の底面側を指し、めっき槽の上部と言うときはめっき槽の底面と対向し、蓋で覆われるめっき槽の開放面側を指す。
図７（ａ）に示すように、処理カップＴＣ１の内部にはめっき槽ＰＴ１がある。めっき槽ＰＴ１は底面ＢＯ１と側面とを有し、めっき槽ＰＴ１の底面ＢＯ１と対向する側は開放されている。このめっき槽ＰＴ１の開放面を塞ぐ蓋ＴＯが処理カップＴＣ１に備わっている。
めっき槽ＰＴ１の上部に、デバイス形成面（パターン面、主面）をめっき槽ＰＴ１の内部に向けて半導体ウェハＳＷが載置される。めっき槽ＰＴ１の中央部にはめっき液を撹拌するための撹拌棒（スターラ）ＳＢが設けられている。撹拌棒ＳＢはめっき槽ＰＴ１の中で回転するように制御される。
めっき槽ＰＴ１の中央部と底面ＢＯ１との間にはアノード電極ＡＥ１が設けられている。アノード電極ＡＥ１は、例えば酸化インジウム電極または白金電極等である。また、めっき槽ＰＴ１の側面の上部には半導体ウェハＳＷと電気的に接続するためのカソード電極（図示は省略）が設けられている。
めっき槽ＰＴ１の底面ＢＯ１にはめっき液を排出するための液排出口ＰＯが設けられている。また、めっき槽ＰＴ１の中央部よりも上側の側面にはめっき液を導入するための液導入口ＰＩ１が設けられている。
第１めっき装置の処理カップＴＣ１は、上下反転機構を有している。すなわち、半導体ウェハＳＷを処理カップＴＣ１に載置する際および半導体ウェハＳＷを処理カップＴＣ１から取り出す際には、図７（ａ）に示すように、半導体ウェハＳＷのデバイス形成面が下方を向く（ファイスダウン）。しかし、半導体ウェハＳＷにめっきを施す際には、図７（ｂ）に示すように、処理カップＴＣ１の上下が反転して、半導体ウェハＳＷのデバイス形成面が上方を向く（フェイスアップ）。
２．めっき処理の工程：
次に、めっき処理の工程を図８を用いて説明する。図８は第１めっき装置を用いた場合のめっき処理の工程図である。
＜ウェハ収納工程（図８の工程Ｓ１）＞
複数の半導体ウェハをウェハ収納容器、所謂フープ（Foup）に収納し、ウェハ収納容器を第１めっき装置に備わるロードポートにセットする。
＜位置合わせ工程（図８の工程Ｓ２）＞
搬送用ロボットによってフープ内で待機している半導体ウェハをフープから取り出してウェハ位置合わせ部へ搬送し、ウェハ位置合わせ部で半導体ウェハの位置合わせを行う。
＜前洗浄工程（図８の工程Ｓ３＞
搬送用ロボットによって半導体ウェハをウェハ位置合わせ部から洗浄部へ搬送し、洗浄部で半導体ウェハを純水により洗浄する。
＜電解めっき工程（図８の工程Ｓ４）＞
搬送用ロボットによって半導体ウェハを洗浄部からめっき部の処理カップへ搬送し、処理カップ内で半導体ウェハに電解めっきを施す。
＜水洗＆乾燥工程（図８の工程Ｓ５）＞
搬送用ロボットによって半導体ウェハをめっき部の処理カップから水洗＆乾燥部へ搬送し、水洗＆乾燥部で半導体ウェハの純水による水洗およびスピン乾燥を行う。
＜ウェハ収納工程（図８の工程Ｓ６）＞
搬送用ロボットによって半導体ウェハを水洗＆乾燥部から元のウェハ収納容器または必要に応じて他のウェハ収納容器へ搬送し、収納する。
３．電解金めっき法を用いた金めっき電極の形成方法：
次に、電解金めっき法を用いた金めっき電極の形成方法（電解めっき工程（前述の図８の工程Ｓ４））を前述の図７（ａ）および（ｂ）、図９（ａ）および（ｂ）、図１０（ａ）および（ｂ）、並びに図１１を用いて説明する。図９（ａ）は第１めっき装置を用いためっき時のレシピ構成を示す説明図である。図９（ｂ）は本発明者らが比較検討した第１めっき装置を用いためっき時のレシピ構成を示す説明図である。図１０（ａ）は金めっき電極を模式的に示す断面図である。図１０（ｂ）は本発明者らが比較検討した金めっき電極を模式的に示す断面図である。図１１は通電ＯＮ時間および通電ＯＦＦ時間をパラメータとした金めっき電極の表面粗さを示すグラフ図である。
＜電解めっき工程の動作１＞
前述の図７（ａ）に示すように、純水により洗浄された半導体ウェハＳＷを処理カップＴＣ１のめっき槽ＰＴ１へ搬送し、めっき槽ＰＴ１の上部に、デバイス形成面をめっき槽ＰＴ１の内部に向けて半導体ウェハＳＷを載置する。半導体ウェハＳＷを載置する際は、処理カップＴＣ１の底部が下となる正立状態である。続いて、処理カップＴＣ１に備わる蓋ＴＯを閉じて、めっき槽ＰＴ１の開放面を塞ぐ。
＜電解めっき工程の動作２＞
処理カップＴＣ１の上部（めっき槽ＰＴ１の中央部よりも上側の側面）に設けられた液導入口ＰＩ１からめっき液を供給し、めっき槽ＰＴ１内をめっき液で充填する。めっき液は非シアン系めっき液であり、例えば亜硫酸金系のめっき液（主要成分が亜硫酸金ナトリウム、エチレンジアミン、無機酸塩、他の微量添加物の水溶液）である。また、めっき液の温度は、例えば４０℃程度であり、めっき液の供給流量は、例えば５リットル／分程度である。
＜電解めっき工程の動作３＞
前述の図７（ｂ）に示すように、処理カップＴＣ１の上下を１８０度反転して、処理カップＴＣ１を倒立状態とする。従って、処理カップＴＣ１の底部が上に、めっき槽ＰＴ１の開放面を塞ぐ蓋ＴＯが下となり、半導体ウェハＳＷのデバイス形成面が上方を向く。ここでは、電解めっきのための通電は行っておらず、アノード電極ＡＥ１とカソード電極との間に電流は印加されていない。
＜電解めっき工程の動作４＞
次に、図９（ａ）に示すように、撹拌棒を正回転（左回り回転）させてめっき液を撹拌する（撹拌正転１）。このとき、アノード電極とカソード電極との間に連続して所定の電流を印加する（通電ＯＮ）。撹拌棒の回転速度は、例えば９０ｒｐｍ程度であり、通電ＯＮ時間は、例えば２０〜６０秒程度である。この連続通電により、シード膜上に金が等方的に結晶成長して金めっき層が形成される。
次に、撹拌棒の撹拌方向を正回転（左回り回転）から逆回転（右回り回転）へ切り替えるために、撹拌棒の正回転（左回り回転）を停止する。このとき、アノード電極とカソード電極との間に電流を印加しない（通電ＯＦＦ）。通電ＯＦＦ時間は、例えば２〜１５秒程度である。
次に、撹拌棒を逆回転（右回り回転）させてめっき液を撹拌する（撹拌反転１）。このとき、アノード電極とカソード電極との間に連続して所定の電流を印加する（通電ＯＮ）。撹拌棒の回転速度は、例えば９０ｒｐｍ程度であり、通電ＯＮ時間は、例えば２０〜６０秒程度である。この連続通電により、撹拌正転１で結晶成長した金めっき層上に新たな点を基準にして金が等方的に結晶成長し、新たに金めっき層が形成される。
次に、撹拌棒の撹拌方向を逆回転（右回り回転）から正回転（左回り回転）へ切り替えるために、撹拌棒の逆回転（右回り回転）を停止する。このとき、アノード電極とカソード電極との間に電流を印加しない（通電ＯＦＦ）。通電ＯＦＦ時間は、例えば２〜１５秒程度である。
次に、前述の撹拌正転１および前記撹拌反転１と同様にして、撹拌正転２（通電ＯＮ）、通電ＯＦＦ、撹拌反転２（通電ＯＮ）、通電ＯＦＦ、撹拌正転３（通電ＯＮ）、通電ＯＦＦ、および撹拌反転３（通電ＯＮ）を繰り返す。これにより、撹拌正転１、撹拌反転１、撹拌正転２、撹拌反転２、撹拌正転３、および撹拌反転３の各撹拌工程においてそれぞれ結晶成長した６層の金めっき層から成る金めっき電極が形成される。
各撹拌工程で形成される金めっき層の厚さは、電流密度、通電時間、めっき液温度、めっき液供給流量、撹拌棒の回転速度等に依存するが、本実施の形態では、例えば０．５μｍ程度であり、形成された金めっき電極の厚さは、例えば３μｍ程度となる。
ところで、従来の電解金めっき方法では、図９（ｂ）に示すように、撹拌棒の撹拌方向を切り替える時間、すなわち、アノード電極とカソード電極との間に電流を印加しない通電ＯＦＦ時間を、例えば１秒程度としている。これは、金の結晶成長の連続性が途切れないようにするためである。この場合、例えば図１０（ｂ）に示すように、等方的に金の結晶成長が進行して、比較的結晶粒径の大きい金の結晶から成る金めっき電極ＡＰＲが形成される。しかし、電解めっきを行っている際には、処理回数およびめっき液建浴からの経過時間が増すに従い、めっき液中の成分が経時変化する。このため、通電ＯＦＦ時間を１秒として連続して結晶成長した金めっき電極ＡＰＲの表面状態は、めっき液中の成分の経時変化の影響を受けて変化しやすい。一般的には、処理回数およびめっき液建浴からの経過時間が増すに従い、金めっき電極ＡＰＲの表面が徐々に粗い状態から滑らかな状態へと変化する。
しかしながら、本実施の形態による第１めっき装置を用いた電解金めっき方法では、撹拌棒の撹拌方向を切り替える時間、すなわち、アノード電極とカソード電極との間に電流を印加しない通電ＯＦＦ時間を、例えば２〜１５秒程度としている。この場合、例えば図１０（ａ）に示すように、各撹拌工程において通電を再開した時に、新たな点を基準にして等方的に金の結晶成長が進行して、比較的結晶粒径の小さい金の結晶から成る金めっき層が各撹拌工程において順次形成される。例えば前述の図９（ａ）のレシピ構成と対応させると、撹拌正転１において第１金めっき層Ｐ１が形成され、撹拌反転１において第２金めっき層Ｐ２が形成され、撹拌正転２において第３金めっき層Ｐ３が形成され、撹拌反転２において第４金めっき層Ｐ４が形成され、撹拌正転３において第５金めっき層Ｐ５が形成され、撹拌反転６において第６金めっき層Ｐ６が形成される。
これにより、凹凸が多く表面が粗い金めっき電極ＡＰが形成できるので、金めっき電極ＡＰの表面状態はめっき液中の成分の経時変化の影響を受けにくくなり、金めっき電極ＡＰは粗い表面状態を維持することができる。
アノード電極とカソード電極との間に電流を印加しない通電ＯＦＦ時間は、１５秒よりも長くなると、めっき処理時間が長くなり、めっき処理のスループットが低下する。また、２秒よりも短いと、金が連続して結晶成長するので、前述の図１０（ｂ）に示したように、比較的結晶粒径の大きい金の結晶が成長する。これらのことから、アノード電極とカソード電極との間に電流を印加しない通電ＯＦＦ時間は、例えば２〜１５秒が適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、量産に適した範囲としては３〜１１秒が考えられるが、さらに５〜７秒の間を中心値とする範囲が最も好適と考えられる。
また、アノード電極とカソード電極との間に電流を印加する通電ＯＮ時間は、通電ＯＦＦ時間よりも長く設定されるが、長すぎると比較的結晶粒径の大きい金の結晶から成る金めっき層が各撹拌工程において順次形成されて、表面が粗い金めっき電極ＡＰが形成できなくなる。このことから、アノード電極とカソード電極との間に電流を印加する通電ＯＮ時間は、例えば２０〜６０秒が適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。
図１１は、通電ＯＮ時間および通電ＯＦＦ時間をパラメータとした金めっき電極の表面粗さを示すグラフ図、並びに各半導体ウェハの通電ＯＮ時間および通電ＯＦＦ時間をまとめた表である。ここでは、各半導体ウェハ面内の９ヶ所において金めっき電極の表面粗さを測定し、その測定結果を示している。
図１１に示すように、ウェハＮｏ．♯０１とウェハＮｏ．Ｒｅｆとを比較すると、１秒よりも長い通電ＯＦＦ時間を設けることにより、金めっき電極の表面粗さが増加することが分かる。また、ウェハＮｏ．♯０１とウェハＮｏ．♯０２とウェハＮｏ．♯０３とを比較すると、通電ＯＮ時間が短くなるに従って、金めっき電極の表面粗さが増加することが分かる。例えばウェハＮｏ．Ｒｅｆの表面粗さの平均値は０．０２７ｒａｄであるが、ウェハＮｏ．♯０１（通電ＯＮ時間：５９秒）の表面粗さの平均値は０．０３２ｒａｄ、ウェハＮｏ．♯０２（通電ＯＮ時間：２９秒）の表面粗さの平均値は０．０３３ｒａｄ、ウェハＮｏ．♯０３（通電ＯＮ時間：２０秒）の表面粗さの平均値は０．０３８ｒａｄとなる。このように、めっき時に２〜１５秒程度の通電ＯＦＦ時間を設け、かつ通電ＯＮ時間を短くすることにより、表面の粗い金めっき電極ＡＰを形成することができる。
なお、本実施の形態では、撹拌工程数は撹拌正転１、撹拌反転１、撹拌正転２、撹拌反転２、撹拌正転３、および撹拌反転３の６回としたが、これに限定されるものではない。例えば金めっき電極ＡＰの厚さ、金めっき電極ＡＰの表面粗さ、めっき時のパラメータ（例えば電流密度、通電時間、めっき液温度、めっき液供給流量、、撹拌棒の回転速度）、めっき処理のスループット等を考慮して撹拌工程数は決定される。
また、本実施の形態では、撹拌正転を左回り回転とし、撹拌反転を右回り回転としたが、この逆、すなわち、撹拌正転を右回り回転とし、撹拌反転を左回り回転としてもよい。
＜電解めっき工程の動作５＞
前述の図７（ａ）に示すように、めっき槽ＰＴ１内へのめっき液の供給を停止した後、処理カップＴＣ１の上下を１８０度反転して、処理カップＴＣ１を正立状態とする。従って、処理カップＴＣ１の底部が下に、めっき槽ＰＴ１を塞ぐ蓋ＴＯが上となり、半導体ウェハＳＷのデバイス形成面が下方を向く。
＜電解めっき工程の動作６＞
めっき槽ＰＴ１内から液排出口ＰＯを介してめっき液を排出する。処理カップＴＣ１を正立状態としているので、めっき槽ＰＴ１の上から下に向かってめっき液が流れ、処理カップＴＣ１の底部から排出される。
＜電解めっき工程の動作７＞
めっき槽ＰＴ１の開放面を塞いでいる蓋ＴＯを開けて、処理カップＴＣ１から半導体ウェハＳＷを取り出す。
４．電解金めっき法を用いた金めっき電極の形成方法の変形例：
前述の３．電解金めっき法を用いた金めっき電極の形成方法（＜電解めっき工程の動作４＞）では、めっき時に２〜１５秒程度の通電ＯＦＦ時間を設け、かつ通電ＯＮ時間を短くすることにより、表面の粗い金めっき電極が形成できることを説明した。ここでは、表面の粗い金めっき電極の形成方法の変形例について表１を用いて説明する。表１は通電ＯＮ時間と、電流密度と、金めっき電極の表面粗さとの関係をまとめた表である。
Figure 0006362337
めっき時の通電ＯＮ時間を短くすると、比較的結晶粒径の小さい金の結晶が成長する。また、めっき時の電流密度を小さくすると、めっき速度（金の結晶成長の速度）が遅くなり、金の結晶粒の成長を抑えることができる。従って、表１に示すように、めっき時の通電ＯＮ時間を短くし、かつ電流密度を小さくすることによって、金めっき電極の表面を粗くすることができる。
さらに、めっき時に通電ＯＮ時間を短くし、かつ電流密度を小さくすることに加えて、前述した２〜１５秒程度の通電ＯＦＦ時間を設ければ、より表面の粗い金めっき電極を形成することができる。
≪第２めっき装置を用いた金めっき電極の形成方法≫
本実施の形態による第２めっき装置を用いた金めっき電極（前述の図５に示す金めっき電極ＡＰ）の形成方法を以下に説明する。第２めっき装置は、噴流でめっき液を撹拌する構造の処理カップを有している。
１．第２めっき装置の処理カップの内部構造：
第２めっき装置の処理カップの内部構造を図１２を用いて説明する。図１２は第２めっき装置の処理カップの要部断面図である。
図１２に示すように、第２めっき装置の処理カップＴＣ２は底部および側壁部を有し、処理カップＴＣ２の内部にはめっき槽ＰＴ２がある。めっき槽ＰＴ２は底面ＢＯ２と側面とを有し、めっき槽ＰＴ２の底面ＢＯ２と対向する側は開放されている。めっき槽ＰＴ２の上部に、デバイス形成面をめっき槽ＰＴ２の内部に向けて半導体ウェハＳＷが載置される。
めっき槽ＰＴ２の底面ＢＯ２側にはアノード電極ＡＥ２が設けられている。アノード電極ＡＥ２は、例えば酸化インジウム電極または白金電極等である。また、めっき槽ＰＴ２の側面の上部には半導体ウェハＳＷと電気的に接続するカソード電極ＣＥが設けられている。めっき槽ＰＴ２の底面ＢＯ２の中央部にはめっき液を供給するための液導入口ＰＩ２が設けられており、液導入口ＰＩ２から供給されためっき液はめっき槽ＰＴ２内を噴流して、めっき槽ＰＴ２の上部から排出される。
第２めっき装置は、前述した第１めっき装置と異なり、上下反転はしないので、半導体ウェハＳＷのデバイス形成面は常に（半導体ウェハＳＷを処理カップに載置する際、半導体ウェハＳＷを処理カップから取り出す際、および半導体ウェハＳＷにめっきを施す際）下方を向いている（フェイスダウン）。
２．電解金めっき法を用いた金めっき電極の形成方法：
次に、電解金めっき法を用いた金めっき電極の形成方法（電解めっき工程（前述の図８の工程Ｓ４））を前述の図１０（ａ）および（ｂ）、前述の図１２、並びに図１３（ａ）および（ｂ）を用いて説明する。図１３（ａ）は第２めっき装置を用いためっき時のレシピ構成を示す説明図である。図１３（ｂ）は本発明者らが比較検討した第２めっき装置を用いためっき時のレシピ構成を示す説明図である。
＜電解めっき工程の動作１＞
前述の図１２に示すように、純水により洗浄された半導体ウェハＳＷを処理カップＴＣ２のめっき槽ＰＴ２へ搬送し、めっき槽ＰＴ２の上部に、デバイス形成面をめっき槽ＰＴ２の内部に向けて半導体ウェハＳＷを載置する。ここで、半導体ウェハＳＷによってめっき槽ＰＴ１の開放面を塞ぐ。また、半導体ウェハＳＷのデバイス形成面の周縁部とカソード電極ＣＥとが接触する。
＜電解めっき工程の動作２＞
前述の図１２に示すように、処理カップＴＣ２の底部に設けられた液導入口ＰＩ２からめっき液を供給し、噴流によりめっき槽ＰＴ２内のめっき液を撹拌する。めっき液は非シアン系めっき液であり、例えば亜硫酸金系のめっき液（主要成分が亜硫酸金ナトリウム、エチレンジアミン、無機酸塩、他の微量添加物の水溶液）である。ここでは、電解めっきのための通電は行っておらず、アノード電極ＡＥ２とカソード電極ＣＥとの間に電流は印加されていない。
＜電解めっき工程の動作３＞
図１３（ａ）に示すように、アノード電極とカソード電極との間に所定時間、所定の電流を印加する（通電ＯＮ）。通電ＯＮ時間は、例えば２０〜６０秒程度である。この連続通電により、シード膜上に金が等方的に結晶成長して、第１金めっき層が形成される。
次に、アノード電極とカソード電極との間の通電を止めて（通電ＯＦＦ）、金の結晶成長を止める。通電ＯＦＦ時間は、例えば２〜１５秒程度である。
次に、再びアノード電極とカソード電極との間に所定時間、所定の電流を印加する（通電ＯＮ）。通電ＯＮ時間は、例えば２０〜６０秒程度である。ここでは、すでに形成された第１金めっき層上に新たな点を基準にして金が等方的に結晶成長して、第２金めっき層が形成される。
次に、アノード電極とカソード電極との間の通電を止めて（通電ＯＦＦ）、金の結晶成長を止める。通電ＯＦＦ時間は、例えば２〜１５秒程度である。
その後、上記通電ＯＮと上記通電ＯＦＦとを交互に繰り返すことにより、例えば前述の図１０（ａ）に示すように、複数の金めっき層が積層された金めっき電極ＡＰが形成される。
図１３（ｂ）に示すように、金の結晶成長の連続性が途切れないようにするために通電ＯＦＦ時間を設けない場合は、例えば前述の図１０（ｂ）に示すように、比較的結晶粒径の大きい金の結晶から成る金めっき電極ＡＰＲが形成される。そして前述したように、電解めっきを行っている際には、処理回数およびめっき液建浴からの経過時間が増すに従い、めっき液中の成分が経時変化する。このため、通電ＯＦＦ時間を設けずに結晶成長した金めっき電極ＡＰＲの表面状態は、めっき液中の成分の経時変化の影響を受けて変化しやすい。一般的には、処理回数およびめっき液建浴からの経過時間が増すに従い、金めっき電極ＡＰＲの表面が徐々に粗い状態から滑らかな状態へと変化する。
しかしながら、本実施の形態による第２めっき装置を用いた電解金めっき方法では、例えば前述の図１０（ａ）に示すように、比較的結晶粒径の小さい金の結晶から成る金めっき層を積層して金めっき電極ＡＰが形成される。これにより、凹凸が多く表面が粗い金めっき電極ＡＰが形成できるので、金めっき電極ＡＰの表面状態はめっき液中の成分の経時変化の影響を受けにくくなり、金めっき電極ＡＰは粗い表面状態を維持することができる。
アノード電極とカソード電極との間に電流を印加しない通電ＯＦＦ時間は、第１めっき装置の場合と同様に、例えば２〜１５秒が適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、量産に適した範囲としては３〜１１秒が考えられるが、さらに５〜７秒の間を中心値とする範囲が最も好適と考えられる。
また、アノード電極とカソード電極との間に電流を印加する通電ＯＮ時間は、第１めっき装置の場合と同様に、例えば２０〜６０秒が適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。
なお、本実施の形態では、通電ＯＮ時間を６回に区切ったが、これに限定されるものではない。例えば金めっき電極の厚さ、金めっき電極の表面粗さ、めっき時のパラメータ（例えば電流密度、通電時間、めっき液温度、めっき液供給流量、、撹拌棒の回転速度）、めっき処理のスループット等を考慮して通電ＯＮ時間の回数は決定される。
＜電解めっき工程の動作４＞
めっき槽ＰＴ２内へのめっき液の供給を停止した後、処理カップＴＣ２から半導体ウェハＳＷを取り出す（前述の図１２参照）。
≪本実施の形態による効果≫
このように、本実施の形態によれば、電解めっきを行っている際に、処理回数およびめっき液建浴からの経過時間が増すに従い、めっき液中の成分が経時変化しても、金めっき電極ＡＰの表面状態の変化が抑えられて、例えば０．２５ｒａｄ以上の表面粗さの表面状態を維持することができる。これにより、金めっき電極を形成する工程において、金が析出（外観検査において異常と判断する必要がない金の析出）しても、外観検査において金析出を認識せずに金めっき電極を外観正常と判断することができるので、半導体装置の外観検査の虚報を減らすことができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば前述した実施の形態では、金めっき電極の形成について説明したが、銅めっき電極またはニッケルめっき電極等の形成にも同様に適用できることは言うまでもない。
また、前述した実施の形態では、パッド電極に電気的に接続するＯＰＭ構造の金めっき電極について説明したが、金バンプ電極の形成にも同様に適用できることは言うまでもない。
ＡＥ１，ＡＥ２ アノード電極
ＡＰ，ＡＰＲ 金めっき電極
ＢＯ１，ＢＯ２ 底面
ＣＥ カソード電極
ＣＮ１ パッド開口部
ＣＮ２ 開口部
ＩＬ１ 表面保護膜
ＩＬ２ パッシベーション膜
ＩＬ２ａ 酸化シリコン膜
ＩＬ２ｂ 窒化シリコン膜
Ｐ１ 第１金めっき層
Ｐ２ 第２金めっき層
Ｐ３ 第３金めっき層
Ｐ４ 第４金めっき層
Ｐ５ 第５金めっき層
Ｐ６ 第６金めっき層
ＰＤ パッド電極
ＰＩ１，ＰＩ２ 液導入口
ＰＯ 液排出口
ＰＴ１，ＰＴ２ めっき槽
ＲＰ レジストパターン
ＳＢ 撹拌棒（スターラ）
ＳＷ 半導体ウェハ
ＴＣ１，ＴＣ２ 処理カップ
ＴＯ 蓋
ＵＭ シード膜（下地膜）

Claims (10)

  1. （ａ）めっき装置の処理カップに備わるアノード電極とカソード電極との間に電流を印加して、前記カソード電極と電気的に接続された半導体ウェハの主面上に、めっき電極を形成する工程、
    を含む半導体装置の製造方法であって、
    前記工程（ａ）は、
    （ａ１）前記アノード電極と前記カソード電極との間を通電して、めっき層を結晶成長させる工程、
    （ａ２）前記アノード電極と前記カソード電極との間を通電しない工程、を含み、
    前記工程（ａ１）と前記工程（ａ２）とを交互に繰り返して、前記工程（ａ１）で形成された前記めっき層を積層して前記めっき電極を形成し、
    積層された前記めっき層の結晶粒は、前記めっき層毎に不連続である、半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記工程（ａ２）の通電しない時間は２秒以上であり１５秒以下である、半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    前記工程（ａ２）の通電しない時間は３秒以上であり１１秒以下である、半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、
    前記工程（ａ２）の通電しない時間は５秒以上であり７秒以下である、半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、
    前記工程（ａ１）の通電する時間は、前記工程（ａ２）の通電しない時間よりも長い、半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、
    前記工程（ａ１）の通電する時間は、２０秒以上であり６０秒以下である、半導体装置の製造方法。
  7. 請求項１記載の半導体装置の製造方法において、
    前記めっき電極の表面粗さは０．０２５ｒａｄ以上である、半導体装置の製造方法。
  8. 請求項１記載の半導体装置の製造方法において、
    前記めっき電極は金、銅、またはニッケルを主要な成分とする、半導体装置の製造方法。
  9. 請求項１記載の半導体装置の製造方法において、
    前記工程（ａ）の前に、
    （ｂ）前記半導体ウェハの主面上にパッド電極を形成する工程、
    （ｃ）前記工程（ｂ）の後、前記パッド電極を覆うように、前記半導体ウェハの主面上に絶縁膜を形成する工程、
    （ｄ）前記工程（ｃ）の後、前記絶縁膜に開口部を形成して、前記パッド電極の上面を露出させる工程、
    （ｅ）前記工程（ｄ）の後、前記半導体ウェハの主面上にシード膜を形成する工程、
    をさらに含み、
    前記シード膜上に前記めっき電極が形成される、半導体装置の製造方法。
  10. 請求項９記載の半導体装置の製造方法において、
    前記パッド電極はアルミニウム膜から成り、前記シード膜はチタン膜およびパラジウム膜を順に形成した積層膜から成る、半導体装置の製造方法。
JP2014009004A 2014-01-21 2014-01-21 半導体装置の製造方法 Active JP6362337B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014009004A JP6362337B2 (ja) 2014-01-21 2014-01-21 半導体装置の製造方法
KR1020150002519A KR20150087107A (ko) 2014-01-21 2015-01-08 반도체 장치의 제조 방법
TW104101022A TW201538807A (zh) 2014-01-21 2015-01-13 半導體裝置之製造方法
US14/597,487 US9735017B2 (en) 2014-01-21 2015-01-15 Method of manufacturing semiconductor device
CN201510029447.6A CN104795318A (zh) 2014-01-21 2015-01-21 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014009004A JP6362337B2 (ja) 2014-01-21 2014-01-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015138852A JP2015138852A (ja) 2015-07-30
JP6362337B2 true JP6362337B2 (ja) 2018-07-25

Family

ID=53545438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014009004A Active JP6362337B2 (ja) 2014-01-21 2014-01-21 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9735017B2 (ja)
JP (1) JP6362337B2 (ja)
KR (1) KR20150087107A (ja)
CN (1) CN104795318A (ja)
TW (1) TW201538807A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6436531B2 (ja) * 2015-01-30 2018-12-12 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP7256382B2 (ja) * 2019-04-26 2023-04-12 日亜化学工業株式会社 発光装置の製造方法
MX2023002015A (es) 2020-08-18 2023-04-11 Enviro Metals Llc Refinamiento metálico.

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4869971A (en) * 1986-05-22 1989-09-26 Nee Chin Cheng Multilayer pulsed-current electrodeposition process
JPH042131A (ja) * 1990-04-18 1992-01-07 Fuji Electric Co Ltd バンプ電極の形成方法
JPH06188267A (ja) * 1992-12-18 1994-07-08 Nippon Sheet Glass Co Ltd 薄膜トランジスタアレイの製造方法
JP3289459B2 (ja) * 1993-12-29 2002-06-04 カシオ計算機株式会社 メッキ方法及びメッキ装置
JP3681306B2 (ja) * 1999-06-18 2005-08-10 沖電気工業株式会社 発光素子アレイ、ｌｅｄアレイ及び電子写真プリンタ
JP2002009248A (ja) * 2000-06-26 2002-01-11 Oki Electric Ind Co Ltd キャパシタおよびその製造方法
JP3681670B2 (ja) * 2001-09-25 2005-08-10 シャープ株式会社 半導体集積回路の製造装置および製造方法
US7008867B2 (en) * 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
US7736474B2 (en) * 2004-01-29 2010-06-15 Ebara Corporation Plating apparatus and plating method
JP2006131926A (ja) * 2004-11-02 2006-05-25 Sharp Corp 微細孔に対するメッキ方法、及びこれを用いた金バンプ形成方法と半導体装置の製造方法、並びに半導体装置
US7226856B1 (en) * 2004-11-15 2007-06-05 Kla-Tencor Technologies Corporation Nano-electrode-array for integrated circuit interconnects
JP5178064B2 (ja) * 2007-06-27 2013-04-10 富士フイルム株式会社 金属表面粗化層を有する金属層積層体及びその製造方法
JP5134339B2 (ja) * 2007-11-02 2013-01-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US8263795B2 (en) * 2007-11-05 2012-09-11 Air Products And Chemicals, Inc. Copper precursors for thin film deposition
US20130112564A1 (en) * 2008-05-15 2013-05-09 Solopower, Inc. Electroplating Solutions and Methods For Deposition of Group IIIA-VIA Films
JP5442400B2 (ja) 2009-11-13 2014-03-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP5333353B2 (ja) * 2010-06-14 2013-11-06 住友金属鉱山株式会社 半導体素子搭載用基板及びその製造方法
JP5714361B2 (ja) * 2011-03-01 2015-05-07 日本碍子株式会社 端子電極形成方法及びそれを用いた圧電／電歪素子の製造方法

Also Published As

Publication number Publication date
JP2015138852A (ja) 2015-07-30
KR20150087107A (ko) 2015-07-29
TW201538807A (zh) 2015-10-16
CN104795318A (zh) 2015-07-22
US20150206767A1 (en) 2015-07-23
US9735017B2 (en) 2017-08-15

Similar Documents

Publication Publication Date Title
JP5134339B2 (ja) 半導体集積回路装置の製造方法
TW591122B (en) Plating apparatus and method
JP5175871B2 (ja) めっき装置
JP5442400B2 (ja) 半導体集積回路装置の製造方法
US9293364B2 (en) Electroless plating apparatus and electroless plating method
JP6362337B2 (ja) 半導体装置の製造方法
JP4624738B2 (ja) めっき装置
JP2009293134A (ja) 電気化学堆積装置
CN103430287A (zh) 电镀式无铅凸点沉积
KR20210091823A (ko) 저온 구리-구리 직접 본딩
JP4136830B2 (ja) めっき装置
CN101986422A (zh) 制造半导体器件的方法及设备
TW201316386A (zh) 半導體處理中金屬沉積的方法及系統
JP5232844B2 (ja) めっき装置
TWI811532B (zh) 導線架
TWI789864B (zh) 電性連接結構及其製備方法
JP2010007153A (ja) めっき装置及びめっき方法
TW202208701A (zh) 半導體處理中伴隨微粒污染減輕的電氧化金屬移除
JP2006225715A (ja) めっき装置及びめっき方法
KR102602976B1 (ko) 도금 방법, 도금 장치, 프로그램을 기억하는 불휘발성의 기억 매체
JP2005116630A (ja) 配線形成方法及び装置
JPH09326395A (ja) 半導体装置の電極形成方法
TWI841618B (zh) 奈米雙晶銅結構的電沉積
JP4861024B2 (ja) 半導体装置の製造方法
JP2018014448A (ja) 基板の製造方法及び基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170620

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180626

R150 Certificate of patent or registration of utility model

Ref document number: 6362337

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150