JP3289459B2 - メッキ方法及びメッキ装置 - Google Patents
メッキ方法及びメッキ装置Info
- Publication number
- JP3289459B2 JP3289459B2 JP35389193A JP35389193A JP3289459B2 JP 3289459 B2 JP3289459 B2 JP 3289459B2 JP 35389193 A JP35389193 A JP 35389193A JP 35389193 A JP35389193 A JP 35389193A JP 3289459 B2 JP3289459 B2 JP 3289459B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- anode electrode
- electrode
- wafer
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electroplating Methods And Accessories (AREA)
Description
装置に関し、特にメッキ液を噴流させながら被メッキ面
にメッキを析出させるメッキ方法及びメッキ装置に関す
る。
する場合は、ウエハ用メッキ装置を用いてウエハのバン
プ電極形成面に金もしくは半田等のメッキを施してバン
プ電極を形成している。
す断面図である。図4において、ウエハ用メッキ装置1
は、メッキ槽2の内側にカップ3が設けられている。こ
のカップ3は、カップ3の本体上面にリング状のゴムシ
ート3aが設けられ、メッキ槽2とカップとが液路4に
よって連通されている。液路4には、メッキ槽2内に収
容されているイオン化された金等を含むメッキ液5をカ
ップ3内の底部中央に設けられたメッキ液噴流口6から
カップ3内に噴流させるための噴流ポンプ7を介在させ
ている。また、カップ3内の底部には網状のアノード電
極8が設けられ、リード線9を介して図示しないメッキ
電源部の陽極に接続されている。
ッキ電源部22とウエハ13との接続状態を示す図であ
る。図5に示すように、アノード電極8は、多数のメッ
キ液透過口21が設けられており、図4に示すメッキ液
噴流口6から噴出されるメッキ液はこのメッキ液透過口
21を通過してカップ3内に噴流される。そして、メッ
キ電源部22の陽極側には、単一に形成されたアノード
電極8がリード線9を介して接続され、陰極側には、カ
ソード電極側のウエハ(メッキ試料)13がリード線1
2を介して接続されている。
は、メッキ液流出孔10が設けられている。ゴムシート
3aの上面には、側面が略L字状のカソード電極11が
設けられており、このカソード電極11からリード線1
2を介して図5に示すメッキ電源部22の陰極に接続さ
れている。
面を下にしてゴムシート3a及びカソード電極11の上
面にウエハ13の下面周囲を密接させて配置している。
プ7を駆動させると、メッキ槽2内に収容されているメ
ッキ液5がメッキ液噴流口6からアノード電極8を通過
してカップ3内に噴流され、ウエハ13の下面中央部に
噴き付けられる。ウエハ13の下面中央部に噴き付けら
れたメッキ液5は、図4中の矢印で示すように、ウエハ
13の下面に沿って外側へ放射状に流れ、メッキ液流出
孔10から流出して、メッキ槽2内に回収される。この
とき、アノード電極8とカソード電極11との間にメッ
キ電流を流すと、ウエハ13の下面の所定位置に金メッ
キが施されることによりバンプ電極が形成される。
ハ表面に析出したバンプ電極の高さとウエハ位置との関
係を示す線図である。
うな従来のメッキ装置にあっては、図6に示すように、
析出されるパンプ電極の高さがウエハ13の中央部で高
く(高さaで示す)、ウエハ13の周辺部に行くに従っ
て低く(高さbで示す)なることがわかる。このよう
に、析出されるバンプ電極の高さは、ウエハ位置によっ
てバラツキが生じるため、ウエハ13の中央部と周辺部
で形成されるICチップ等の製造条件が異なってくると
いう問題がある。
されるバンプ電極の高さにバラツキが生じる原因は、必
ずしも明らかではないが、図4に示すように、ウエハ1
3の中央部ではメッキ液が電界に沿って流れており、メ
ッキ液中の金属イオンが効率良く移動して析出し易い状
態にあり、また、ウエハ13の周辺部ではメッキ液が電
界と垂直方向に流れ(図中の矢印)ているため、金属イ
オンがウエハ13表面に移動する前に横方向に流れるこ
とから、析出量が中央部と周辺部とで異なってくるもの
と考えられる。
さのメッキを施すことができるメッキ方法及びメッキ装
置を提供することを目的とする。
法は、メッキ液をカソード電極側に噴流させながらアノ
ード電極からメッキ電流を流してカソード電極に接続さ
れた被メッキ面にメッキを析出するメッキ方法におい
て、前記アノード電極を、それぞれ、相互に絶縁領域を
介して分割された、少なくとも中央アノード電極と周辺
アノード電極を含む複数に分割し、前記中央アノード電
極へのメッキ処理の通電時間を前記周辺アノード電極へ
のメッキ処理の通電時間よりも小さくして、前記被メッ
キ面に析出されるメッキ厚を制御することにより上記目
的を達成する。
噴流されるカップ上面にカソード電極に接続された被メ
ッキ面を持った試料を配置し、カップ内のアノード電極
からカソード電極側にメッキ電流を流して、被メッキ面
にメッキを析出するメッキ装置において、前記アノード
電極が、それぞれ、相互に絶縁領域を介して分割され
た、少なくとも中央アノード電極と周辺アノード電極を
含む複数に分割され、この分割された各アノード電極に
それぞれ接続されて、前記アノード電極毎に流すメッキ
処理の通電時間を可変させるメッキ電流制御手段を具備
し、前記中央アノード電極へのメッキ処理の通電時間が
前記周辺アノード電極へのメッキ処理の通電時間よりも
小さくなるように制御して、前記被メッキ面に析出され
るメッキ厚の分布を制御することにより上記目的を達成
する。
電極へのメッキ処理の通電時間を前記周辺アノード電極
へのメッキ処理の通電時間よりも小さくするので、被メ
ッキ面に析出されるメッキ厚がほぼ均一になるように制
御される。
の分布が不均一となる場合は、その不均一な分布状況に
応じてメッキ条件を部分的に変えることにより、メッキ
を均一な厚さで析出するように補正することができる。
理の通電時間を可変させるメッキ電流制御手段により、
中央アノード電極へのメッキ処理の通電時間を前記周辺
アノード電極へのメッキ処理の通電時間よりも小さくす
るので、被メッキ面に析出されるメッキ厚がほぼ均一に
なるように制御される。
ノード電極に流すメッキ電流の条件を変えることによ
り、カソード電極側に析出されるメッキ厚の分布を制御
することができる。
説明する図である。
0の構成を示すブロック図である。図1において、ウエ
ハ用メッキ装置30は、アノード電極31、メッキ液透
過孔32、絶縁領域33、中央アノード電極34、第1
周辺アノード電極35、第2周辺アノード電極36、第
3周辺アノード電極37、第4周辺アノード電極38、
リード線39,40,41,42,43、メッキ電流制
御部44、スイッチング回路45、メッキ電源部46、
CPU47、キー入力部48、メッキ試料(ウエハ)4
9から構成されている。
域33を介して5つの電極領域に分割されている。これ
はメッキ析出量がカソード電極側のウエハの中央部と周
辺部とで異なることから、アノード電極31を中央部の
中央アノード電極34と周辺部とに分割し、さらにその
周辺部を第1周辺アノード電極35、第2周辺アノード
電極36、第3周辺アノード電極37、第4周辺アノー
ド電極38のように放射状に4つに分割したものであ
る。そして、カソード側の被メッキ面に析出するメッキ
厚を制御する場合は、アノード電極を選択するととも
に、各アノード電極に流す電流量や通電時間を変えて行
っている。上記した中央アノード電極34、第1周辺ア
ノード電極35、第2周辺アノード電極36、第3周辺
アノード電極37、第4周辺アノード電極38には、そ
れぞれリード線39,40,41,42,43を介して
メッキ電流制御部44に接続されている。
チング回路45とメッキ電源部46とで構成されてお
り、例えば、メッキ電源部46を定電流源として、ここ
から出力される複数の出力に対してスイッチング回路4
5がスイッチング動作を行い、電流を流すオン時間と、
電流を流さないオフ時間との比であるデューティ比を変
えることにより、メッキ析出量を制御するものである。
メッキ電源部46から出力される電流量を各アノード電
極毎に変えることにより、メッキ析出量を制御するよう
にしてもよい。
力される電流量を各アノード電極毎に変えるとともに、
上記したメッキ電源部46から出力される電流量も各ア
ノード電極毎に変えて、その組合せによりメッキ析出量
を制御するようにしてもよい。
れるメッキ厚の分布データに従って、何れのアノード電
極に対してどのようにメッキ電流の通電制御を行うかを
演算し、この演算結果に従ってメッキ電流制御部44の
スイッチング回路45の各スイッチング素子に対するス
イッチング制御やメッキ電源部46の複数の出力端子か
ら出力される電流量を制御する。これにより、カソード
電極が接続されたウエハ49面に析出されるバンプ電極
の高さが、例えば、均一となるように制御することもで
きる。
成されており、以下その動作を説明する。
電流波形の一例を示す線図であり、図3は、本実施例の
ウエハ用メッキ装置でウエハ表面に析出したバンプ電極
の高さとウエハ位置との関係を示す線図である。
は、従来のようにアノード電極31の全体に同一のメッ
キ電流を通電してメッキ処理を行うと、被メッキ面上に
は図3で示す実線Aのような分布でバンプ電極が析出さ
れる。すなわち、ウエハ49の中央部のバンプは高く、
周辺部に行くに従ってバンプが低くなる。
を均一な高さに形成する場合は、中央アノード電極34
と、第1〜第4周辺アノード電極35〜38とに分け
て、異なるメッキ電流を通電するようにする。具体的に
は、図1のメッキ電源部46を定電流源として、ここか
ら一定の電流量を供給し、このメッキ電源部46からの
電流をスイッチング回路45によりオン/オフ制御する
ことにより、図2に示す所定のメッキ電流波形を形成す
るものである。このように、メッキ電流波形のオン時間
とオフ時間との比(デューティ比)を変えることによ
り、メッキの析出速度を変えることができる。
ッキ処理の開始から終了までの間は、第1〜第4周辺ア
ノード電極35〜38に対してオン状態のまま通電を継
続して行い、中央アノード電極34に対しては、例え
ば、メッキ時間T1 ,T2 をオン、T3 をオフ、T4 ,
T5 をオン、T6 をオフする……というように、メッキ
処理時間の2/3をオン時間とし、1/3をオフ時間と
する。このとき、T1 及びT2 の時間の間は、アノード
電極31の全体に同一のメッキ電流を通電しているの
で、図3の実線Aのような分布となる。次いで、T3 の
時間の間は、第1〜第4周辺アノード電極35〜38の
みがメッキ電流を通電しているので、ウエハ49の中央
部のバンプの高さが低くなり、周辺部のバンプが高く形
成されるので、図4の破線Bで示す分布となる。
0では、上記のようなメッキ電流の通電制御を行うこと
により、図3の実線Aで示した分布と破線Bで示した分
布とを合成した分布状況でバンプ電極が形成されること
になる。
エハ上に形成されるバンプの高さが中央部から周辺部に
至るまで均一となったバンプ電極を析出することができ
る。このような均一な分布を維持したバンプ電極をさら
に厚く形成する場合は、上記したメッキ電流制御を繰り
返し行う。これにより、ウエハ面内に析出されるバンプ
電極の高さの分布状況は、フラットな状態に保持されな
がらバンプ電極が形成される。
装置は、アノード電極を複数に分割した構造とし、それ
ぞれのアノード電極の位置に応じてメッキ電流を流す電
流量あるいは通電時間を変えることにより、被メッキ面
に析出されるメッキ厚の分布が変わり、ウエハ全面に均
一な高さのバンプ電極を形成することができるようにな
った。
されるバンプ電極の高さが均一となるように制御した
が、これに限定されるものではなく、意図的にウエハの
所定の場所に形成するバンプ電極の高さを他の場所に比
べて特に厚く形成するようにしたり、あるいは逆に薄く
形成するようにしたりする場合に利用することもでき
る。
つの領域に分割して実施したが、この分割数あるいは分
割形状に限定されるものではなく、メッキ厚の制御に適
した形状と分割数を適宜選択して実施することが可能で
ある。
央アノード電極へのメッキ処理の通電時間を前記周辺ア
ノード電極へのメッキ処理の通電時間よりも小さくする
ので、被メッキ面に析出されるメッキ厚がほぼ均一にな
るように制御することができる。
キ処理の通電時間を可変させるメッキ電流制御手段によ
り、中央アノード電極へのメッキ処理の通電時間を前記
周辺アノード電極へのメッキ処理の通電時間よりも小さ
くするので、被メッキ面に析出されるメッキ厚がほぼ均
一になるように制御することができる。
ロック図である。
例を示す線図であり、
析出したバンプ電極の高さとウエハ位置との関係を示す
線図である。
る。
エハとの接続状態を示す図である。
したバンプ電極の高さとウエハ位置との関係を示す線図
である。
Claims (2)
- 【請求項1】メッキ液をカソード電極側に噴流させなが
らアノード電極からメッキ電流を流してカソード電極に
接続された被メッキ面にメッキを析出するメッキ方法に
おいて、前記アノード電極を、それぞれ、相互に絶縁領域を介し
て分割された、少なくとも中央アノード電極と周辺アノ
ード電極を含む複数に分割し、前記中央アノード電極へ
のメッキ処理の通電時間を前記周辺アノード電極へのメ
ッキ処理の通電時間よりも小さくして、前記被メッキ面
に析出されるメッキ厚を制御することを特徴とするメッ
キ方法。 - 【請求項2】メッキ液が噴流されるカップ上面にカソー
ド電極に接続された被メッキ面を持った試料を配置し、
カップ内のアノード電極からカソード電極側にメッキ電
流を流して、被メッキ面にメッキを析出するメッキ装置
において、前記アノード電極が、それぞれ、相互に絶縁
領域を介して分割された、少なくとも中央アノード電極
と周辺アノード電極を含む複数に分割され、この分割さ
れた各アノード電極にそれぞれ接続されて、前記アノー
ド電極毎に流すメッキ処理の通電時間を可変させるメッ
キ電流制御手段を具備し、前記中央アノード電極へのメ
ッキ処理の通電時間が前記周辺アノード電極へのメッキ
処理の通電時間よりも小さくなるように制御して、前記
被メッキ面に析出されるメッキ厚の分布を制御すること
を特徴とするメッキ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35389193A JP3289459B2 (ja) | 1993-12-29 | 1993-12-29 | メッキ方法及びメッキ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35389193A JP3289459B2 (ja) | 1993-12-29 | 1993-12-29 | メッキ方法及びメッキ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07197299A JPH07197299A (ja) | 1995-08-01 |
JP3289459B2 true JP3289459B2 (ja) | 2002-06-04 |
Family
ID=18433921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35389193A Expired - Lifetime JP3289459B2 (ja) | 1993-12-29 | 1993-12-29 | メッキ方法及びメッキ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3289459B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19861248B4 (de) * | 1997-04-28 | 2005-03-17 | Mitsubishi Denki K.K. | Verfahren zum Beschichten einer Oberfläche eines Wafers |
JP3462970B2 (ja) * | 1997-04-28 | 2003-11-05 | 三菱電機株式会社 | メッキ処理装置およびメッキ処理方法 |
EP1055020A2 (en) * | 1998-02-12 | 2000-11-29 | ACM Research, Inc. | Plating apparatus and method |
DE19859466C2 (de) | 1998-12-22 | 2002-04-25 | Steag Micro Tech Gmbh | Vorrichtung und Verfahren zum Behandeln von Substraten |
WO2001014618A2 (en) * | 1999-08-26 | 2001-03-01 | Cvc Products, Inc. | Apparatus and method for electroplating a material layer onto a wafer |
JP2001316887A (ja) * | 2000-05-08 | 2001-11-16 | Tokyo Electron Ltd | メッキ処理装置 |
US7794573B2 (en) | 2003-12-05 | 2010-09-14 | Semitool, Inc. | Systems and methods for electrochemically processing microfeature workpieces |
DE102005014748B4 (de) * | 2005-03-31 | 2007-02-08 | Advanced Micro Devices, Inc., Sunnyvale | Technik zum elektrochemischen Abscheiden einer Legierung mit chemischer Ordnung |
JP4976120B2 (ja) * | 2006-06-14 | 2012-07-18 | 日本エレクトロプレイテイング・エンジニヤース株式会社 | ウェハーめっき方法 |
JP2008297586A (ja) * | 2007-05-30 | 2008-12-11 | Electroplating Eng Of Japan Co | 電解めっき装置 |
JP2012007201A (ja) * | 2010-06-23 | 2012-01-12 | Lapis Semiconductor Co Ltd | めっき装置 |
TWI550139B (zh) | 2011-04-04 | 2016-09-21 | 諾菲勒斯系統公司 | 用於裁整均勻輪廓之電鍍裝置 |
JP6362337B2 (ja) | 2014-01-21 | 2018-07-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN110512248B (zh) * | 2018-05-21 | 2022-04-12 | 盛美半导体设备(上海)股份有限公司 | 电镀设备及电镀方法 |
CN110699740A (zh) * | 2019-10-12 | 2020-01-17 | 常德威尔博金属表面处理有限责任公司 | 一种中央阳极电镀设备 |
-
1993
- 1993-12-29 JP JP35389193A patent/JP3289459B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07197299A (ja) | 1995-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3289459B2 (ja) | メッキ方法及びメッキ装置 | |
US4466864A (en) | Methods of and apparatus for electroplating preselected surface regions of electrical articles | |
US6551483B1 (en) | Method for potential controlled electroplating of fine patterns on semiconductor wafers | |
US6033540A (en) | Plating apparatus for plating a wafer | |
US6881318B2 (en) | Dynamic pulse plating for high aspect ratio features | |
US7001492B2 (en) | Systems for electroplating metal onto a layer of low conductivity material | |
KR20010089210A (ko) | 변조된 파형을 사용한 금속의 전기화학적 증착 방법 | |
KR20210011983A (ko) | 전기 도금 장치 및 전기 도금 방법 | |
US6344126B1 (en) | Electroplating apparatus and method | |
US2893929A (en) | Method for electroplating selected regions of n-type semiconductive bodies | |
KR20060097901A (ko) | 도금 처리 장치 및 이를 이용한 도금 처리 방법 | |
JP4058307B2 (ja) | メッキ装置 | |
JP3096296B1 (ja) | 電解めっき処理装置 | |
US7211175B1 (en) | Method and apparatus for potential controlled electroplating of fine patterns on semiconductor wafers | |
JP2538705Y2 (ja) | めっき処理装置 | |
US20070080066A1 (en) | Plating apparatus and manufacturing process for semiconductor device | |
JPH05263288A (ja) | 電気めっき方法 | |
JPH11135462A (ja) | 半導体製造装置 | |
JP3212266B2 (ja) | バンプ形成装置およびバンプ形成方法 | |
JP6740428B1 (ja) | 電解剥離装置 | |
JP2000034599A (ja) | めっき用電極およびめっき装置ならびにめっき方法 | |
JPH10214838A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
JPH11181590A (ja) | 電解めっき方法および装置 | |
JPH0329876B2 (ja) | ||
JP3074023B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120322 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130322 Year of fee payment: 11 |