JPH042131A - バンプ電極の形成方法 - Google Patents
バンプ電極の形成方法Info
- Publication number
- JPH042131A JPH042131A JP2102398A JP10239890A JPH042131A JP H042131 A JPH042131 A JP H042131A JP 2102398 A JP2102398 A JP 2102398A JP 10239890 A JP10239890 A JP 10239890A JP H042131 A JPH042131 A JP H042131A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- thickness
- bump
- forming
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000007747 plating Methods 0.000 claims abstract description 45
- 238000000576 coating method Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 20
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000009713 electroplating Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 13
- 239000010931 gold Substances 0.000 abstract description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052737 gold Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路チップ等のバンプ電極の形成
方法に関し、特に、そのバンプの形状を制御して形成す
る方法に関Iろ。
方法に関し、特に、そのバンプの形状を制御して形成す
る方法に関Iろ。
従来、半導体集積回路ウェハに電解メッキ法によってバ
ンプ電極を形成する場合には、第2図に示すように、ウ
ェハに形成されたAl電極2上にプラズマ窒化膜等の保
護膜3を形成し、この保護膜3に開口部4を作り、この
開口部4上に多層金属膜5を被覆する。この多層金属膜
5は、バンプ電極の密着性を高め、異種金属の拡散を防
止するために設けるものである。次に、この上に、1〜
3μmの厚さにレジスト6を塗布し、開口部4の上方を
被覆するレジスト6の部分を選択的にフォトリソグラフ
ィー法によって除去し、メッキ用開口部7を形成する。
ンプ電極を形成する場合には、第2図に示すように、ウ
ェハに形成されたAl電極2上にプラズマ窒化膜等の保
護膜3を形成し、この保護膜3に開口部4を作り、この
開口部4上に多層金属膜5を被覆する。この多層金属膜
5は、バンプ電極の密着性を高め、異種金属の拡散を防
止するために設けるものである。次に、この上に、1〜
3μmの厚さにレジスト6を塗布し、開口部4の上方を
被覆するレジスト6の部分を選択的にフォトリソグラフ
ィー法によって除去し、メッキ用開口部7を形成する。
この状態でウェハに金、銅などの電解メッキを施すこと
により、多層金属膜5の露出したメッキ用開口部7上に
茸型のバンブ電極8が形成される。
により、多層金属膜5の露出したメッキ用開口部7上に
茸型のバンブ電極8が形成される。
上記のウェハから作られた集積回路チップは、テープキ
ャリア方式等によって配線基板にボンディングされるが
、集積囲路チップの熱サイクル試験等における信顛性を
向上させるために、配線基板と集積回路チップ間の間隔
を拡げることが要請されている。このため、上記従来の
バンブ電極の形成方法において、配線基板との接続を担
うバンブ電極を60μm以上の高さにする必要があると
されている。しかしながら、バンブ電極を高(すると1
〜3μmの厚さのレジスト膜6の上でバンブ電極8が周
囲に拡がるため、ウェハ上の占有面積が増加し、高密度
にバンブ電極を形成することができない。一方、バンブ
電極の幅を制限しながらバンブ電極を高くするため、メ
ッキ用開口部7の面積を小さくした場合にはバンブ電極
の密着強度が低下したり、メッキ付着が正常に行なわれ
ない事態が発生する場合がある。更に、レジスト膜6の
膜厚を厚くしてバンブ電極の幅の拡がりを防止しようと
しても、30μm以上の膜厚のレジスト膜を充分に露光
することは困難であり、しかも膜厚が大きくなるに従っ
てレジスト膜の膜厚均一性が悪化するという問題点があ
る。
ャリア方式等によって配線基板にボンディングされるが
、集積囲路チップの熱サイクル試験等における信顛性を
向上させるために、配線基板と集積回路チップ間の間隔
を拡げることが要請されている。このため、上記従来の
バンブ電極の形成方法において、配線基板との接続を担
うバンブ電極を60μm以上の高さにする必要があると
されている。しかしながら、バンブ電極を高(すると1
〜3μmの厚さのレジスト膜6の上でバンブ電極8が周
囲に拡がるため、ウェハ上の占有面積が増加し、高密度
にバンブ電極を形成することができない。一方、バンブ
電極の幅を制限しながらバンブ電極を高くするため、メ
ッキ用開口部7の面積を小さくした場合にはバンブ電極
の密着強度が低下したり、メッキ付着が正常に行なわれ
ない事態が発生する場合がある。更に、レジスト膜6の
膜厚を厚くしてバンブ電極の幅の拡がりを防止しようと
しても、30μm以上の膜厚のレジスト膜を充分に露光
することは困難であり、しかも膜厚が大きくなるに従っ
てレジスト膜の膜厚均一性が悪化するという問題点があ
る。
そこで、本発明は上記間号点を解決するものであり、そ
の課題は、バンブ電極の周囲への拡がりを完全に防止し
た上で、任意の高さに形成できるバンブ電極の形成方法
を提供することにある。
の課題は、バンブ電極の周囲への拡がりを完全に防止し
た上で、任意の高さに形成できるバンブ電極の形成方法
を提供することにある。
上記問題点を解決するために、本発明が講じた手段は、
基板上の下地層の上に被覆材を塗布し、その被覆材にバ
ンプ用開口部を形成し、そのバンプ用開口部内に電解メ
ッキを施して被覆材の厚さとほぼ等しい厚さを有するメ
ッキ層を形成した後において、 (1)その被覆材及びメッキ層の上に更に被覆材を塗布
する工程 (2)この被覆材のメッキ層直上においてバンプ用開口
部を形成する工程 (3)バンプ用開口部内に電解メッキを施して、塗布し
た被覆材の厚さとほぼ等しい厚さを有するメッキ層を形
成する工程 の各工程を設け、この(1)〜(3)の各工程を1回又
は複数回行なうものである。
基板上の下地層の上に被覆材を塗布し、その被覆材にバ
ンプ用開口部を形成し、そのバンプ用開口部内に電解メ
ッキを施して被覆材の厚さとほぼ等しい厚さを有するメ
ッキ層を形成した後において、 (1)その被覆材及びメッキ層の上に更に被覆材を塗布
する工程 (2)この被覆材のメッキ層直上においてバンプ用開口
部を形成する工程 (3)バンプ用開口部内に電解メッキを施して、塗布し
た被覆材の厚さとほぼ等しい厚さを有するメッキ層を形
成する工程 の各工程を設け、この(1)〜(3)の各工程を1回又
は複数回行なうものである。
ここで、1工程で塗布される被覆材の厚さは10〜30
μmであり、前記各工程は、メッキ層の厚さが60〜1
80μmになるまで繰り返し行なう場合もある。
μmであり、前記各工程は、メッキ層の厚さが60〜1
80μmになるまで繰り返し行なう場合もある。
(作用)
かかる手段によれば、メッキ工程においては、その工程
直前に塗布した被覆材の厚さ分とほぼ等しい厚さのメッ
キ層を形成するため、従来のように被覆材の上にメッキ
層が拡がることがなく、しかも、被覆材塗布工程、開口
部形成工程及びメッキ工程を複数回繰り返すことによっ
て、所望の高さを有するバンブ電極を形成することがで
きる。
直前に塗布した被覆材の厚さ分とほぼ等しい厚さのメッ
キ層を形成するため、従来のように被覆材の上にメッキ
層が拡がることがなく、しかも、被覆材塗布工程、開口
部形成工程及びメッキ工程を複数回繰り返すことによっ
て、所望の高さを有するバンブ電極を形成することがで
きる。
したがって、バンブ電極を高密度に配置することができ
るとともに、−回のレジスト塗布量を10〜30μmと
し、これとほぼ等しい厚さのメッキ層を繰り返し形成す
ることによって、バンブ電極の高さを60〜180μm
に形成することが可能であり、半導体集積回路チップの
温度サイクルに対する信転性を高めることができる。
るとともに、−回のレジスト塗布量を10〜30μmと
し、これとほぼ等しい厚さのメッキ層を繰り返し形成す
ることによって、バンブ電極の高さを60〜180μm
に形成することが可能であり、半導体集積回路チップの
温度サイクルに対する信転性を高めることができる。
(実施例〕
次に、図面を参照して、本発明の詳細な説明する。第1
図(a)に示すように、半導体集積回路基板1上にA
x %:極。を形成し、プラズマCvD法により、この
上をシリコン窒化膜3で被覆する。A!電極2上に形成
されたこのシリコン窒化膜3の一部はドライエツチング
法等により選択的にエツチングされて、開口部4が設け
られ、これらの上に、T i / P d / A u
の3Nの金属からなる多層金属膜5を形成して、開口部
4を通してA!電極2に導通させる。次に、この上にポ
ジ型のフォトレジスト6aを10〜30μm内の厚さに
塗布した後、フォトレジスト6aの前記開口部4の上方
に塗布された部分を選択的に露光し、現像してメッキ用
開口部7aを設ける。
図(a)に示すように、半導体集積回路基板1上にA
x %:極。を形成し、プラズマCvD法により、この
上をシリコン窒化膜3で被覆する。A!電極2上に形成
されたこのシリコン窒化膜3の一部はドライエツチング
法等により選択的にエツチングされて、開口部4が設け
られ、これらの上に、T i / P d / A u
の3Nの金属からなる多層金属膜5を形成して、開口部
4を通してA!電極2に導通させる。次に、この上にポ
ジ型のフォトレジスト6aを10〜30μm内の厚さに
塗布した後、フォトレジスト6aの前記開口部4の上方
に塗布された部分を選択的に露光し、現像してメッキ用
開口部7aを設ける。
このめっき用開口部7aに金の電解メッキを施すが、こ
こで、第1図(b)に示すように、メッキ層8aの厚さ
は、フォトレジスト6aの厚さとほぼ等しくして、メッ
キ用開口部7aの開口面積よりもメッキ層8aが拡がら
ないようにする。この後、フォトレジスト6a及びメッ
キJi8aの上に再びフォトレジスト6bを塗布し、メ
ッキ層8aに合致させてメッキ用開口部7bを開口しく
第1図(C))、再ひメッキ層dbをフオトレジス)6
bの厚さとほぼ等しい厚さに形成する。このように、フ
ォトレジストを塗布する工程、めっき用開口部を形成す
る工程及びメッキ工程からなる3工程を繰り返すことに
よって、第1図(d)に示すように、メッキ層8a、8
b、8c・・・の結合による60μm以上の厚さのメッ
キ層が得られる。最後に、周囲のレジスト6a、6b、
6c・・・及び多層金属膜5をエツチングにより除去し
て、バンブ電極を形成する。
こで、第1図(b)に示すように、メッキ層8aの厚さ
は、フォトレジスト6aの厚さとほぼ等しくして、メッ
キ用開口部7aの開口面積よりもメッキ層8aが拡がら
ないようにする。この後、フォトレジスト6a及びメッ
キJi8aの上に再びフォトレジスト6bを塗布し、メ
ッキ層8aに合致させてメッキ用開口部7bを開口しく
第1図(C))、再ひメッキ層dbをフオトレジス)6
bの厚さとほぼ等しい厚さに形成する。このように、フ
ォトレジストを塗布する工程、めっき用開口部を形成す
る工程及びメッキ工程からなる3工程を繰り返すことに
よって、第1図(d)に示すように、メッキ層8a、8
b、8c・・・の結合による60μm以上の厚さのメッ
キ層が得られる。最後に、周囲のレジスト6a、6b、
6c・・・及び多層金属膜5をエツチングにより除去し
て、バンブ電極を形成する。
このようにして形成したバンブ電極は、フォトレジスト
のメッキ用開口部内にのみ堆積されるメッキ層の積み重
ねによって形成されるため、その断面がメッキ用開口部
の開口面積に限定され、周囲に拡大することがない。し
たがって、バンブ電極を高密度に配置しても隣接電極間
の導通のおそれがない。また、一般に熱サイクルに対す
る集積回路チップの耐久性を向上させるためには、バン
ブ電極の高さを60μm以上にする必要があると言われ
ているが、各工程を複数回繰り返すことを特徴とする上
記方法においては、60μm以上の高さのバンブ電極を
容すに形成できる。
のメッキ用開口部内にのみ堆積されるメッキ層の積み重
ねによって形成されるため、その断面がメッキ用開口部
の開口面積に限定され、周囲に拡大することがない。し
たがって、バンブ電極を高密度に配置しても隣接電極間
の導通のおそれがない。また、一般に熱サイクルに対す
る集積回路チップの耐久性を向上させるためには、バン
ブ電極の高さを60μm以上にする必要があると言われ
ているが、各工程を複数回繰り返すことを特徴とする上
記方法においては、60μm以上の高さのバンブ電極を
容すに形成できる。
以上説明したように、本発明は、バンブ電極の形成方法
において、レジスl布工程、メッキ用開口部形成工程及
びメッキ工程を複数回繰り返すことに特徴を有するので
、バンブ電極の周囲への拡がりを防止して、その基板上
における占有面積を拡大することなく、バンブ電極を充
分に高く形成することができる。したがって、熱サイク
ルに対する耐久性を高めることができ、しかも、これに
よって、バンブ電極の高密度配置が妨げられることかな
い。
において、レジスl布工程、メッキ用開口部形成工程及
びメッキ工程を複数回繰り返すことに特徴を有するので
、バンブ電極の周囲への拡がりを防止して、その基板上
における占有面積を拡大することなく、バンブ電極を充
分に高く形成することができる。したがって、熱サイク
ルに対する耐久性を高めることができ、しかも、これに
よって、バンブ電極の高密度配置が妨げられることかな
い。
第1図(a)〜(d)は本発明に係るバンブ電極の形成
方法の実施例を示す断面工程図である。 第2図は従来のバンブ電極の構造を示す縦断面図である
。 〔符号の説明〕 1・・・半導体集積回路基板 2・・・へ!電極 3・・・シリコン窒化膜 4・・・開口部 5・・・多層金属膜 6a、6b、6c・・・フォトレジスト7a、7b、7
c・・・メッキ用開口部8a、8b、8c・・・メッキ
層。
方法の実施例を示す断面工程図である。 第2図は従来のバンブ電極の構造を示す縦断面図である
。 〔符号の説明〕 1・・・半導体集積回路基板 2・・・へ!電極 3・・・シリコン窒化膜 4・・・開口部 5・・・多層金属膜 6a、6b、6c・・・フォトレジスト7a、7b、7
c・・・メッキ用開口部8a、8b、8c・・・メッキ
層。
Claims (2)
- (1)基板上の下地層の上に被覆材を塗布する工程と、
該被覆材にバンプ用開口部を形成する工程と、電解メッ
キを施して該バンプ用開口部内に前記被覆材の厚さとほ
ぼ等しい厚さを有するメッキ層を形成する工程と、を有
するバンプ電極の形成方法であって、 前記被覆材及び前記メッキ層の上に更に被覆材を塗布す
る工程と、前記メッキ層直上の該被覆材にバンプ用開口
部を形成する工程と、該バンプ用開口部内に電解メッキ
を施して該被覆材の厚さとほぼ等しい厚さを有するメッ
キ層を形成する工程と、を1回又は複数回行なうことを
特徴とするバンプ電極の形成方法。 - (2)前記被覆材を塗布する工程における塗布される前
記被覆材の厚さは、10〜30μmであり、前記各工程
はメッキ層の厚さが60〜180μmになるまで繰り返
し行なうことを特徴とする請求項第1項に記載のバンプ
電極の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2102398A JPH042131A (ja) | 1990-04-18 | 1990-04-18 | バンプ電極の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2102398A JPH042131A (ja) | 1990-04-18 | 1990-04-18 | バンプ電極の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH042131A true JPH042131A (ja) | 1992-01-07 |
Family
ID=14326347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2102398A Pending JPH042131A (ja) | 1990-04-18 | 1990-04-18 | バンプ電極の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH042131A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015138852A (ja) * | 2014-01-21 | 2015-07-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
1990
- 1990-04-18 JP JP2102398A patent/JPH042131A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015138852A (ja) * | 2014-01-21 | 2015-07-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4842699A (en) | Method of selective via-hole and heat sink plating using a metal mask | |
KR0166967B1 (ko) | 테이프 조립체 본딩용 반도체 디바이스 및 그 제조방법 | |
US5008997A (en) | Gold/tin eutectic bonding for tape automated bonding process | |
JPH042131A (ja) | バンプ電極の形成方法 | |
JPH0195539A (ja) | 半導体装置及びその製造方法 | |
JPH0437033A (ja) | バンプ電極の形成方法 | |
JPH02224336A (ja) | 半導体装置の製造方法 | |
JP2000299339A (ja) | 半導体装置の製造方法 | |
JPH02209742A (ja) | テープ自動化ボンディングプロセス用の金/錫共晶ボンディング | |
JP2003218151A (ja) | 無電解メッキバンプの形成方法、半導体装置及びその製造方法 | |
JP3509879B2 (ja) | 半導体ウエファー上に金属化層を形成する方法 | |
JPH03101233A (ja) | 電極構造及びその製造方法 | |
JPH10340907A (ja) | 突起電極の形成方法 | |
JPH04278542A (ja) | 半導体装置及びその製造方法 | |
JPH02277242A (ja) | 半導体装置の製造方法 | |
JPS61172361A (ja) | テ−プキヤリアの製造方法 | |
JPH03268431A (ja) | 半導体装置のウェハバンプ形成方法 | |
JPH09306918A (ja) | はんだボールバンプ形成工程におけるバリアメタル形成方法 | |
JPS62222656A (ja) | 半導体装置 | |
JPH04307737A (ja) | 半導体装置の製造方法 | |
JPH03132036A (ja) | 半導体装置の製造方法 | |
JPH07221102A (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
JPH0224376B2 (ja) | ||
JP3036300B2 (ja) | Tabテープの製造方法と半導体装置の製造方法 | |
JPH0831829A (ja) | 半導体装置の製造方法 |