JPH10340907A - 突起電極の形成方法 - Google Patents
突起電極の形成方法Info
- Publication number
- JPH10340907A JPH10340907A JP9164906A JP16490697A JPH10340907A JP H10340907 A JPH10340907 A JP H10340907A JP 9164906 A JP9164906 A JP 9164906A JP 16490697 A JP16490697 A JP 16490697A JP H10340907 A JPH10340907 A JP H10340907A
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- plating resist
- layer
- resist
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ドライフィルムレジストからなるメッキレジ
スト層を形成して電解メッキにより突起電極を形成する
とき、メッキレジスト層が剥がれないようにする。 【解決手段】 下地金属層１５の上面に液状レジストを
１〜２μｍ程度塗布して第１メッキレジスト層１６を形
成し、その上面に厚さ１００μｍ程度のドライフィルム
レジストをラミネートして第２メッキレジスト層１７を
形成する。次に、第１及び第２メッキレジスト層１６、
１７の所定の部分に開口部１８、１９を形成する。この
場合、液状レジストからなる第１メッキレジスト層１６
の下地金属層１５に対する密着性が良好であり、またド
ライフィルムレジストからなる第２メッキレジスト層１
７の第１メッキレジスト層１６に対する密着性も良好で
あるので、開口部１８、１９内において第１及び第２メ
ッキレジスト層１６、１７に剥がれが生じないようにす
ることができる。
スト層を形成して電解メッキにより突起電極を形成する
とき、メッキレジスト層が剥がれないようにする。 【解決手段】 下地金属層１５の上面に液状レジストを
１〜２μｍ程度塗布して第１メッキレジスト層１６を形
成し、その上面に厚さ１００μｍ程度のドライフィルム
レジストをラミネートして第２メッキレジスト層１７を
形成する。次に、第１及び第２メッキレジスト層１６、
１７の所定の部分に開口部１８、１９を形成する。この
場合、液状レジストからなる第１メッキレジスト層１６
の下地金属層１５に対する密着性が良好であり、またド
ライフィルムレジストからなる第２メッキレジスト層１
７の第１メッキレジスト層１６に対する密着性も良好で
あるので、開口部１８、１９内において第１及び第２メ
ッキレジスト層１６、１７に剥がれが生じないようにす
ることができる。
Description
【０００１】
【発明の属する技術分野】この発明は、突起電極を備え
た半導体チップ等における突起電極の形成方法に関す
る。
た半導体チップ等における突起電極の形成方法に関す
る。
【０００２】
【従来の技術】例えばＴＡＢ方式と呼ばれる半導体チッ
プの実装技術では、半導体チップをＴＡＢテープ上に搭
載している。この場合、半導体チップに形成された突起
電極をＴＡＢテープのフィンガリード（インナリード）
にボンディングによって接続している。したがって、半
導体チップには突起電極を形成する必要がある。
プの実装技術では、半導体チップをＴＡＢテープ上に搭
載している。この場合、半導体チップに形成された突起
電極をＴＡＢテープのフィンガリード（インナリード）
にボンディングによって接続している。したがって、半
導体チップには突起電極を形成する必要がある。
【０００３】次に、従来のこのような突起電極の形成方
法の一例について図２を参照しながら説明する。まず、
図２（Ａ）に示すように、シリコン基板１上に接続パッ
ド２が形成され、その上面において接続パッド２の中央
部を除く部分に保護膜３が形成され、接続パッド２の中
央部が保護膜３に形成された開口部４を介して露出され
たものを用意する。次に、図２（Ｂ）に示すように、上
面全体に下地金属層５を形成する。次に、下地金属層５
の上面にドライフィルムレジストをラミネートしてメッ
キレジスト層６を形成するとともに、このメッキレジス
ト層６の接続パッド２に対応する部分に開口部７を形成
する。
法の一例について図２を参照しながら説明する。まず、
図２（Ａ）に示すように、シリコン基板１上に接続パッ
ド２が形成され、その上面において接続パッド２の中央
部を除く部分に保護膜３が形成され、接続パッド２の中
央部が保護膜３に形成された開口部４を介して露出され
たものを用意する。次に、図２（Ｂ）に示すように、上
面全体に下地金属層５を形成する。次に、下地金属層５
の上面にドライフィルムレジストをラミネートしてメッ
キレジスト層６を形成するとともに、このメッキレジス
ト層６の接続パッド２に対応する部分に開口部７を形成
する。
【０００４】ここで、メッキレジスト層６をドライフィ
ルムレジストによって形成する理由の１つについて説明
する。ドライフィルムレジストの場合には、厚さを２５
〜１５０μｍ程度とすることができる。これに対して、
通常の液状レジストの場合には、厚さの上限が４０μｍ
程度である。このため、形成する突起電極の高さを例え
ば１００μｍ程度としたい場合には、通常の液状レジス
トでは達成できないので、ドライフィルムレジストを用
いることになる。
ルムレジストによって形成する理由の１つについて説明
する。ドライフィルムレジストの場合には、厚さを２５
〜１５０μｍ程度とすることができる。これに対して、
通常の液状レジストの場合には、厚さの上限が４０μｍ
程度である。このため、形成する突起電極の高さを例え
ば１００μｍ程度としたい場合には、通常の液状レジス
トでは達成できないので、ドライフィルムレジストを用
いることになる。
【０００５】次に、下地金属層５をメッキ電流路として
金、銅、ニッケル、半田等の電解メッキを行うことによ
り、メッキレジスト層６の開口部７内の下地金属層５の
上面に金、銅、ニッケル、半田等からなる突起電極８を
形成する。次に、メッキレジスト層６を剥離する。次
に、突起電極８をマスクとして下地金属層５の不要な部
分をエッチングして除去すると、図２（Ｃ）に示すよう
に、突起電極８下にのみ下地金属層５が残存される。か
くして、高さ１００μｍ程度の突起電極８が形成され
る。
金、銅、ニッケル、半田等の電解メッキを行うことによ
り、メッキレジスト層６の開口部７内の下地金属層５の
上面に金、銅、ニッケル、半田等からなる突起電極８を
形成する。次に、メッキレジスト層６を剥離する。次
に、突起電極８をマスクとして下地金属層５の不要な部
分をエッチングして除去すると、図２（Ｃ）に示すよう
に、突起電極８下にのみ下地金属層５が残存される。か
くして、高さ１００μｍ程度の突起電極８が形成され
る。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
このような突起電極の形成方法では、ドライフィルムレ
ジストからなるメッキレジスト層６の下地金属層５に対
する密着性があまり良くないので、例えば図３に示すよ
うに、開口部７内底部の周囲においてメッキレジスト層
６が下地金属層５から剥がれてしまうことがあった。特
に、開口部７内底部の周囲においては、接続パッド２の
側面に対応する関係から、下地金属層５の上面に段差が
生じていることが多いので、開口部７内底部の周囲にお
いてメッキレジスト層６が下地金属層５から剥がれやす
い。このような現象が生じた場合には、メッキレジスト
層６の下地金属層５から剥がれた部分にメッキ液が浸入
し、このメッキ液の浸入度合により突起電極８の高さに
ばらつきが生じてしまうという問題があった。また、突
起電極８の側面下部に突出部が形成されることにより、
突起電極８下に残存する下地金属層５の占有面積が大き
くなり、ファインピッチ化を図る際に、ショートが発生
する原因の１つになるという問題もあった。この発明の
課題は、メッキレジスト層に剥がれが生じないようにす
ることである。
このような突起電極の形成方法では、ドライフィルムレ
ジストからなるメッキレジスト層６の下地金属層５に対
する密着性があまり良くないので、例えば図３に示すよ
うに、開口部７内底部の周囲においてメッキレジスト層
６が下地金属層５から剥がれてしまうことがあった。特
に、開口部７内底部の周囲においては、接続パッド２の
側面に対応する関係から、下地金属層５の上面に段差が
生じていることが多いので、開口部７内底部の周囲にお
いてメッキレジスト層６が下地金属層５から剥がれやす
い。このような現象が生じた場合には、メッキレジスト
層６の下地金属層５から剥がれた部分にメッキ液が浸入
し、このメッキ液の浸入度合により突起電極８の高さに
ばらつきが生じてしまうという問題があった。また、突
起電極８の側面下部に突出部が形成されることにより、
突起電極８下に残存する下地金属層５の占有面積が大き
くなり、ファインピッチ化を図る際に、ショートが発生
する原因の１つになるという問題もあった。この発明の
課題は、メッキレジスト層に剥がれが生じないようにす
ることである。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、
基板上に接続パッドが形成され、前記基板の上面に前記
接続パッドの所定の一部に対応する部分に開口部を有す
る保護膜が形成され、これにより前記接続パッドの所定
の一部が前記保護膜の開口部を介して露出されたものを
用意した上、その上面全体に下地金属層を形成し、該下
地金属層上に該下地金属層に対する密着性の良好な第１
メッキレジスト層を形成し、該第１メッキレジスト層上
に該第１メッキレジスト層に対する密着性の良好な第２
メッキレジスト層を該第１メッキレジスト層よりも厚く
形成し、前記接続パッドに対応する部分における前記第
１及び第２メッキレジスト層に開口部を形成し、該開口
部内にメッキにより突起電極を形成するようにしたもの
である。請求項２記載の発明は、請求項１記載の発明に
おいて、前記第１メッキレジスト層を液状レジストを塗
布することによって形成し、前記第２メッキレジスト層
をドライフィルムレジストをラミネートすることによっ
て形成するようにしたものである。
基板上に接続パッドが形成され、前記基板の上面に前記
接続パッドの所定の一部に対応する部分に開口部を有す
る保護膜が形成され、これにより前記接続パッドの所定
の一部が前記保護膜の開口部を介して露出されたものを
用意した上、その上面全体に下地金属層を形成し、該下
地金属層上に該下地金属層に対する密着性の良好な第１
メッキレジスト層を形成し、該第１メッキレジスト層上
に該第１メッキレジスト層に対する密着性の良好な第２
メッキレジスト層を該第１メッキレジスト層よりも厚く
形成し、前記接続パッドに対応する部分における前記第
１及び第２メッキレジスト層に開口部を形成し、該開口
部内にメッキにより突起電極を形成するようにしたもの
である。請求項２記載の発明は、請求項１記載の発明に
おいて、前記第１メッキレジスト層を液状レジストを塗
布することによって形成し、前記第２メッキレジスト層
をドライフィルムレジストをラミネートすることによっ
て形成するようにしたものである。
【０００８】この発明によれば、第１メッキレジスト層
を下地金属層に対する密着性が良好であるもの例えば液
状レジストによって形成し、第２メッキレジスト層を第
１メッキレジスト層に対する密着性が良好であるもの例
えばドライフィルムレジストによって形成すると、第１
及び第２メッキレジスト層に剥がれが生じないようにす
ることができる。
を下地金属層に対する密着性が良好であるもの例えば液
状レジストによって形成し、第２メッキレジスト層を第
１メッキレジスト層に対する密着性が良好であるもの例
えばドライフィルムレジストによって形成すると、第１
及び第２メッキレジスト層に剥がれが生じないようにす
ることができる。
【０００９】
【発明の実施の形態】図１（Ａ）〜（Ｄ）はそれぞれこ
の発明の一実施形態における突起電極の各形成工程を示
したものである。そこで、これらの図を順に参照しなが
ら、この実施形態における突起電極の形成方法について
説明する。まず、図１（Ａ）に示すように、シリコン基
板１１上に接続パッド１２が形成され、その上面におい
て接続パッド１２の中央部を除く部分に保護膜１３が形
成され、接続パッド１２の中央部が保護膜１３に形成さ
れた開口部１４を介して露出されたものを用意する。
の発明の一実施形態における突起電極の各形成工程を示
したものである。そこで、これらの図を順に参照しなが
ら、この実施形態における突起電極の形成方法について
説明する。まず、図１（Ａ）に示すように、シリコン基
板１１上に接続パッド１２が形成され、その上面におい
て接続パッド１２の中央部を除く部分に保護膜１３が形
成され、接続パッド１２の中央部が保護膜１３に形成さ
れた開口部１４を介して露出されたものを用意する。
【００１０】次に、図１（Ｂ）に示すように、上面全体
に下地金属層１５を形成する。次に、下地金属層１５の
上面にアクリル系樹脂等の感光性樹脂からなる液状レジ
ストを薄く例えば１〜２μｍ程度塗布して第１メッキレ
ジスト層１６を形成する。次に、第１メッキレジスト層
１６の上面に上記液状レジストと同一の材料からなるド
ライフィルムレジストをラミネートして第２メッキレジ
スト層１７を形成する。この場合、同一の材料とは、ア
クリル系樹脂等の感光性樹脂自体が同一であることと、
ポジ型であるかネガ型であるかも同一であることをい
う。また、第２メッキレジスト層１７の厚さは２５〜１
５０μｍ程度とすることができるが、この実施形態では
１００μｍ程度とする。
に下地金属層１５を形成する。次に、下地金属層１５の
上面にアクリル系樹脂等の感光性樹脂からなる液状レジ
ストを薄く例えば１〜２μｍ程度塗布して第１メッキレ
ジスト層１６を形成する。次に、第１メッキレジスト層
１６の上面に上記液状レジストと同一の材料からなるド
ライフィルムレジストをラミネートして第２メッキレジ
スト層１７を形成する。この場合、同一の材料とは、ア
クリル系樹脂等の感光性樹脂自体が同一であることと、
ポジ型であるかネガ型であるかも同一であることをい
う。また、第２メッキレジスト層１７の厚さは２５〜１
５０μｍ程度とすることができるが、この実施形態では
１００μｍ程度とする。
【００１１】次に、図１（Ｃ）に示すように、第１及び
第２メッキレジスト層１６、１７の接続パッド１２に対
応する部分に開口部１８、１９を形成する。次に、下地
金属層１５をメッキ電流路として金、銅、ニッケル、半
田等の電解メッキを行うことにより、第１及び第２メッ
キレジスト層１６、１７の開口部１８、１９内の下地金
属層１５の上面に金、銅、ニッケル、半田等からなる突
起電極２０を形成する。次に、第２メッキレジスト層１
７及び第１メッキレジスト層１６を剥離する。次に、突
起電極２０をマスクとして下地金属層１５の不要な部分
をエッチングして除去すると、図１（Ｄ）に示すよう
に、突起電極２０下にのみ下地金属層１５が残存され
る。かくして、高さ１００μｍ程度の突起電極８が形成
される。
第２メッキレジスト層１６、１７の接続パッド１２に対
応する部分に開口部１８、１９を形成する。次に、下地
金属層１５をメッキ電流路として金、銅、ニッケル、半
田等の電解メッキを行うことにより、第１及び第２メッ
キレジスト層１６、１７の開口部１８、１９内の下地金
属層１５の上面に金、銅、ニッケル、半田等からなる突
起電極２０を形成する。次に、第２メッキレジスト層１
７及び第１メッキレジスト層１６を剥離する。次に、突
起電極２０をマスクとして下地金属層１５の不要な部分
をエッチングして除去すると、図１（Ｄ）に示すよう
に、突起電極２０下にのみ下地金属層１５が残存され
る。かくして、高さ１００μｍ程度の突起電極８が形成
される。
【００１２】ところで、液状レジストからなる第１メッ
キレジスト層１６の下地金属層１５に対する密着性が良
好であり、またドライフィルムレジストからなる第２メ
ッキレジスト層１７の第１メッキレジスト層１６に対す
る密着性も良好であるので、開口部１８、１９内におい
て第１及び第２メッキレジスト層１６、１７に剥がれが
生じないようにすることができる。この結果、突起電極
２０の高さを均一にすることができ、また突起電極８下
に残存する下地金属層５の占有面積が大きくならないよ
うにすることができる。
キレジスト層１６の下地金属層１５に対する密着性が良
好であり、またドライフィルムレジストからなる第２メ
ッキレジスト層１７の第１メッキレジスト層１６に対す
る密着性も良好であるので、開口部１８、１９内におい
て第１及び第２メッキレジスト層１６、１７に剥がれが
生じないようにすることができる。この結果、突起電極
２０の高さを均一にすることができ、また突起電極８下
に残存する下地金属層５の占有面積が大きくならないよ
うにすることができる。
【００１３】なお、液状レジストからなる第１メッキレ
ジスト層１６はドライフィルムレジストからなる第２メ
ッキレジスト層１７の下地金属層１５に対する密着性を
良くすればよいので、上述したように、その厚さを１〜
２μｍ程度と薄くしてもよい。この場合、液状レジスト
量が少なくて済む上、ベーク時間が短時間で済む。ま
た、下地金属層１５の上面に液状レジストを塗布して第
１メッキレジスト層１６を形成することにより、下地金
属層１５の上面の凹凸を実質的に小さくすることができ
る。この結果、厚さが２５〜１５０μｍ程度と比較的厚
いドライフィルムレジストをベーク後の第１メッキレジ
スト層１６上に図示しないラミネータの一対の加熱圧着
ロールによってラミネートする際、通常よりも、ラミネ
ート温度及び圧力を小さくすることができる。ひいて
は、シリコン基板１１の元となるシリコンウェハが薄型
化したり大口径化したりしても、ドライフィルムレジス
トをラミネートする際、シリコンウェハが破損しにくい
ようにすることができる。
ジスト層１６はドライフィルムレジストからなる第２メ
ッキレジスト層１７の下地金属層１５に対する密着性を
良くすればよいので、上述したように、その厚さを１〜
２μｍ程度と薄くしてもよい。この場合、液状レジスト
量が少なくて済む上、ベーク時間が短時間で済む。ま
た、下地金属層１５の上面に液状レジストを塗布して第
１メッキレジスト層１６を形成することにより、下地金
属層１５の上面の凹凸を実質的に小さくすることができ
る。この結果、厚さが２５〜１５０μｍ程度と比較的厚
いドライフィルムレジストをベーク後の第１メッキレジ
スト層１６上に図示しないラミネータの一対の加熱圧着
ロールによってラミネートする際、通常よりも、ラミネ
ート温度及び圧力を小さくすることができる。ひいて
は、シリコン基板１１の元となるシリコンウェハが薄型
化したり大口径化したりしても、ドライフィルムレジス
トをラミネートする際、シリコンウェハが破損しにくい
ようにすることができる。
【００１４】なお、上記実施形態では、突起電極２０を
シリコン基板１１の接続パッド１２上に形成する場合に
ついて説明したが、これに限らず、ハード回路基板やフ
レキシブル回路基板の接続パッド上に形成するようにし
てもよい。
シリコン基板１１の接続パッド１２上に形成する場合に
ついて説明したが、これに限らず、ハード回路基板やフ
レキシブル回路基板の接続パッド上に形成するようにし
てもよい。
【００１５】
【発明の効果】以上説明したように、この発明によれ
ば、第１メッキレジスト層を下地金属層に対する密着性
が良好であるもの例えば液状レジストによって形成し、
第２メッキレジスト層を第１メッキレジスト層に対する
密着性が良好であるもの例えばドライフィルムレジスト
によって形成すると、第１及び第２メッキレジスト層に
剥がれが生じないようにすることができ、したがって突
起電極の高さを均一にすることができ、また突起電極下
に残存する下地金属層の占有面積が大きくならないよう
にすることができる。
ば、第１メッキレジスト層を下地金属層に対する密着性
が良好であるもの例えば液状レジストによって形成し、
第２メッキレジスト層を第１メッキレジスト層に対する
密着性が良好であるもの例えばドライフィルムレジスト
によって形成すると、第１及び第２メッキレジスト層に
剥がれが生じないようにすることができ、したがって突
起電極の高さを均一にすることができ、また突起電極下
に残存する下地金属層の占有面積が大きくならないよう
にすることができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｄ）はそれぞれこの発明の一実施形
態における突起電極の各形成工程を示す断面図。
態における突起電極の各形成工程を示す断面図。
【図２】（Ａ）〜（Ｃ）はそれぞれ従来の突起電極の一
例の各形成工程を示す断面図。
例の各形成工程を示す断面図。
【図３】この従来の突起電極の形成方法の問題点を説明
するために示す一部を拡大した断面図。
するために示す一部を拡大した断面図。
１１ シリコン基板 １２ 接続パッド １３ 保護膜 １４ 開口部 １５ 下地金属層 １６ 第１メッキレジスト層 １７ 第２メッキレジスト層 １８、１９ 開口部 ２０ 突起電極
Claims (4)
- 【請求項１】 基板上に接続パッドが形成され、前記基
板の上面に前記接続パッドの所定の一部に対応する部分
に開口部を有する保護膜が形成され、これにより前記接
続パッドの所定の一部が前記保護膜の開口部を介して露
出されたものを用意した上、その上面全体に下地金属層
を形成し、該下地金属層上に該下地金属層に対する密着
性の良好な第１メッキレジスト層を形成し、該第１メッ
キレジスト層上に該第１メッキレジスト層に対する密着
性の良好な第２メッキレジスト層を該第１メッキレジス
ト層よりも厚く形成し、前記接続パッドに対応する部分
における前記第１及び第２メッキレジスト層に開口部を
形成し、該開口部内にメッキにより突起電極を形成する
ことを特徴とする突起電極の形成方法。 - 【請求項２】 請求項１記載の発明において、前記第１
メッキレジスト層を液状レジストを塗布することによっ
て形成し、前記第２メッキレジスト層をドライフィルム
レジストをラミネートすることによって形成することを
特徴とする突起電極の形成方法。 - 【請求項３】 請求項１または２記載の発明において、
前記第１メッキレジスト層と前記第２メッキレジスト層
とは同一の材料からなることを特徴とする突起電極の形
成方法。 - 【請求項４】 請求項１〜３のいずれかに記載の発明に
おいて、前記第１メッキレジスト層の厚さは１〜２μｍ
程度であり、前記第２メッキレジスト層の厚さは２５〜
１５０μｍ程度であることを特徴とする突起電極の形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9164906A JPH10340907A (ja) | 1997-06-09 | 1997-06-09 | 突起電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9164906A JPH10340907A (ja) | 1997-06-09 | 1997-06-09 | 突起電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10340907A true JPH10340907A (ja) | 1998-12-22 |
Family
ID=15802121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9164906A Pending JPH10340907A (ja) | 1997-06-09 | 1997-06-09 | 突起電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10340907A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001257227A (ja) * | 2000-03-08 | 2001-09-21 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7037754B2 (en) | 1999-09-20 | 2006-05-02 | Rohm Co., Ltd. | Semiconductor chip and method of producing the same |
| KR100640430B1 (ko) | 2005-12-14 | 2006-11-01 | 동부일렉트로닉스 주식회사 | 듀얼 다마신 방법 및 이를 이용한 구리배선막 형성방법 |
-
1997
- 1997-06-09 JP JP9164906A patent/JPH10340907A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7037754B2 (en) | 1999-09-20 | 2006-05-02 | Rohm Co., Ltd. | Semiconductor chip and method of producing the same |
| JP2001257227A (ja) * | 2000-03-08 | 2001-09-21 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR100640430B1 (ko) | 2005-12-14 | 2006-11-01 | 동부일렉트로닉스 주식회사 | 듀얼 다마신 방법 및 이를 이용한 구리배선막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3638771B2 (ja) | 半導体装置 | |
| KR100470386B1 (ko) | 멀티-칩패키지 | |
| JPH10125685A (ja) | 突起電極およびその形成方法 | |
| JP3945380B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10340907A (ja) | 突起電極の形成方法 | |
| JP2000299339A (ja) | 半導体装置の製造方法 | |
| JPH0338084A (ja) | 回路基板の接続方法 | |
| JP3518185B2 (ja) | 突起電極の構造及びその形成方法 | |
| JPH11224890A (ja) | 半導体装置およびその製造方法 | |
| JPH0437033A (ja) | バンプ電極の形成方法 | |
| JP3733077B2 (ja) | 半導体装置およびその製造方法 | |
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH06342796A (ja) | 突起電極の形成方法 | |
| JP2002208602A (ja) | 半導体パッケージおよびその製造方法 | |
| JPH09186190A (ja) | 突起電極の構造およびその形成方法 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JPH04278542A (ja) | 半導体装置及びその製造方法 | |
| JPS6031245A (ja) | 半導体装置 | |
| JPS60140737A (ja) | 半導体装置の製造方法 | |
| JPH1012621A (ja) | 突起電極の構造及びその形成方法 | |
| KR100763963B1 (ko) | 티비지에이 반도체 패키지용 기판과 이의 제조방법 | |
| JPS63308330A (ja) | 半導体集積回路装置の製造方法 |