JPS63308330A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS63308330A JPS63308330A JP62145634A JP14563487A JPS63308330A JP S63308330 A JPS63308330 A JP S63308330A JP 62145634 A JP62145634 A JP 62145634A JP 14563487 A JP14563487 A JP 14563487A JP S63308330 A JPS63308330 A JP S63308330A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- bonding
- integrated circuit
- circuit device
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000010931 gold Substances 0.000 claims abstract description 31
- 229910052737 gold Inorganic materials 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 7
- 229910052594 sapphire Inorganic materials 0.000 abstract description 3
- 239000010980 sapphire Substances 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241001330002 Bambuseae Species 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置の製造方法に関し、特にテ
ープ自動ボンディングに用いる半導体集積回路装置の製
造方法に関する。
ープ自動ボンディングに用いる半導体集積回路装置の製
造方法に関する。
従来、テープ自動ボンディングに用いる半導体集積回路
装置（以下、ＴＡＢ用ＩＣと称す）は、半導体基板上に
半導体集積回路素子を形成し、更にその上に絶縁膜を形
成した後、前記絶縁膜の上に外部への電極取出し用の金
バンプを金メツキ法により形成していた。次に、この金
バンプと内部リードとを接着するインナー・リード・ボ
ンディング（以下、Ｉｆ、Ｂと称す）工程を経て半導体
集積回路装置全製造している。
装置（以下、ＴＡＢ用ＩＣと称す）は、半導体基板上に
半導体集積回路素子を形成し、更にその上に絶縁膜を形
成した後、前記絶縁膜の上に外部への電極取出し用の金
バンプを金メツキ法により形成していた。次に、この金
バンプと内部リードとを接着するインナー・リード・ボ
ンディング（以下、Ｉｆ、Ｂと称す）工程を経て半導体
集積回路装置全製造している。
上述した従来の集積回路装置の製造方法においては、バ
ンプを形成する際の金メツキ時の液の劣化等によシ、平
均的高さが約２０μｍのバンプの表面の周辺部が表面の
中央部よりも厚くなり中央部に＜ ｔ−”みを形成する
傾向がある。このくほみ形成のため、ＩＬＢｉにリード
とバンプのＦｆＴσ・１枦が小さくなり、この結果ボン
ディング強度カニ低下しＴＡＢＩＣの信頼性が低下する
という欠点が凌７る。特に、リードの構造が銅にすずめ
つきを施したものである場合は、ＩｆＢ時にバンプの金
とす−ドのすすとの合金が溶は落ちるのを防止するため
ボンディング荷重を大きくすることができない。
ンプを形成する際の金メツキ時の液の劣化等によシ、平
均的高さが約２０μｍのバンプの表面の周辺部が表面の
中央部よりも厚くなり中央部に＜ ｔ−”みを形成する
傾向がある。このくほみ形成のため、ＩＬＢｉにリード
とバンプのＦｆＴσ・１枦が小さくなり、この結果ボン
ディング強度カニ低下しＴＡＢＩＣの信頼性が低下する
という欠点が凌７る。特に、リードの構造が銅にすずめ
つきを施したものである場合は、ＩｆＢ時にバンプの金
とす−ドのすすとの合金が溶は落ちるのを防止するため
ボンディング荷重を大きくすることができない。
従って、くぼみの深さが５μｍ以上になると急激にボン
ディング強度が低下するという欠点がある。
ディング強度が低下するという欠点がある。
本発明の目的は、リードとバンプの接着面積を大きくし
てボンディング強度を向上させ、もってＴＡＢ用ＩＣの
信頼性を向上させる半導体集積回路装置の製造方法を提
供することにある。
てボンディング強度を向上させ、もってＴＡＢ用ＩＣの
信頼性を向上させる半導体集積回路装置の製造方法を提
供することにある。
路装置の製造方法において、半導体基板上に外部電極取
出し用の金バンプを形成する工程と、前記金バンプの表
面を硬質且つ平坦な部材で押しつぶす工程と、しかる後
内部リードと前記金バンプとをボンディング接続する工
程とを含んで構成される。
出し用の金バンプを形成する工程と、前記金バンプの表
面を硬質且つ平坦な部材で押しつぶす工程と、しかる後
内部リードと前記金バンプとをボンディング接続する工
程とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（Ｃ）は本発明の第一の実施例全説明す
るための工程順にした集積回路装置の断面図である。
るための工程順にした集積回路装置の断面図である。
まず、第１図（ａ）に示すように、半導体基板１上に絶
縁膜２を被覆し、しかる後周知の技術によシ絶縁膜２の
所定位置に穴をあけ外部電極取出し用の金バンプ３を形
成する。この半導体基板１上に形成した金バンプ３の表
面は前述したようにその中央部よシも周辺部において突
起部５ａが形成されやすい。
縁膜２を被覆し、しかる後周知の技術によシ絶縁膜２の
所定位置に穴をあけ外部電極取出し用の金バンプ３を形
成する。この半導体基板１上に形成した金バンプ３の表
面は前述したようにその中央部よシも周辺部において突
起部５ａが形成されやすい。
次に、第１図（ｂ）に示すように、金バンブ３を形成し
た半導体基板ｌの上から硬質且つ平坦なサファイア板４
によシ全ての金バンブ３の表面を同時に抑圧し、突起部
５ａを押圧突起部５ｂのように押しつぶす。
た半導体基板ｌの上から硬質且つ平坦なサファイア板４
によシ全ての金バンブ３の表面を同時に抑圧し、突起部
５ａを押圧突起部５ｂのように押しつぶす。
この結果、第１図（Ｃ）に示すように、表面が平坦な金
バンプ３を形成することができ、内部リードと金バンブ
３とをボンディング接続する際、接着面積を大きくする
ことができる。尚、金バンプ３の表面に形成される抑圧
突起部５ｂは金バンプ３の間隔に比べかなシ小さいもの
であるので電気的に短絡するという問題もない。
バンプ３を形成することができ、内部リードと金バンブ
３とをボンディング接続する際、接着面積を大きくする
ことができる。尚、金バンプ３の表面に形成される抑圧
突起部５ｂは金バンプ３の間隔に比べかなシ小さいもの
であるので電気的に短絡するという問題もない。
かかる構成とすることＫよシ、内部リードと金バンプ３
とのボンディング接続の強度が向上し、ＴＡＢ用ＩＣの
信頼性を向上させることになる・第２図（ａ）〜（Ｃ）
は本発明の第二の実施例を説明するための工程順に示し
た集積回路装置の断面図である。この実施例は金バンプ
のすべてでなく部分的な金バンプに適用する場合の例で
ある。
とのボンディング接続の強度が向上し、ＴＡＢ用ＩＣの
信頼性を向上させることになる・第２図（ａ）〜（Ｃ）
は本発明の第二の実施例を説明するための工程順に示し
た集積回路装置の断面図である。この実施例は金バンプ
のすべてでなく部分的な金バンプに適用する場合の例で
ある。
まず、第２図（ａ）に示すように、半導体基板１上の絶
縁膜２に大全形成し、ここに金バンプ３を形成する。こ
こで、左側の金バンプ３は表面が正常に形成され、右側
の金バンブ３には突起部５ａが生じている。
縁膜２に大全形成し、ここに金バンプ３を形成する。こ
こで、左側の金バンプ３は表面が正常に形成され、右側
の金バンブ３には突起部５ａが生じている。
次に、第２図（ｂ）に示すように、右側の金バンプ３の
表面に硬質且つ先端が平坦なタングステン探この結果、
第２図（Ｃ）に示すように、表面が平坦な金バンプ３を
形成することができる。
表面に硬質且つ先端が平坦なタングステン探この結果、
第２図（Ｃ）に示すように、表面が平坦な金バンプ３を
形成することができる。
この実施例では半導体基板１上の一部のバンプ３のみを
選択的に整形化できるため、金バンプ３のくほみが局部
的に発生している場合に特に有効である。
選択的に整形化できるため、金バンプ３のくほみが局部
的に発生している場合に特に有効である。
以上説明したように、本発明はＩＬＢ前にバンプ表面を
平坦化する工程を取り入れることにより、ＩＬＢ後に金
バンプと内部リードの接着面積を最大にすることができ
る。この結果、ボンディング強度を向上させ、ＴＡＢ用
のＩＣの信頼性を向上させることができるという効果が
ある。
平坦化する工程を取り入れることにより、ＩＬＢ後に金
バンプと内部リードの接着面積を最大にすることができ
る。この結果、ボンディング強度を向上させ、ＴＡＢ用
のＩＣの信頼性を向上させることができるという効果が
ある。
第１図（ａ）〜（Ｃ）は本発明の第一の実施例を説明す
るための工程順に示した集積回路装置の断面図、第２図
（ａ）〜（Ｃ）は本発明の第二の実施例ｋ ｔｊＧ？、
明するための工程順に示した集積回路装置の断面図であ
る。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・金バンブ、４・・・・・・サファイア板、
５ａ・・・・・・突起部、５ｂ・・・・・・押圧突起部
、６・・・・・・タングステン探針。
るための工程順に示した集積回路装置の断面図、第２図
（ａ）〜（Ｃ）は本発明の第二の実施例ｋ ｔｊＧ？、
明するための工程順に示した集積回路装置の断面図であ
る。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・金バンブ、４・・・・・・サファイア板、
５ａ・・・・・・突起部、５ｂ・・・・・・押圧突起部
、６・・・・・・タングステン探針。
Claims (1)
- テープ自動ボンディングに用いる半導体集積回路装置の
製造方法において、半導体基板上に外部電極取出し用の
金バンプを形成する工程と、前記金バンプ表面を硬質且
つ平坦な部材で押しつぶす工程と、しかる後内部リード
と前記金バンプとをボンディング接続する工程とを含む
ことを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62145634A JPS63308330A (ja) | 1987-06-10 | 1987-06-10 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62145634A JPS63308330A (ja) | 1987-06-10 | 1987-06-10 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63308330A true JPS63308330A (ja) | 1988-12-15 |
Family
ID=15389545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62145634A Pending JPS63308330A (ja) | 1987-06-10 | 1987-06-10 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63308330A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130275A (en) * | 1990-07-02 | 1992-07-14 | Digital Equipment Corp. | Post fabrication processing of semiconductor chips |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63152135A (ja) * | 1986-12-17 | 1988-06-24 | Hitachi Ltd | 半導体装置の製造方法 |
-
1987
- 1987-06-10 JP JP62145634A patent/JPS63308330A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63152135A (ja) * | 1986-12-17 | 1988-06-24 | Hitachi Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130275A (en) * | 1990-07-02 | 1992-07-14 | Digital Equipment Corp. | Post fabrication processing of semiconductor chips |
| US5277756A (en) * | 1990-07-02 | 1994-01-11 | Digital Equipment Corporation | Post fabrication processing of semiconductor chips |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59139636A (ja) | ボンデイング方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP2000216185A (ja) | 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置及びその製造方法 | |
| JPS63308330A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6231497B2 (ja) | ||
| JPH03257854A (ja) | 半導体装置 | |
| JP2001230345A (ja) | 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2001223306A (ja) | 半導体装置およびその製造方法 | |
| JPH0719797B2 (ja) | 半導体装置の実装具 | |
| JPH10340907A (ja) | 突起電極の形成方法 | |
| JP2605999B2 (ja) | 半導体パッケージの製造方法 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JPH08250545A (ja) | 半導体装置およびその製造方法 | |
| JPS6344991Y2 (ja) | ||
| JPH02159033A (ja) | 半導体装置 | |
| JPH0645396A (ja) | フィルムキャリア半導体装置 | |
| JPH0547848A (ja) | 半導体装置 | |
| JPH04154137A (ja) | フィルムキャリヤーテープの製造方法 | |
| JPH07240420A (ja) | バンプ電極付き半導体装置およびその形成方法 | |
| JPH05326527A (ja) | バンプ形成用アンダバリヤメタルリボン | |
| JPH11297746A (ja) | 半導体装置 | |
| JP2000228457A (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JPH0547831A (ja) | Ｔａｂ式半導体装置のリードフレームへの実装構造 |