JPH0547831A - Ｔａｂ式半導体装置のリードフレームへの実装構造 - Google Patents
Ｔａｂ式半導体装置のリードフレームへの実装構造Info
- Publication number
- JPH0547831A JPH0547831A JP3200723A JP20072391A JPH0547831A JP H0547831 A JPH0547831 A JP H0547831A JP 3200723 A JP3200723 A JP 3200723A JP 20072391 A JP20072391 A JP 20072391A JP H0547831 A JPH0547831 A JP H0547831A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- semiconductor device
- type semiconductor
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 キャリアフィルムに接続した半導体素子をリ
ードフレームに実装することにより、狭ピッチ、多リー
ドのＴＡＢ式半導体装置が得られる。 【構成】 ＴＡＢ式半導体装置のアウターリードに２段
バンプを設け、リードフレームのリードにこのバンプに
対応して穴部を設け、この穴部にメッキを設けることに
より、低荷重で両者を接合することができ、又、バンプ
と穴部に対して２種類の接合合金を形成して、さらに位
置合わせが容易で接合強度を高めることができる。
ードフレームに実装することにより、狭ピッチ、多リー
ドのＴＡＢ式半導体装置が得られる。 【構成】 ＴＡＢ式半導体装置のアウターリードに２段
バンプを設け、リードフレームのリードにこのバンプに
対応して穴部を設け、この穴部にメッキを設けることに
より、低荷重で両者を接合することができ、又、バンプ
と穴部に対して２種類の接合合金を形成して、さらに位
置合わせが容易で接合強度を高めることができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、さら
に詳しくは、半導体素子とリードフレームとの接続方式
を改良した半導体装置に関するものである。
に詳しくは、半導体素子とリードフレームとの接続方式
を改良した半導体装置に関するものである。
【０００２】
【従来の技術】最近の電子機器は、小型化、軽量化、高
機能化が著しく、これに伴って電子機器に搭載される半
導体装置も、小形、表面実装形、高密度実装の要求が強
くなっている。
機能化が著しく、これに伴って電子機器に搭載される半
導体装置も、小形、表面実装形、高密度実装の要求が強
くなっている。
【０００３】図５（ａ）はパッケージの四方にリードが
設けられた従来の半導体装置（以下ＱＦＰという）の一
例を示す平面図、図５（ｂ）はそのＢ−Ｂ断面図であ
る。図において、１は半導体素子、２は半導体素子１の
電極に対応してリードフレームに形成されたリードで、
以下半導体素子１と接続する側をインナーリード２ａ、
その反対側をアウターリード２ｂということがある。３
は金、アルミニウム等からなり、半導体素子１の電極と
これに対応したリード３とを接続するワイヤー出ある。
４は半導体素子１、インナーリード２ａおよびワイヤー
３を封止したパッケージである。このような半導体装置
は、リードフレームのデバイスホール内に半導体素子１
を搭載し、ボンディングツールを用い半導体素子１の各
電極とこれに対応したリード２とをそれぞれワイヤー３
で接続する。ついで、これら各素子の劣化を防止するた
め、エポキシ樹脂などによりパッケージ４し、各リード
２を必要な長さでリードフレームから切離し、ｂに示す
ようにフォーミングする。
設けられた従来の半導体装置（以下ＱＦＰという）の一
例を示す平面図、図５（ｂ）はそのＢ−Ｂ断面図であ
る。図において、１は半導体素子、２は半導体素子１の
電極に対応してリードフレームに形成されたリードで、
以下半導体素子１と接続する側をインナーリード２ａ、
その反対側をアウターリード２ｂということがある。３
は金、アルミニウム等からなり、半導体素子１の電極と
これに対応したリード３とを接続するワイヤー出ある。
４は半導体素子１、インナーリード２ａおよびワイヤー
３を封止したパッケージである。このような半導体装置
は、リードフレームのデバイスホール内に半導体素子１
を搭載し、ボンディングツールを用い半導体素子１の各
電極とこれに対応したリード２とをそれぞれワイヤー３
で接続する。ついで、これら各素子の劣化を防止するた
め、エポキシ樹脂などによりパッケージ４し、各リード
２を必要な長さでリードフレームから切離し、ｂに示す
ようにフォーミングする。
【０００４】
【発明が解決しようとする課題】前述のように、半導体
装置は小形化、高密度実装の要求が高まっており、上述
のＱＦＰ形の半導体装置においては、現在既にリードの
数は２００本を超えており、さらに高密度化のすう勢に
ある。しかしながら、リードフレームのインナーリード
２ａのピッチＰは、エッチング能力から板厚ｔの２倍程
度、即ちＰ≒２ｔが限界であり、このような制約のため
ファインピッチ化することは困難である。一方、半導体
素子１の電極とインナーリード２ａの先端部との間隔を
広くすればインナーリード２ａの数をある程度増加する
ことができるが、このためにはワイヤー３を長くしなけ
ればならない。しかし、ワイヤーを長くすると隣接する
ワイヤー３と接触して短絡したり、パッケージ４の際に
倒れたりするため、一般にワイヤー３の長さは２．５ｍ
ｍ程度とされている。
装置は小形化、高密度実装の要求が高まっており、上述
のＱＦＰ形の半導体装置においては、現在既にリードの
数は２００本を超えており、さらに高密度化のすう勢に
ある。しかしながら、リードフレームのインナーリード
２ａのピッチＰは、エッチング能力から板厚ｔの２倍程
度、即ちＰ≒２ｔが限界であり、このような制約のため
ファインピッチ化することは困難である。一方、半導体
素子１の電極とインナーリード２ａの先端部との間隔を
広くすればインナーリード２ａの数をある程度増加する
ことができるが、このためにはワイヤー３を長くしなけ
ればならない。しかし、ワイヤーを長くすると隣接する
ワイヤー３と接触して短絡したり、パッケージ４の際に
倒れたりするため、一般にワイヤー３の長さは２．５ｍ
ｍ程度とされている。
【０００５】このように、従来のリードフレームを用い
てワイヤーでボンディングする方式の半導体装置におい
ては、リードのピッチ及びワイヤーの長さに技術的限界
があり、リードの数をこれ以上増加することは困難であ
った。
てワイヤーでボンディングする方式の半導体装置におい
ては、リードのピッチ及びワイヤーの長さに技術的限界
があり、リードの数をこれ以上増加することは困難であ
った。
【０００６】本発明は、上記の課題を解決すべくなされ
たもので、キャリアフィルムに接続した半導体素子をリ
ードフレームに実装することにより、狭ピッチ、多リー
ドのＴＡＢ式半導体装置のリードフレームへの実装構造
を得ることを目的としたものである。
たもので、キャリアフィルムに接続した半導体素子をリ
ードフレームに実装することにより、狭ピッチ、多リー
ドのＴＡＢ式半導体装置のリードフレームへの実装構造
を得ることを目的としたものである。
【０００７】
【課題を解決するための手段】本発明に係る半導体装置
は、半導体素子の電極に絶縁性フィルムに形成した回路
パターンのインナーリードをそれぞれ接続して外形切断
したＴＡＢ式半導体装置と、多数のリードを有するリー
ドフレームとからなり、前記ＴＡＢ式半導体装置の回路
パターンのアウターリードをリードフレームのリードに
それぞれ接続して樹脂で封止したものである。
は、半導体素子の電極に絶縁性フィルムに形成した回路
パターンのインナーリードをそれぞれ接続して外形切断
したＴＡＢ式半導体装置と、多数のリードを有するリー
ドフレームとからなり、前記ＴＡＢ式半導体装置の回路
パターンのアウターリードをリードフレームのリードに
それぞれ接続して樹脂で封止したものである。
【０００８】また、ＴＡＢ式半導体装置のアウターリー
ドに２段バンプを設け、リードフレームのリードにこの
バンプに対応して穴部を設け部分メッキをしたものであ
る。
ドに２段バンプを設け、リードフレームのリードにこの
バンプに対応して穴部を設け部分メッキをしたものであ
る。
【０００９】
【作用】リードフレームのデバイスホールに、ＴＡＢ式
半導体装置の半導体素子を搭載し、各アウターリードを
それぞれリードフレームのリードと整合させ、ボンディ
ングツールで熱圧着して両者を整合する。ついでＴＡＢ
式半導体装置及びリードフレームのインナーリードを樹
脂等でパッケージし、リードフレームのアウターリード
を切断してフォーミングする。
半導体装置の半導体素子を搭載し、各アウターリードを
それぞれリードフレームのリードと整合させ、ボンディ
ングツールで熱圧着して両者を整合する。ついでＴＡＢ
式半導体装置及びリードフレームのインナーリードを樹
脂等でパッケージし、リードフレームのアウターリード
を切断してフォーミングする。
【００１０】ＴＡＢ式半導体装置のアウターリードにバ
ンプを設けた場合は、低荷重で両者を強固に接続でき
る。
ンプを設けた場合は、低荷重で両者を強固に接続でき
る。
【００１１】さらにリードフレームのリードに上記バン
プに対応して穴部を設けると、両者の位置合わせが容易
になるばかりでなく、接合強度を高めることができる。
プに対応して穴部を設けると、両者の位置合わせが容易
になるばかりでなく、接合強度を高めることができる。
【００１２】さらにリードフレームのリードに２種類以
上のメッキをすることにより、接合強度を更に高めるこ
とができる。
上のメッキをすることにより、接合強度を更に高めるこ
とができる。
【００１３】
【実施例】図１は、本発明の実施例を示す図である。
【００１４】図において、１０はキャリアフィルムに設
けた回路パターンのインナーリードに半導体素子１を接
続した半導体装置（以下ＴＡＢ式半導体装置という）で
ある。このＴＡＢ式半導体装置１０は図４（ａ）に示す
ように、ポリイミドフィルム等からなり、所定の間隔で
多数のデバイスホール１２が設けられた長尺（例えば３
００ｍ）のキャリアフィルム１１に、各デバイスホール
１２ごとに銅箔等からなる多数の回路パターン１３を形
成してその一端をデバイスホール１２に突出させ、イン
ナーリード１３ａとする。そして、デバイスホール１２
に半導体素子１を配設し、その各電極にボンディングツ
ールによりインナーリード１３ａを接続して、回路パタ
ーンを切断位置（１点鎖線）１４の位置で切断したもの
である。この状態を図４（ｂ）に示す。なお、回路パタ
ーン１３の面には例えば金メッキが施してある。 １５
はテスト用パッド、１６はキャリアフィルム１１を搬送
するためのスプロケット穴である。
けた回路パターンのインナーリードに半導体素子１を接
続した半導体装置（以下ＴＡＢ式半導体装置という）で
ある。このＴＡＢ式半導体装置１０は図４（ａ）に示す
ように、ポリイミドフィルム等からなり、所定の間隔で
多数のデバイスホール１２が設けられた長尺（例えば３
００ｍ）のキャリアフィルム１１に、各デバイスホール
１２ごとに銅箔等からなる多数の回路パターン１３を形
成してその一端をデバイスホール１２に突出させ、イン
ナーリード１３ａとする。そして、デバイスホール１２
に半導体素子１を配設し、その各電極にボンディングツ
ールによりインナーリード１３ａを接続して、回路パタ
ーンを切断位置（１点鎖線）１４の位置で切断したもの
である。この状態を図４（ｂ）に示す。なお、回路パタ
ーン１３の面には例えば金メッキが施してある。 １５
はテスト用パッド、１６はキャリアフィルム１１を搬送
するためのスプロケット穴である。
【００１５】２はリードフレームのリード（以下単にリ
ードフレームという）で、その上面には銀メッキが施さ
れている。４は例えばエポキシ樹脂で封止したパッケー
ジである。
ードフレームという）で、その上面には銀メッキが施さ
れている。４は例えばエポキシ樹脂で封止したパッケー
ジである。
【００１６】上記のようなＴＡＢ式半導体装置１０をリ
ードフレーム２に実装するには、リードフレームのデバ
イスホールにＴＡＢ式半導体装置１０の半導体素子１
を、その能動面を上にして配設し、そして図１（ｂ）に
示すようにヒーターを内蔵したボンディングツール５に
よりアウターリード１３ｂに設けた金メッキとリードフ
レーム２に設けた銀メッキとが溶融し、両者は強固に熱
圧着される。
ードフレーム２に実装するには、リードフレームのデバ
イスホールにＴＡＢ式半導体装置１０の半導体素子１
を、その能動面を上にして配設し、そして図１（ｂ）に
示すようにヒーターを内蔵したボンディングツール５に
よりアウターリード１３ｂに設けた金メッキとリードフ
レーム２に設けた銀メッキとが溶融し、両者は強固に熱
圧着される。
【００１７】各アウターリード１３ｂとリードフレーム
２との接合が終ったときは、半導体素子１、回路パター
ン１３を含むキャリアフィルム１１及びリードフレーム
のインナーリード２ａを例えばエポキシ樹脂で封止して
パッケージ４し、リード２のアウターリード２ｂを切断
してフォーミングすれば半導体装置の製造は終了する。
２との接合が終ったときは、半導体素子１、回路パター
ン１３を含むキャリアフィルム１１及びリードフレーム
のインナーリード２ａを例えばエポキシ樹脂で封止して
パッケージ４し、リード２のアウターリード２ｂを切断
してフォーミングすれば半導体装置の製造は終了する。
【００１８】図２は本発明の実施例の要部を示したもの
で、図２（ａ）は側面図、図２（ｂ）は平面図、図２
（ｃ）は作用説明図である。本実施例はＴＡＢ式半導体
装置１０のアウターリード１３ｂの下面に、例えばハー
フエッチングによりバンプ１３ｃと１３ｄを形成し、そ
の表面に例えば金メッキを施したものである。
で、図２（ａ）は側面図、図２（ｂ）は平面図、図２
（ｃ）は作用説明図である。本実施例はＴＡＢ式半導体
装置１０のアウターリード１３ｂの下面に、例えばハー
フエッチングによりバンプ１３ｃと１３ｄを形成し、そ
の表面に例えば金メッキを施したものである。
【００１９】アウターリード１３ｂを上記のように構成
することにより、アウターリード１３ｂとリードフレー
ム２との接触面積を少なくできるので、低荷重で両者を
熱圧着することができる。 又、リードフレーム２にバ
ンプ１３ｃとの対応する位置にプレス等により、穴部２
ｃを設けることによりリードフレーム２とバンプ１３ｃ
との位置合わせを容易にすることができる。
することにより、アウターリード１３ｂとリードフレー
ム２との接触面積を少なくできるので、低荷重で両者を
熱圧着することができる。 又、リードフレーム２にバ
ンプ１３ｃとの対応する位置にプレス等により、穴部２
ｃを設けることによりリードフレーム２とバンプ１３ｃ
との位置合わせを容易にすることができる。
【００２０】そして、リードフレーム２の表面を金、銀
又は錫でメッキにして、この穴部２ｃに錫又は錫と鉛の
合金でメッキしてバンプ１３ｃの位置合わせを行い両者
を接合すると熱圧着に際して図２（ｃ）に示すようにバ
ンプ１３ｃの周囲にフィレット９が形成され溶融し接合
強度を増すことができる。、リードフレーム２の金メッ
キ等と小バンプ１３ｄを同時に熱圧着接合するすること
ができ、両者の接合強度を更に増すことができる。
又は錫でメッキにして、この穴部２ｃに錫又は錫と鉛の
合金でメッキしてバンプ１３ｃの位置合わせを行い両者
を接合すると熱圧着に際して図２（ｃ）に示すようにバ
ンプ１３ｃの周囲にフィレット９が形成され溶融し接合
強度を増すことができる。、リードフレーム２の金メッ
キ等と小バンプ１３ｄを同時に熱圧着接合するすること
ができ、両者の接合強度を更に増すことができる。
【００２１】図３は本発明の他の実施例の断面図であ
る。本実施例はＴＡＢ式半導体装置１０の半導体素子１
の能動面を下にしてリードフレーム２に接続したもので
ある。なおこのように実装する場合は、リード１３に設
ける金メッキ等、あるいはバンプ１３ｃは、リード１３
の上面側に形成する。
る。本実施例はＴＡＢ式半導体装置１０の半導体素子１
の能動面を下にしてリードフレーム２に接続したもので
ある。なおこのように実装する場合は、リード１３に設
ける金メッキ等、あるいはバンプ１３ｃは、リード１３
の上面側に形成する。
【００２２】このように構成したことにより、リード１
３とリードフレーム２との位置合わせが容易になり、そ
のうえ接合強度を更に高めることができる。
３とリードフレーム２との位置合わせが容易になり、そ
のうえ接合強度を更に高めることができる。
【００２３】
【発明の効果】以上の説明から明らかなように、本発明
はワイヤーを使用せず、狭ピッチ、多リードが可能なＴ
ＡＢ式半導体装置のアウターリードをリードフレームの
リードに接続するようにしたので、半導体素子とリード
フレームのリードの先端部との間隔を広げることがで
き、このためリードの数を増加することができる。また
ワイヤーを使用しないのでピッチを小さくしても短絡事
故を生ずることもない。さらに、ＴＡＢ式半導体装置を
使用したので、半導体素子の特性試験が容易である。
はワイヤーを使用せず、狭ピッチ、多リードが可能なＴ
ＡＢ式半導体装置のアウターリードをリードフレームの
リードに接続するようにしたので、半導体素子とリード
フレームのリードの先端部との間隔を広げることがで
き、このためリードの数を増加することができる。また
ワイヤーを使用しないのでピッチを小さくしても短絡事
故を生ずることもない。さらに、ＴＡＢ式半導体装置を
使用したので、半導体素子の特性試験が容易である。
【００２４】また、ＴＡＢ式半導体装置のアウターリー
ドにバンプを設け、リードフレームのリードにこのバン
プに対応して穴部を設け、この穴部にメッキを設けるこ
とにより、低荷重で両者を接合することができ、又、バ
ンプと穴部に対して２種類の接合合金を形成して、さら
に位置合わせが容易で接合強度を高めることができる
等、実施による効果大である。
ドにバンプを設け、リードフレームのリードにこのバン
プに対応して穴部を設け、この穴部にメッキを設けるこ
とにより、低荷重で両者を接合することができ、又、バ
ンプと穴部に対して２種類の接合合金を形成して、さら
に位置合わせが容易で接合強度を高めることができる
等、実施による効果大である。
【図１】 （ａ）（ｂ）は本発明の実施例を示す図。
【図２】 （ａ）〜（ｃ）は本発明の実施例の要部を示
す図。
す図。
【図３】 本発明の他の実施例を示す断面図。
【図４】 （ａ） ＴＡＢ式半導体装置を示す平面図。 （ｂ） ＴＡＢ式半導体装置のＡ−Ａ断面図。
【図５】 （ａ） 従来の半導体装置を示す平面図。 （ｂ） 従来の半導体装置のＢ−Ｂ断面図。
１ 半導体素子 ２ リードフレーム ２ａ インナーリード ２ｂ アウターリード ２ｃ アウターリード穴 ３ ワイヤー ４ パッケージ ５ ボンディングツール ９ フィレット １０ ＴＡＢ式半導体装置 １１ キャリアフィルム １２ デバイスホール １３ 回路パターン １３ａ インナーリード １３ｂ アウターリード １３ｃ バンプ １３ｄ 小バンプ １４ 切断位置 １５ テスト用パッド １６ スプロケット穴
Claims (1)
- 【請求項１】半導体素子の電極に絶縁性フィルムに形成
した回路パターンのインナーリードをそれぞれ接続して
外形切断したＴＡＢ式半導体装置と、多数のリードを有
するリードフレームとからなり、前記ＴＡＢ式半導体装
置の回路パターンのアウターリードにバンプを形成する
と共に、前記リードフレームのリードの前記バンプと対
応する位置に穴部を形成すると共に、前記リードフレー
ムのリードにメッキをして穴部に部分メッキを形成する
と共に、前記ＴＡＢ式半導体装置に２段のバンプを形成
し、それぞれ接続して樹脂で封止したことを特徴とする
ＴＡＢ式半導体装置のリードフレームへの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3200723A JPH0547831A (ja) | 1991-08-09 | 1991-08-09 | Ｔａｂ式半導体装置のリードフレームへの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3200723A JPH0547831A (ja) | 1991-08-09 | 1991-08-09 | Ｔａｂ式半導体装置のリードフレームへの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547831A true JPH0547831A (ja) | 1993-02-26 |
Family
ID=16429128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3200723A Pending JPH0547831A (ja) | 1991-08-09 | 1991-08-09 | Ｔａｂ式半導体装置のリードフレームへの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547831A (ja) |
-
1991
- 1991-08-09 JP JP3200723A patent/JPH0547831A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| KR20060121823A (ko) | 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법 | |
| US6143991A (en) | Bump electrode with adjacent pad and insulation for solder flow stopping | |
| JP2000223622A (ja) | 半導体装置およびその製造方法並びにそれを使用した実装構造体 | |
| US5704593A (en) | Film carrier tape for semiconductor package and semiconductor device employing the same | |
| JPS61274333A (ja) | 半導体装置 | |
| JP4598316B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP2002190544A (ja) | 配線基板、半導体装置、及びその製造方法 | |
| JP3824545B2 (ja) | 配線基板、それを用いた半導体装置、それらの製造方法 | |
| JPH0547831A (ja) | Ｔａｂ式半導体装置のリードフレームへの実装構造 | |
| JPH0547837A (ja) | Ｔａｂ式半導体装置のリードフレームへの実装構造 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2830221B2 (ja) | ハイブリッド集積回路のマウント構造 | |
| JP2001230345A (ja) | 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JPH11204565A (ja) | 半導体装置 | |
| JPH03291948A (ja) | 半導体装置 | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| KR100206861B1 (ko) | 고밀도 반도체 패키지구조 | |
| JPH1116947A (ja) | 半導体パッケージ及びその製造方法 | |
| US6433415B2 (en) | Assembly of plurality of semiconductor devices |