JPS63152135A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63152135A JPS63152135A JP29872486A JP29872486A JPS63152135A JP S63152135 A JPS63152135 A JP S63152135A JP 29872486 A JP29872486 A JP 29872486A JP 29872486 A JP29872486 A JP 29872486A JP S63152135 A JPS63152135 A JP S63152135A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- wafer
- semiconductor
- bump
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000004575 stone Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 28
- 238000004140 cleaning Methods 0.000 description 6
- 238000001035 drying Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000035936 sexual power Effects 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、ボンディング技術さらには半導体チップの電
極とリード端子とを電気的接続するギヤングボンディン
グに適用して有効な技術に関するもので、例えば、半導
体チップの電極とリード端子とをバンプを介して電気的
接続する場合に利用して有効な技術に関するものである
。
極とリード端子とを電気的接続するギヤングボンディン
グに適用して有効な技術に関するもので、例えば、半導
体チップの電極とリード端子とをバンプを介して電気的
接続する場合に利用して有効な技術に関するものである
。
[従来の技術]
半導体チップの電極とリード端子とを電気的に接続する
ボンディング技術の1つとして、ギヤングボンディング
技術が知られている。このギヤングボンディング技術は
、半導体チップの電極とリード端子とを1本1本ワイヤ
によって接続するワイヤボンディング技術と異なり、多
数箇所のボンディングを一度に行なうことができるとい
う利点を持っている。
ボンディング技術の1つとして、ギヤングボンディング
技術が知られている。このギヤングボンディング技術は
、半導体チップの電極とリード端子とを1本1本ワイヤ
によって接続するワイヤボンディング技術と異なり、多
数箇所のボンディングを一度に行なうことができるとい
う利点を持っている。
このようなギヤングボンディング技術については、例え
ば、工業調査会から発行された1986年度版電子材料
別冊「超LSI製造・試験装置ガイドブック」第145
頁〜第149頁に記載されている。
ば、工業調査会から発行された1986年度版電子材料
別冊「超LSI製造・試験装置ガイドブック」第145
頁〜第149頁に記載されている。
第4図にはこのギヤングボンディング技術のうちの代表
的方式であるテープキャリア方式が示されている。
的方式であるテープキャリア方式が示されている。
このテープキャリア方式は、同図に示すように半導体チ
ップ1の電極(図示せず)上に形成されたバンプ2と、
フィルムキャリヤ3に保持されたインナーリード(リー
ド端子)4とをボンディングツール5によって接合する
ようになされている。
ップ1の電極(図示せず)上に形成されたバンプ2と、
フィルムキャリヤ3に保持されたインナーリード(リー
ド端子)4とをボンディングツール5によって接合する
ようになされている。
この際、ボンディングツール5はインナーリード4の抑
圧手段および加熱手段として働く。
圧手段および加熱手段として働く。
ところで、上記バンプ2は、第5図に示すように、半導
体チップ1の電極(A1等の電極)6上にバリヤメタル
7を形成した後にメッキ等によって形成される。また、
このバンプ2は、工数低減の見地から第6図に示すよう
に、金属ワイヤ(Au、cu、A1等のワイヤ)の自由
端を加熱溶融させ、核部にボールを形成し、このボール
を電極6上に直接圧着した後、ボール近傍のワイヤを切
断するというボールボンディングにより形成される場合
もある。
体チップ1の電極(A1等の電極)6上にバリヤメタル
7を形成した後にメッキ等によって形成される。また、
このバンプ2は、工数低減の見地から第6図に示すよう
に、金属ワイヤ(Au、cu、A1等のワイヤ)の自由
端を加熱溶融させ、核部にボールを形成し、このボール
を電極6上に直接圧着した後、ボール近傍のワイヤを切
断するというボールボンディングにより形成される場合
もある。
[発明が解決しようとする問題点コ
しかしながら、上記ようにして形成されたバンプ2は1
つの半導体チップ1内において均一でなく (特に金属
ワイヤのポールボンディングによってバンプ2を形成し
た場合にはその傾向が著しい)、その高さまたは上面形
状にバラツキが生じる。
つの半導体チップ1内において均一でなく (特に金属
ワイヤのポールボンディングによってバンプ2を形成し
た場合にはその傾向が著しい)、その高さまたは上面形
状にバラツキが生じる。
そのため、ボンディングツール5によってバンプ2とイ
ンナリード4とを接合する場合に、一部の箇所において
バンプ2とインナリード4とが接合されなかったり、バ
ンプ2とインナリード4との接合が十分でない箇所が生
じ、その結果、半導体装置の歩留まりの低下や信頼性の
低下を招来していた。
ンナリード4とを接合する場合に、一部の箇所において
バンプ2とインナリード4とが接合されなかったり、バ
ンプ2とインナリード4との接合が十分でない箇所が生
じ、その結果、半導体装置の歩留まりの低下や信頼性の
低下を招来していた。
本発明は、かかる点に鑑みなされたもので、半導体装置
の歩留まりの向上および信頼性の向上を図ることができ
る半導体装置の製造方法を提供することを目的とする。
の歩留まりの向上および信頼性の向上を図ることができ
る半導体装置の製造方法を提供することを目的とする。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
〔問題点を解決するための手段]
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
即ち、半導体チップの電極およびリード端子とをバンプ
を介して電気的接続するにあたり、研削等によって上記
バンプの高さが均一となるようにその上面を平坦化する
ように処理するものである。
を介して電気的接続するにあたり、研削等によって上記
バンプの高さが均一となるようにその上面を平坦化する
ように処理するものである。
[作用]
上記した手段によれば、バンプの上面を平坦化すること
により半導体チップ上の各バンプの高さが一様となるの
で、バンプとリード端子とが確実にしかも広い領域でコ
ンタクトされるという作用により、ボンディングが確実
に行なわれるようになり、その結果、半導体装置の歩留
まり・信頼性を向上させるという上記目的を達成できる
。
により半導体チップ上の各バンプの高さが一様となるの
で、バンプとリード端子とが確実にしかも広い領域でコ
ンタクトされるという作用により、ボンディングが確実
に行なわれるようになり、その結果、半導体装置の歩留
まり・信頼性を向上させるという上記目的を達成できる
。
[実施例コ
以下、本発明の実施例を図面に基づいて説明する。
第2図および第3図には本発明の半導体装置の・、製造
方法に用いられるバンプ処理装置の一例が示されている
。
方法に用いられるバンプ処理装置の一例が示されている
。
同図に示されるバンプ処理装置は、ローダ部8、位置合
せ部9、処理部10、洗浄・乾燥部11およびアンロー
ダ部12を含んで構成されている。
せ部9、処理部10、洗浄・乾燥部11およびアンロー
ダ部12を含んで構成されている。
ここで、ローダ部8には、半導体ウェハ13を多段にか
つ所定の間隔をもって支持するカセット14が設けられ
ており、このカセット14から位置合せ部9へ向けて半
導体ウェハ13が一枚ずつ供給できるようになっている
。
つ所定の間隔をもって支持するカセット14が設けられ
ており、このカセット14から位置合せ部9へ向けて半
導体ウェハ13が一枚ずつ供給できるようになっている
。
また、位置合せ部9には半導体ウェハ13を支持するス
テージ15が設けられており、その上方にはステージ1
5上に支持された半導体ウェハ13の位置合せを行なう
ための顕微鏡16が設けられている。なお、図示しない
が位置合せ部9の前工程にはウェハのオリフラ合せ部を
必要に応じて設け、粗位置合せを行なうようになってい
る。
テージ15が設けられており、その上方にはステージ1
5上に支持された半導体ウェハ13の位置合せを行なう
ための顕微鏡16が設けられている。なお、図示しない
が位置合せ部9の前工程にはウェハのオリフラ合せ部を
必要に応じて設け、粗位置合せを行なうようになってい
る。
さらに、処理部10には半導体ウェハ13をバキューム
等によって支持するステージ17が設けられており、そ
の近傍には上記ステージ17によって支持された半導体
ウェハ13上のバンプ2(第1図)を研削するバンプ研
削装置18が設けられている。ここで、バンプ研削装置
18は、例えば、外周に酸化シリコン(SiO2)等の
砥粒が付着されてなる円柱状の砥石19を有し、この砥
石19が該砥石19を回転駆動させるモータ20に連結
された構造となっている。円柱状の砥石19は、半導体
ウェハ13に形成された各ICチップの幅程度のものか
ら数チップの幅あるいはウェハ全幅(ウェハ直径)まで
のものなど種々のものが使用できる。高精度加工には、
1チツプ幅分の砥石19を使用するのがよく、1チツプ
に形成されている多数のバンプを同時加工しつつ砥石を
移動させることにより一列分のチップにおけるすべての
バンプの加工を行なうことができる。そして、モータ2
0は該モータ20をその回転軸の軸線方向およびそれに
直交する方向へ移送する移送装置(図示せず)に連結さ
れている。
等によって支持するステージ17が設けられており、そ
の近傍には上記ステージ17によって支持された半導体
ウェハ13上のバンプ2(第1図)を研削するバンプ研
削装置18が設けられている。ここで、バンプ研削装置
18は、例えば、外周に酸化シリコン(SiO2)等の
砥粒が付着されてなる円柱状の砥石19を有し、この砥
石19が該砥石19を回転駆動させるモータ20に連結
された構造となっている。円柱状の砥石19は、半導体
ウェハ13に形成された各ICチップの幅程度のものか
ら数チップの幅あるいはウェハ全幅(ウェハ直径)まで
のものなど種々のものが使用できる。高精度加工には、
1チツプ幅分の砥石19を使用するのがよく、1チツプ
に形成されている多数のバンプを同時加工しつつ砥石を
移動させることにより一列分のチップにおけるすべての
バンプの加工を行なうことができる。そして、モータ2
0は該モータ20をその回転軸の軸線方向およびそれに
直交する方向へ移送する移送装置(図示せず)に連結さ
れている。
また、洗浄・乾燥部11には、半導体ウェハ13を支持
するステージ21と、このステージ21に支持された半
導体ウェハ13に対して洗浄液を噴射するノズル22と
が設けられている。なお、第1図および第2図には図示
してはいないが、この洗浄・乾燥部11には、洗浄後の
半導体ウェハ13を乾燥させる乾燥装置が設けられてい
る。
するステージ21と、このステージ21に支持された半
導体ウェハ13に対して洗浄液を噴射するノズル22と
が設けられている。なお、第1図および第2図には図示
してはいないが、この洗浄・乾燥部11には、洗浄後の
半導体ウェハ13を乾燥させる乾燥装置が設けられてい
る。
さらに、アンローダ部12には半導体ウェハ13を多段
にかつ所定の間隔を持って支持できるカセット23が設
けられている。
にかつ所定の間隔を持って支持できるカセット23が設
けられている。
次に、このように構成されたバンプ処理装置によってな
される半導体装置の製造方法について説明する。
される半導体装置の製造方法について説明する。
ローダ部8から供給された半導体ウェハ13は位置合せ
部9によって位置合せされ、その後処理部10へ送られ
る。この処理部10では、半導体ウェハ13がバキュー
ムによってステージ17上に固定支持され、半導体ウェ
ハ13上に形成されたバンプ2が平面研削される。つま
り、砥石19を支持するモータ20が、その回転1山が
同一高さを維持するように水平移動される。こ九により
、半導体ウェハ13上に形成されたバンプ2は、第1図
に示すように、その上面が平坦になるように研削処理き
れ高さが一様される。そうして、このような処理がなさ
れた半導体ウェハ13は次工程の洗浄・乾燥部11へ送
られ、ここで、研削によって生じた切粉等が除去される
と共に半導体ウェハ13の乾燥がなされ、その後、この
半導体ウェハ13はアンローダ12のカセット23に順
次収納される。その後、ダイシング工程を経てボンディ
ング工程に送られ、ここで、第4図に示すようなテープ
キャリア方式ボンディングが行なわれる。
部9によって位置合せされ、その後処理部10へ送られ
る。この処理部10では、半導体ウェハ13がバキュー
ムによってステージ17上に固定支持され、半導体ウェ
ハ13上に形成されたバンプ2が平面研削される。つま
り、砥石19を支持するモータ20が、その回転1山が
同一高さを維持するように水平移動される。こ九により
、半導体ウェハ13上に形成されたバンプ2は、第1図
に示すように、その上面が平坦になるように研削処理き
れ高さが一様される。そうして、このような処理がなさ
れた半導体ウェハ13は次工程の洗浄・乾燥部11へ送
られ、ここで、研削によって生じた切粉等が除去される
と共に半導体ウェハ13の乾燥がなされ、その後、この
半導体ウェハ13はアンローダ12のカセット23に順
次収納される。その後、ダイシング工程を経てボンディ
ング工程に送られ、ここで、第4図に示すようなテープ
キャリア方式ボンディングが行なわれる。
このような半導体装置の製造方法によれば、次のような
効果を得ることができる。
効果を得ることができる。
即ち、砥石19によってバンプ2が平坦化されると共に
、同一の高さとなるように研削されるので、バンプ2と
インナーリード4との接合面積が大きくなり、しかも半
導体チップ上のバンプ2とそれに対応するインナーリー
ド4との接合が各箇所において確実になされるという作
用によって、強固でかつ良好な電気的接続が1つの半導
体チップ全体に亘って可能となり、その結果、半導体装
置の信頼性および歩留まりの向上を図ることができる。
、同一の高さとなるように研削されるので、バンプ2と
インナーリード4との接合面積が大きくなり、しかも半
導体チップ上のバンプ2とそれに対応するインナーリー
ド4との接合が各箇所において確実になされるという作
用によって、強固でかつ良好な電気的接続が1つの半導
体チップ全体に亘って可能となり、その結果、半導体装
置の信頼性および歩留まりの向上を図ることができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、バンプの処理を
鋭利な切刃を持つブレードにて行なっても良い。さらに
はバンプの加工をプレス等を用いて行なっても良い。プ
レス加工をもってバンプの平坦化を計る場合は、プレス
治具を加熱しておき、熱効果によるバンプの変形成形性
を容易化する工夫を施すこと、ウェハの1チツプ分ある
いは数チップ分をプレス加工して各チップ分に多数形成
されているバンプを高精度に平坦化し、これを順次繰り
返してウェハの全チップにおけるバンプの平坦化加工を
施すことが良結果を得るポイントである。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、バンプの処理を
鋭利な切刃を持つブレードにて行なっても良い。さらに
はバンプの加工をプレス等を用いて行なっても良い。プ
レス加工をもってバンプの平坦化を計る場合は、プレス
治具を加熱しておき、熱効果によるバンプの変形成形性
を容易化する工夫を施すこと、ウェハの1チツプ分ある
いは数チップ分をプレス加工して各チップ分に多数形成
されているバンプを高精度に平坦化し、これを順次繰り
返してウェハの全チップにおけるバンプの平坦化加工を
施すことが良結果を得るポイントである。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるフィルムキャリヤ方
式のボンディング技術に基づいて説明してきたが、それ
に限定されるものでなく、フィルムチップ方式その他の
ギヤングボンディング技術についても利用可能である。
をその背景となった利用分野であるフィルムキャリヤ方
式のボンディング技術に基づいて説明してきたが、それ
に限定されるものでなく、フィルムチップ方式その他の
ギヤングボンディング技術についても利用可能である。
[発明の効果コ
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
即ち、リード端子との接合がバンプの広い領域でなされ
、しかも各バンプとリード端子とが確実に接合されると
いう作用によって、良好な電気的接続が可能となり、そ
の結果、半導体装置の歩留まりおよび信頼性の向上を図
ることができる。
、しかも各バンプとリード端子とが確実に接合されると
いう作用によって、良好な電気的接続が可能となり、そ
の結果、半導体装置の歩留まりおよび信頼性の向上を図
ることができる。
第1図は本発明に係る半導体装置の製造方法の実施例を
説明するためのバンプ処理部における半導体ウェハおよ
びその近傍の断面図、 第2図は上記実施例に用いられるバンプ処理装置の平面
図、 第3図はその正面図、 第4図はテープキャリヤ方式のボンディング装置の正面
図、 第5図はバンプの構造の一例を表わすための半導体ウェ
ハの断面図、 第6図はバンプの構造の他の例を表わすための半導体ウ
ェハの断面図である。 1・・・・半導体チップ、2・・・・バンプ、4・・・
・リード端子(インナーリード)、13・・・・半導体
ウェハ、19・・・・砥石。 第 3 図 第 4 図
説明するためのバンプ処理部における半導体ウェハおよ
びその近傍の断面図、 第2図は上記実施例に用いられるバンプ処理装置の平面
図、 第3図はその正面図、 第4図はテープキャリヤ方式のボンディング装置の正面
図、 第5図はバンプの構造の一例を表わすための半導体ウェ
ハの断面図、 第6図はバンプの構造の他の例を表わすための半導体ウ
ェハの断面図である。 1・・・・半導体チップ、2・・・・バンプ、4・・・
・リード端子(インナーリード)、13・・・・半導体
ウェハ、19・・・・砥石。 第 3 図 第 4 図
Claims (1)
- 【特許請求の範囲】 1、半導体チップの電極またはリード端子のいずれか一
方に形成されたバンプを介して上記半導体チップの電極
とリード端子とを電気的接続する工程において、半導体
チップの電極とリード端子との電気的接続前に、少なく
とも一の半導体チップ内において上記バンプの高さが等
しくなるように、上記バンプの上面に平坦化処理を施す
ようにしたことを特徴とする半導体装置の製造方法。 2、上記平坦化処理として砥石による研削処理を施すよ
うにしたことを特徴とする特許請求の範囲請求の範囲第
1項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29872486A JPS63152135A (ja) | 1986-12-17 | 1986-12-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29872486A JPS63152135A (ja) | 1986-12-17 | 1986-12-17 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63152135A true JPS63152135A (ja) | 1988-06-24 |
Family
ID=17863455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29872486A Pending JPS63152135A (ja) | 1986-12-17 | 1986-12-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63152135A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63308330A (ja) * | 1987-06-10 | 1988-12-15 | Nec Corp | 半導体集積回路装置の製造方法 |
US6103551A (en) * | 1996-03-06 | 2000-08-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor unit and method for manufacturing the same |
US6452280B1 (en) | 1996-03-06 | 2002-09-17 | Matsushita Electric Industrial Co., Ltd. | Flip chip semiconductor apparatus with projecting electrodes and method for producing same |
-
1986
- 1986-12-17 JP JP29872486A patent/JPS63152135A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63308330A (ja) * | 1987-06-10 | 1988-12-15 | Nec Corp | 半導体集積回路装置の製造方法 |
US6103551A (en) * | 1996-03-06 | 2000-08-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor unit and method for manufacturing the same |
US6452280B1 (en) | 1996-03-06 | 2002-09-17 | Matsushita Electric Industrial Co., Ltd. | Flip chip semiconductor apparatus with projecting electrodes and method for producing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6818550B2 (en) | Method of cutting a wafer into individual chips | |
KR0135609B1 (ko) | 반도체 장치 및 그 제조방법 | |
US6803294B2 (en) | Semiconductor wafer and manufacturing method of semiconductor device | |
US8962470B2 (en) | Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus | |
KR100661042B1 (ko) | 반도체 장치의 제조 방법 | |
CN112117204B (zh) | 一种封装结构的制作方法 | |
US20070155131A1 (en) | Method of singulating a microelectronic wafer | |
US20080064187A1 (en) | Production Method for Stacked Device | |
KR20000052865A (ko) | Ic 및 그 제조방법 | |
JP2005533376A (ja) | ウエハ上に超清浄なボンディングパッドを保つための方法およびウエハ | |
US9034733B2 (en) | Semiconductor die singulation method | |
TW200527561A (en) | Stack MCP and manufacturing method thereof | |
JP3459234B2 (ja) | 半導体装置およびその製造方法 | |
JP2000299354A (ja) | 半導体装置およびその製造方法 | |
US6199743B1 (en) | Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies | |
JPH11150090A (ja) | 半導体装置の製造方法 | |
JP3688065B2 (ja) | 半導体装置の製造方法 | |
US6190947B1 (en) | Silicon semiconductor rectifier chips and manufacturing method thereof | |
JPS63152135A (ja) | 半導体装置の製造方法 | |
JP2000124177A (ja) | 半導体装置の製造方法 | |
JP2860671B2 (ja) | 半導体ウエハのダイシング方法 | |
JP4009505B2 (ja) | 半導体装置の製造方法 | |
JP2002120132A (ja) | 個片化された半導体チップ厚みの均一化方法 | |
JP3131358B2 (ja) | 半導体装置製造用治具及び半導体装置の製造方法 | |
WO2018070263A1 (ja) | 半導体装置の製造方法 |