JPH08250545A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH08250545A
JPH08250545A JP7047003A JP4700395A JPH08250545A JP H08250545 A JPH08250545 A JP H08250545A JP 7047003 A JP7047003 A JP 7047003A JP 4700395 A JP4700395 A JP 4700395A JP H08250545 A JPH08250545 A JP H08250545A
Authority
JP
Japan
Prior art keywords
semiconductor
wiring layer
semiconductor chip
metal wiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7047003A
Other languages
English (en)
Inventor
Takahiro Shimizu
貴宏 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP7047003A priority Critical patent/JPH08250545A/ja
Publication of JPH08250545A publication Critical patent/JPH08250545A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/16157—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【目的】 半導体装置自体の厚さを抑えたバンプ電極を
有した半導体装置およびその製造方法を提供する。 【構成】 基板配線層１０を有した実装基板９の凹部８
に対して、バンプ電極３を有した半導体チップ１が搭載
され、半導体チップ１上のバンプ電極３と基板配線層１
０とが半田１１により接合されている。そして接合後、
実装基板９の凹部８領域が樹脂１２で封止されている。
この構造により、半導体チップ１の側面にバンプ電極３
を形成し、縦方向の厚みを抑えて、パッケージに実装し
ているので、薄型の半導体装置を実現することができ
る。また実装工程でも、半導体チップ１の側面にバンプ
電極３があるので、基板配線層１０とバンプ電極３との
接合の確認が容易となる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、バンプ電極を有した半
導体装置に関するものであり、半導体チップの側面にバ
ンプを設けた半導体装置およびその製造方法に関するも
のである。
【０００２】
【従来の技術】近年、半導体チップと外部接続用端子と
の接続は、バンプ電極を用いて接続する方法が使用され
ている。
【０００３】以下、従来の半導体装置について、図面を
参照しながら説明する。図４は従来の半導体装置の実装
前の状態を示す部分斜視図であり、図５は、従来の半導
体装置の実装前の状態を示す平面図である。
【０００４】従来のバンプ技術を用いた半導体装置は、
図４、図５に示すように、半導体チップ１の表面に形成
された電極２上にワイヤーボンド法等によってバンプ電
極３を形成し、リード端子と接合し、電気的接続をする
ものであった。
【０００５】またバンプ電極３を形成する工程では、半
導体チップ１表面に窓開けを行ない、下層の金属配線層
を引き出し、電極２を形成し、前記電極２上にワイヤー
ボンド法、メッキバンプ法、転写バンプ法等によりバン
プ電極３を設けるものであり、その後、パッケージや実
装基板に実装するものであった。
【０００６】
【発明が解決しようとする課題】しかしながら前記従来
の構成では、パッケージや実装基板に実装する場合、半
導体チップ１のバンプ電極３を設けた面と実装基板表面
が対向するため、実装基板上の配線とバンプ電極３との
位置合わせが困難であり、接触確認が難しいという課題
があった。さらにパッケージや実装基板に直接実装した
場合でも、実装後、半導体チップ１の厚さ、パッケージ
や基板の厚さ、バンプ電極の厚さの総厚さにより、半導
体装置自体の厚さが厚くなり、小型化・薄型化に対応で
きないという課題もあった。
【０００７】また製造工程では、バンプ電極３を設ける
ために半導体チップ１の表面に電極２のための下層の金
属配線の窓開け工程が必要であり、工程の複雑化があっ
た。
【０００８】本発明は、前記課題を解決するもので、半
導体装置自体の厚さを抑えてバンプ電極を有した半導体
装置およびその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】前記課題を解決するため
に本発明の半導体装置は、特に実装基板の凹部に搭載さ
れた半導体チップがその側面に突起電極を有し、実装基
板の配線層と接続していることを特徴としている。
【００１０】また製造方法においては、金属配線層を有
した半導体チップが複数個形成された半導体基板に対し
て、スクライブラインの幅以上のブレード幅を有したダ
イシングブレードでダイシングし、個々の半導体チップ
に分割する工程を有し、半導体チップの側面に金属配線
層を露出させ、突起電極を形成するための電極を簡易に
形成することを特徴としている。また半導体チップの側
面に形成された突起電極と実装基板の配線層とを接合す
る工程を有し、半導体チップの側面での接続方法を特徴
としている。
【００１１】
【作用】本発明の半導体装置は、バンプ電極が半導体チ
ップの側面に設けられていることで、実装基板配線との
位置合わせが容易にできる。また、半導体チップを実装
体に実装した際は、半導体装置自体の厚さも従来の半導
体チップ表面にバンプを設けた半導体装置と異なり薄く
なる。また半導体チップの金属配線を半導体チップ側面
まで引き出しているので、半導体チップ側面に露出した
金属配線表面（電極部）にバンプ電極を設けることがで
きる。
【００１２】製造方法においては、内部に金属配線層を
有した半導体チップが複数個形成された半導体基板に対
して、前記半導体基板のスクライブラインの箇所で前記
スクライブラインの幅以上のブレード幅を有したダイシ
ングブレードでダイシングし、個々の半導体チップに分
割するので、半導体チップの側面に金属配線層を引き出
すことができ、前記金属配線層を電極として、ワイヤー
ボンダーのキャピラリーを前記半導体チップの側面の前
記金属配線層側に配置し、前記半導体チップの側面方向
より金属細線を打ち出し、突起電極を形成することがで
きる。
【００１３】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
【００１４】図１は、本実施例の半導体装置の実装前の
状態を示す部分斜視図であり、半導体チップ側面に露出
した金属配線表面にバンプ電極を設けた部分斜視図であ
る。図２は、本実施例の半導体装置の実装前の状態を示
す平面図である。図３は、本実施例の半導体装置の製造
工程を示す図である。
【００１５】図１、図２において、本実施例の半導体装
置の実装前の状態は、半導体チップ１の側面にチップ内
部に形成された金属配線層４が露出し、前記金属配線層
４を電極２として、前記電極２上にバンプ電極３を形成
したものである。図示するものは、半導体チップ１の四
側面に対して、バンプ電極３を形成しているが、二側面
など半導体チップ１の品種に応じた電極数に対応して、
バンプ電極３を形成することもできる。なお、本実施例
で示しているバンプ電極３は、金（Ａｕ）バンプをはじ
め、アルミニウム（Ａｌ）等の金属や、金−錫合金など
の合金材も使用できる。
【００１６】次に本実施例の半導体装置の製造方法につ
いて説明する。まず図３（ａ）に示すように、複数の半
導体チップ１を形成した半導体基板５（ウェハー）に対
して、各半導体チップ１に分割するためにスクライブラ
イン６の箇所で切断（ダイシング）する。前記半導体基
板５の各半導体チップ１の内部には、電極２となる金属
配線層４が形成されているものである。
【００１７】なお、スクライブライン６の箇所において
は、金属配線層４は、段差部７を有し、個々の半導体チ
ップ１に分割した際、半導体チップ１の側面に金属配線
層４がある程度の厚み・幅をもって露出する構造で金属
配線層４が形成されているものである。前記金属配線層
４が幅を有しているので、電極２として使用し、その上
にバンプ電極３を形成することができる。前記スクライ
ブライン６の箇所の金属配線層４の段差部７の形成は、
予め金属配線層４を形成する前に基板自体をエッチング
し、段差を形成してから金属配線層４を形成することに
よって、段差部７を有した金属配線層４を形成すること
ができる。またダイシング工程では、切り溝の幅は、金
属配線層４が半導体チップ１の側面に露出する幅に設定
し、その幅に対応したブレード（刃）でダイシングする
ものである。
【００１８】次に図３（ｂ）に示すように、個々に分割
した半導体チップ１に対して、前記半導体チップ１の側
面に露出した金属配線層４を電極２として、前記電極２
上にバンプ電極３を形成する。金属配線層４が半導体チ
ップ１の側面である程度の厚み・幅をもっているので、
バンプ電極３を形成し、導通に支障をきたすことはな
い。バンプ電極３の形成については、転写法または従来
のバンプ技術を応用する。応用例としては、バンプ電極
３を形成するためのキャピラリーを半導体チップ１の表
面側に配置するのではなく、半導体チップ１の側面の金
属配線層４（電極２）側に配置し、半導体チップ１の側
面の四方向より金属細線を打ち出し、バンプ電極３を形
成する。
【００１９】次に図３（ｃ）に示すように、実装パッケ
ージである例えば凹部８を有した実装基板９に対して、
前記実装基板９に形成された基板配線層１０が前記凹部
８に形成され、基板側電極となっている。そして前記凹
部８に対して、バンプ電極３を有した半導体チップ１を
取り付け、前記半導体チップ１上のバンプ電極３と基板
配線層１０とを接合させる。バンプ電極３と基板配線層
１０との接合には、本実施例では、半田１１を用いて接
合しているが、導電性樹脂などの接着剤を用いてもよ
い。接合後、実装基板９の凹部８を樹脂１２で封止し、
半導体装置が完成する。
【００２０】なお、本実施例では、実装基板９に半導体
チップを完全に埋め込んでいるが、実装基板９の厚みが
半導体チップ１よりも薄く、凹部８に埋め込んだ半導体
チップ１が完全に埋め込まれなくとも、バンプ電極３を
半導体チップ１の側面に設けているため、従来よりも薄
くなる。
【００２１】本実施例では、ダイシングによって半導体
チップ１内部の金属配線層４を側面に引き出し、電極２
を形成し、その電極２上にバンプ電極３を形成できるの
で、従来のように半導体チップ表面にバンプを設けるた
めの窓開け工程を行なわずに済むので、工程の簡素化が
できる。そして半導体チップ１の側面にバンプ電極３を
形成し、縦方向の厚みを抑えて、パッケージに実装して
いるので、薄型の半導体装置を実現することができる。
また実装工程でも、半導体チップ１の側面にバンプ電極
３があるので、基板配線層１０とバンプ電極３との接合
の確認が容易となる。
【００２２】
【発明の効果】以上のように本発明は、半導体チップ側
面に露出した金属配線層の表面にバンプ電極を設けて、
実装基板の凹部に埋め込むため、実装基板自体の厚さに
近い厚さで半導体装置を実現できるものである。また半
導体チップ側面に露出した金属配線層の表面にバンプ電
極を設けているので、実装基板配線との位置合わせが容
易となる。
【００２３】製造方法においても、半導体チップ内部の
金属配線層をダイシングによって半導体チップ側面まで
引き出すことができ、半導体チップ表面にバンプを設け
るための窓開け工程を行なわず、工程の簡素化ができ
る。
【図面の簡単な説明】
【図１】本発明の一実施例における半導体装置の実装前
の状態を示す部分斜視図
【図２】本発明の一実施例における半導体装置の実装前
の状態を示す平面図
【図３】本発明の一実施例における半導体装置の製造方
法を示す工程順要部断面図
【図４】従来の半導体装置を示す部分斜視図
【図５】従来の半導体装置を示す平面図
【符号の説明】
１ 半導体チップ ２ 電極 ３ バンプ電極 ４ 金属配線層 ５ 半導体基板 ６ スクライブライン ７ 段差部 ８ 凹部 ９ 実装基板 １０ 基板配線層 １１ 半田 １２ 樹脂

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 凹部を有した実装基板と、前記凹部に搭
    載された半導体チップと、前記半導体チップの側面に設
    けられた突起電極と、前記実装基板の凹部に設けられた
    配線層と前記半導体チップの側面に設けられた突起電極
    とを接続している導電性接着剤と、前記凹部の前記半導
    体チップ領域を含む領域を封止している樹脂とよりなる
    ことを特徴とする半導体装置。
  2. 【請求項２】 半導体チップの側面にはその内部の金属
    配線層が引き出され、前記金属配線層を電極として、前
    記電極上に突起電極が設けられていることを特徴とする
    請求項１記載の半導体装置。
  3. 【請求項３】 内部に金属配線層を有した半導体チップ
    が形成された半導体基板に対して、スクライブラインの
    箇所でダイシングし、個々の半導体チップに分割する工
    程と、前記分割した半導体チップに対して、前記半導体
    チップの側面に露出した金属配線層上に突起電極を形成
    する工程と、配線層を有した実装体に対して、前記突起
    電極を有した半導体チップを取り付ける工程とを有する
    ことを特徴とする半導体装置の製造方法。
  4. 【請求項４】 内部に金属配線層を有した半導体チップ
    が複数個形成された半導体基板に対して、前記半導体基
    板のスクライブラインの箇所で前記スクライブラインの
    幅以上のブレード幅を有したダイシングブレードでダイ
    シングし、個々の半導体チップに分割するダイシング工
    程と、前記分割した半導体チップに対して、前記半導体
    チップの側面に露出した金属配線層上にワイヤーボンダ
    ーのキャピラリーを前記半導体チップの側面の前記金属
    配線層側に配置し、前記半導体チップの側面方向より金
    属細線を打ち出し、突起電極を形成する突起電極形成工
    程と、凹部と配線層を有した実装基板に対して、前記突
    起電極を有した半導体チップを前記凹部内に載置し、前
    記半導体チップの側面に形成された突起電極と前記実装
    基板の配線層とを接合する接合工程と、前記実装基板の
    半導体チップを搭載した凹部領域を樹脂で封止する封止
    工程とを有することを特徴とする半導体装置の製造方
    法。
  5. 【請求項５】 スクライブラインとの界面付近の内部で
    段差部がある金属配線層を有した半導体チップが複数個
    形成された半導体基板を用意する準備工程と、内部に金
    属配線層を有した半導体チップが複数個形成された前記
    半導体基板に対して、前記半導体基板のスクライブライ
    ンの箇所で前記スクライブラインの幅以上のブレード幅
    を有したダイシングブレードでダイシングし、個々の半
    導体チップに分割するダイシング工程と、前記分割した
    半導体チップに対して、前記半導体チップの側面に露出
    した金属配線層上にワイヤーボンダーのキャピラリーを
    前記半導体チップの側面の前記金属配線層側に配置し、
    前記半導体チップの側面方向より金属細線を打ち出し、
    突起電極を形成する突起電極形成工程と、凹部と配線層
    を有した実装基板に対して、前記突起電極を有した半導
    体チップを前記凹部内に載置し、前記半導体チップの側
    面に形成された突起電極と前記実装基板の配線層とを接
    合する接合工程と、前記実装基板の半導体チップを搭載
    した凹部領域を樹脂で封止する封止工程とを有すること
    を特徴とする半導体装置の製造方法。
JP7047003A 1995-03-07 1995-03-07 半導体装置およびその製造方法 Pending JPH08250545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7047003A JPH08250545A (ja) 1995-03-07 1995-03-07 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7047003A JPH08250545A (ja) 1995-03-07 1995-03-07 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH08250545A true JPH08250545A (ja) 1996-09-27

Family

ID=12763010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7047003A Pending JPH08250545A (ja) 1995-03-07 1995-03-07 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH08250545A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358772B2 (en) 1997-05-02 2002-03-19 Nec Corporation Semiconductor package having semiconductor element mounting structure of semiconductor package mounted on circuit board and method of assembling semiconductor package
JP2006054309A (ja) * 2004-08-11 2006-02-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2011104767A (ja) * 2009-11-09 2011-06-02 Honeywell Internatl Inc ウェーハ・レベル・パッケージに関するシリコン・タブ・エッジ・マウント

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358772B2 (en) 1997-05-02 2002-03-19 Nec Corporation Semiconductor package having semiconductor element mounting structure of semiconductor package mounted on circuit board and method of assembling semiconductor package
JP2006054309A (ja) * 2004-08-11 2006-02-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2011104767A (ja) * 2009-11-09 2011-06-02 Honeywell Internatl Inc ウェーハ・レベル・パッケージに関するシリコン・タブ・エッジ・マウント

Similar Documents

Publication Publication Date Title
US6124546A (en) Integrated circuit chip package and method of making the same
US9362210B2 (en) Leadframe and semiconductor package made using the leadframe
KR20040008827A (ko) 듀얼 다이 패키지 제조 방법
JP2001036000A (ja) チップサイズスタックパッケージ及びメモリモジュールとその製造方法
JPH06244360A (ja) 半導体装置
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
US7002251B2 (en) Semiconductor device
JP2000243887A (ja) 半導体装置とその製造方法
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
JPH08306724A (ja) 半導体装置およびその製造方法ならびにその実装方法
JP2002110856A (ja) 半導体装置の製造方法
US20050032271A1 (en) Lead frame, semiconductor device using the same and method of producing the semiconductor device
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH08250545A (ja) 半導体装置およびその製造方法
JP3203228B2 (ja) 半導体装置とその製造方法
JP2000243875A (ja) 半導体装置
JP2002134439A (ja) 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法
JP2001110981A (ja) 半導体装置及びその製造方法
JPS5930538Y2 (ja) 半導体装置
JPH09330992A (ja) 半導体装置実装体とその製造方法
JPH08279575A (ja) 半導体パッケージ
JPH11162998A (ja) 半導体装置およびその製造方法
JP2003007773A (ja) ボンディングツールおよびボンディング方法
JP3745106B2 (ja) 半導体装置およびその製造方法