JP2006054309A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006054309A JP2006054309A JP2004234687A JP2004234687A JP2006054309A JP 2006054309 A JP2006054309 A JP 2006054309A JP 2004234687 A JP2004234687 A JP 2004234687A JP 2004234687 A JP2004234687 A JP 2004234687A JP 2006054309 A JP2006054309 A JP 2006054309A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- semiconductor substrate
- cavity
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 表面にキャビティを有する第1の半導体基板と、前記キャビティ内に収納された第2の半導体基板と、前記第1または第2の半導体基板に接続された外部接続端子とを備えている。
【選択図】 図1
Description
一般に、セルベースの設計手法においては、ノイズ対策として、電源電圧の変動を受けやすいセルの周辺にコンデンサセルを配置し、コンデンサの両電極にあたる端子を、電源配線とグランド配線に固定することでバイパスコンデンサを形成させる。
これにより電源電圧の変動を抑制するとともに、電源配線を介してノイズが伝播することを抑制している。
またSOI基板は平面内の張り合わせであるため、剥離が生じ易く、歩留まり低下の原因となっていた。
本発明は、前記実情に鑑みてなされたもので、ノイズ低減をはかるとともに小型で集積度の高い半導体装置を提供することを目的とする。
また本発明は、機械的衝撃に強く、剥離が生じにくく、信頼性の高い半導体装置を提供することを目的とする。
また本発明は、設計の自由度の高い半導体装置を提供することを目的とする。
また、大規模な設備なしに、実装メーカーでの組み立てが実現可能となる。
この構成によれば、ノイズ信号の伝達手段を絶つことができ、不要輻射対策が容易に実現可能である。
この構成によれば、確実にノイズ信号の伝達手段を絶つことができ、不要輻射対策が容易に実現可能である。
この構成によれば、第1および第2の半導体基板の相互接続を行う場合にも深さ方向の配線距離が短くてすむため、配線長の総和が低減され、寄生抵抗の低減を図ることができる。
この構成によれば、再配列配線の形成をはじめ、外部接続端子形成のための処理が一括して実現できるため外部接続が容易である。また外部接続端子形成面が平坦であるため、外部接続端子の形成が容易でよりファインピッチ化が可能となる。
この構成によれば、通常のリソグラフィ工程で第1および第2の半導体基板表面への性配列配線などの外部接続配線が高精度かつ容易に実現可能である。
この構成により、CSP(Chip Size Package)構造が容易に実現でき、小型で信頼性の高いものとなる。また端子間距離を十分に大きく取ることができる。
この構成により、容易に外部接続が実現可能となる。また、外部接続端子形成面が増大するため、端子間距離の増大を図ることが可能となる。さらにまた、積層した場合の相互接続がこの導体パターンを介して実現可能となる。
この構成により、外部接続端子形成面が増大するため、端子間距離の増大を図ることが可能となる。
この構成により、第2の半導体基板はより強固にキャビティ内に固着される。
この構成により、基板と第2の半導体基板との線膨張率が異なる場合にはこの空隙がバッファとなり、基板クラックが生じるのを防止することができる。また、基板が導電性基板である場合には、この空隙の存在により浮遊容量の増大を防ぐことができる。
この構成により、線膨張率も近く、信頼性の高いものとなる。
この構成により、線膨張率もより近く、信頼性の高いものとなる。
この構成によれば接着剤を用いることなく密着性の良好な接合を得ることができる。
この構成によれば当接面にダイオードが形成されることになり短絡防止効果を確実にすることができる。
この構成によれば当接部を利用して、バイパスコンデンサを形成し、基板電位の安定化をはかることができ、ノイズの低減をはかることができる。
この構成により、配線の自由度が増大する。たとえば前述したように再配列配線をキャビティ形成面に形成するなどの方法も有効である。
この構成により、第2の半導体基板をキャビティに装着すればよいため、位置決めも容易である。また樹脂封止のための熱工程を経ることなく実装することもでき、熱による第2の半導体基板の劣化を防止することができる。
この構成により、表面の平坦化をはかることができ、装着時に表面に凹凸があった場合にも効率よく平坦面を形成することができる。
この構成により、第1および第2の半導体基板上への再配列配線の形成を一括して行うことができるため、容易に信頼性の高い配線の形成が可能となる。
この構成により、CMPで平坦化することにより平坦性のよい基板表面を得ることができ、1枚の半導体基板に対する扱いと同様の扱いで一括処理することができ、通常の半導体プロセスが適用可能である。
この構成によれば、容易に平坦化が可能となる。この場合は平坦化のあと素子領域を形成するのが望ましい。これにより第1および第2の半導体基板上への素子形成が一括して実現可能となり製造工程の簡略化を図ることができる。また位置あわせが不要となる。
この構成により、第1の半導体基板は第2の半導体基板への素子領域形成のための工程を経ることなく形成することができるため、不要な熱工程を低減することができ、素子の劣化防ぐことができる。
この構成により、第2の半導体基板は第1の半導体基板への素子領域形成のための工程を経ることなく形成することができるため、不要な熱工程を低減することができ、素子の劣化を防ぐことができる。
この構成により、外部接続端子形成面が平坦であるため、容易に再配列配線を形成することができる。
この構成により、表面が平坦であるためスパッタリングなどの成膜工程フォトリソグラフィ、エッチング工程等を用いた薄膜プロセスで高精度の再配列配線を実現することができる。
この構成により、表面に凹凸があった場合にも、高精度のパターン形成が可能である。
ウェットプロセスを経ることなく形成することができるため、大規模な設備なしに実装することができ、組立てメーカーでの自由実装が可能となる。
この構成により高精度で信頼性の高い再配列配線を実現することができる。
この構成により、接着剤を必要とすることなく直接接合によって接合することができるため、汚染も少なく信頼性の高い半導体装置を得ることができる。
この構成により、絶縁膜を別途形成することなく絶縁膜を介した接合が可能となり、絶縁膜の位置精度を高く形成することができる。
この構成により、絶縁膜を別途形成することなく必要とする位置にのみ精度よく絶縁膜を介した接合が可能となり、絶縁膜の位置精度を高く形成することができる。
この方法によれば、ウェーハレベルで接合されるため、位置あわせが容易でかつ一括形成であるため通常のウェーハプロセスを用いて製造することができ、製造が極めて容易である。
この方法によれば、素子領域が接合工程における温度上昇を経ることなく形成でき信頼性が向上する。
この方法によれば、素子領域の形成が容易である。反面接合工程における温度などで若干の劣化を招くことがある。
(実施の形態1)
本実施の形態1の半導体装置の断面図を図1に示す。図2は図1の半導体装置の回路構成を示す説明視図である。
この半導体装置は、ディジタル携帯電話を構成するもので、不要輻射の伝播を防止し、ノイズの低減を図ることを企図し、ベースバンド部と高周波部とを別の基板で構成したことを特徴とするものである。すなわちこの半導体装置は、ベースバンド部を構成するシリコン基板からなる第1の半導体基板1に形成されたキャビティ2内に絶縁膜としての酸化シリコン膜3を介して、高周波部を構成するシリコン基板からなる第2の半導体基板4を搭載したもので、これら第1および第2の半導体基板の外部接続端子は再配列配線5を介して形成される。そして第2の半導体基板の素子形成面4eが第1の半導体基板のキャビティ2の形成されたキャビティ形成面1c側に位置するように、フェースアップで搭載される。ここで、外部接続端子6は、再配列配線5およびパッシベーション膜7を介して前記キャビティ形成面1c側に位置する第2の半導体基板4の表面および前記第1の半導体基板のキャビティ形成面に配設されている。
そしてこれら第1および第2の半導体基板は直接接合によって接着剤なしに接合される。
また高周波部は、ディジタル変調機102からの変調信号を受信する送信高周波回路301と、アンテナ共用機303からアンテナ304を介して信号を送出するとともに、アンテナから受信した信号を、アンテナ共用機303を介して受信高周波回路302に供給するように構成される。
なおマイク、スピーカは薄膜回路を用いてこの第1の半導体基板の裏面側に形成される。アンテナについても第2の半導体基板表面に形成することができる。
まず図3(a)に示すように、一導電型のシリコン基板からなる第1の半導体基板1の表面に、フォトリソグラフィおよびエッチングによりキャビティ2を形成し、所望のウェル領域を形成するとともにキャビティ2を形成し、符号化回路101、ディジタル変調機102、マイクロプロセサ103、複号化回路201、ディジタル復調機202とからなるベースバンド部を形成する。これらの各回路はトランジスタの組み合わせで構成されるがここでは図示を省略する。また1cはキャビティ形成面を示す。
ここで第2の半導体基板4は酸化シリコン膜3を介して、電極形成面4eがキャビティ2の形成されたキャビティ形成面1c側に位置するように、フェースアップで配置し、図3(d)に示すように、常温で直接接合する。
この後、パッシベーション膜7を形成し、図1および図2に示した半導体装置が形成される。ここでパッシベーション膜は、外部接続用端子となるバンプ6bが露呈するような膜厚で形成する。このとき接合に先立ち、第1および第2の半導体基板の接合面は化学的研磨により清浄化しておく。
ここで第1および第2の半導体基板の電気的接続は外部接続端子を介して行なう。
前記実施の形態1では、第1の半導体基板1と第2の半導体基板4とは絶縁膜である酸化シリコン膜3を介して直接接合したが、キャビティ2の内部で一部電気的に接続するようにしてもよい。この例では、図4に断面図を示すように、酸化シリコン膜3の一部にコンタクトホールHを形成するとともに、このコンタクトホールHに相当する領域の第1および第2の半導体基板を高濃度にドープされたコンタクト領域(図示せず)としておくことにより、接合により良好な電気的接続も達成できるように構成される。
なおこの構造ではバンプに代えて、接続用パッド16aの外周までを覆うように形成した半田ボール16bを形成し、外部接続端子16を構成する。ここで接続用パッド16と半田ボールとの間には窒化チタンTiN、金Auなどの密着性層を介在させるが図示しない。
この構成により、接続に使用できる面積が増大し、絶縁が必要な箇所では絶縁し、接続を必要とする箇所ではコンタクトホールHで構成されたコンタクト領域を介して効率よく接続することができる。
前記実施の形態1では、第1の半導体基板1と第2の半導体基板4とは絶縁膜である酸化シリコン膜3を介して直接接合し、外部接続端子で第1および第2の半導体基板の接続を行なうようにしたが、本実施の形態では、図5および図6に示すように再配列配線で第1および第2の半導体基板を相互接続するようにしている。図5は図6のA−A断面図である。
この例で第2の半導体基板4表面から第1の半導体基板1表面に伸長する導体パターン5Sによって電気的に相互接続されていることを特徴とする。また、この導体パターン5b、5Sおよび接続用パッド16aは、キャビティに第2の半導体基板を搭載した後、同一工程で第1および第2の半導体基板上に形成されることを特徴とする。すなわちこの再配列配線5、少なくとも導体パターン5b、5s、パッシベーション膜7および外部接続端子16は、キャビティに半導体チップを搭載した後、スパッタリング法によって形成される。そして金バンプは表面をレジスト(図示せず)被覆した状態で無電解めっきを行なうことによって形成され、さらにその外側を半田ボール16bで被覆し外部接続端子16を構成している。なお図6に示すように、第2の半導体基板上の外部接続端子16は導体パターン16Sを介して基板上の外部接続端子6と電気的に接続されており、配線長が長くなるのを防止している。
まず図7(a)に示すように、キャビティ2を持つ第1の半導体基板1を用意する。
次いで図7(b)に示すように、キャビティ2に、第2の半導体チップ基板4を搭載する。ここでは酸化シリコン膜3を介して、電極形成面4eがキャビティ2の形成されたキャビティ形成面1c側に位置するように、第2の半導体基板4を直接接合により接合固定する。
この後図7(c)に示すように、表面をエッチバックにより平坦化し、第1および第2の半導体基板表面が同一面となるようにし、所望の半導体プロセスを経てトランジスタなどの回路素子を形成する。さらにCVD法により表面全体に酸化シリコン膜5aを形成し、フォトリソグラフィによってスルーホールと形成するとともに導体パターン5b、5Sを形成して再配列配線5を形成する。そしてパッシベーション膜7の形成を経て、インクジェット法により外部接続端子16を形成する。また相互接続用の導体パターン16Sを含むように形成され、外部接続端子の形成される領域以外はポリイミド樹脂等の絶縁性樹脂で被覆する。
そして図7(d)に示すように、更にこの接続用パッド上に金バンプを形成し、図5及び6に示したような半導体装置が形成される。図5では金バンプ上に半田ボール16bを形成している。
また、平坦面上に成膜することによって形成されるため、ファインピッチでの形成が容易に可能となる。
前記実施の形態1乃至3では、キャビティ2内に第2の半導体基板を間隙なしに装着したが、本実施の形態では図8に示すように、外周に隙間Cを持つようにしてもよい。
キャビティの構造および半導体基板の構造は前記実施の形態1乃至3と同様であるが、キャビティ2への第2の半導体基板4の固定は絶縁性樹脂を介して接合している。他部については実施の形態1の半導体装置と同様に形成される。
これにより、浮遊容量を低減することができる。
なお前記実施の形態1乃至4において第1および第2の半導体基板はシリコンであってかつそれぞれの機能に応じた不純物濃度を用いればよく、不純物濃度の異なるものを用いることにより、形成する回路構成に応じた比抵抗を持つものをベースにすることができるため、構造の簡略化を図ることができる。
さらにまた、図9に示すように、第1および第2の半導体基板1,4に絶縁膜を介在させることなく直接接合してもよい。
この場合、接合部の不純物濃度を低くしておくのが望ましい。
さらにまた、図10に示すように、第1および第2の半導体基板1,4に絶縁膜を介在させることなく直接接合し、かつpn接合を形成するようにしてもよい。
これにより、第1および第2の半導体基板間には第1の半導体基板のキャビティ内壁に形成されたn層23nと第2の半導体基板の外壁に形成されたp層23pとでpn接合が形成されダイオードが形成された状態となる。
また、この構成によれば第1および第2の半導体基板1,4の絶縁分離が可能となる効果がある。
さらにまた、前記実施の形態では、基板単位の製造方法について説明したが、第1の半導体基板をウェーハレベルで使用し、外部接続端子を形成した後に個々の素子に分割してもよい。図11に説明図を示すように、シリコンウェーハ11に形成されたキャビティ2にそれぞれ第2の半導体基板4を装着し、諸工程を経て外部接続端子6を形成したのち、ダイシングラインDLに沿ってダイシングし半導体装置を形成するものである。
そして、図13(e)に示すように、所定の深さまで水素イオンの注入を行い、アモルファス領域21を形成する。
そして、図13(g)に示すように、へき開により、酸化領域22を剥離除去する。
そして、図13(h)に示すように、パッシベーション膜を7形成した後、接続用パッド26aを介して半田ボール26bを形成しこれを外部接続端子26とする。
最後に、ダイシングラインDLに沿ってダイシングすることにより個々の半導体装置に分離する。
このようにして精度よく不要輻射の抑制されたディジタル携帯電話を形成することができる。
この方法によれば、ウェーハレベルで接合されるため、位置あわせが容易でかつ一括形成であるため通常のウェーハプロセスを用いて製造することができ、製造が極めて容易である。
さらにまた、前記実施の形態では、第1の半導体基板のみをウェーハレベルで形成したが、本実施の形態では第2の半導体基板についてもウェーハレベルで接合する方法について説明する。すなわち図14に概要説明図を示すように、キャビティ2を形成するとともにベースバンド部の回路を形成した第1のシリコンウェーハ11と、高周波回路部を構成する素子領域を形成するとともにこの部分を突出せしめるように溝部Tを形成した第2のシリコンウェーハ32を接合し、この後CMPにより第2のシリコンウェーハ側を研磨して、第1のシリコンウェーハ11のキャビティ形成面11cを露呈せしめるようにしたもので、その後は前記実施の形態7の図13(d)以降と同様に形成する。
このようにして精度よく不要輻射の抑制されたディジタル携帯電話を形成することができる。
この方法によれば、ウェーハレベルで接合されるため、位置あわせが容易でかつ一括形成であるため通常のウェーハプロセスを用いて外部接続端子の形成まで製造することができ、製造が極めて容易である。
また、第2の半導体基板は接合後に平坦化されるため均一な表面を得ることができる上、より薄型化が可能となる。
本実施の形態では、図17に示すように、第2の半導体基板をSOI基板で構成してもよい。この場合SOI基板の表面側は再配列配線で相互接続し、裏面側は第1の半導体基板とキャビティ内で接続するようにしてもよい。
SOI基板40は表面に酸化シリコン膜43の形成されたベース層としてのシリコン基板41上に酸化シリコン膜43を挟んでシリコン基板42を直接接合してなるものである。
これにより、接続面積が増大し、パッドを大きくすることにより接続が確実となる。
前記実施の形態1乃至9では、1枚の基板に1枚の半導体チップを搭載する例について説明したが、本実施の形態では、図18に示すように、第1の半導体基板1に2つのキャビティ2a、2bを形成し、第1及び第2の半導体チップ4a、4bをフェースアップで形成し、同様に導体パターン及び外部接続端子6を形成したものである。
この構造では、2つの半導体チップの搭載位置がキャビティによって規定されているため、位置ずれも少なく信頼性の高い実装が可能となる。
前記実施の形態10では、第1及び第2の半導体チップを第1の半導体基板の一方の面に並置したが、図19に示すように本実施の形態では背中合わせに第1及び第2の半導体チップ4a、4bを搭載している。
この場合は、基板の側壁をとおるように、インクジェットなどにより導体パターンを形成し両者を電気的に接続することも可能である。
また、この一方の面側には半導体チップを搭載し、他方の面側にはコンデンサや抵抗などのチップ部品、制御MCM等を搭載するようにしてもよい。
また、リチウムニオベート、リチウムタンタレートなどの単結晶圧電基板を用いてもよい。
2 キャビティ
3 酸化シリコン膜
4 第2の半導体基板
5 再配列配線
6 外部接続端子
1c キャビティ形成面
4e 電極形成面
Claims (35)
- 表面にキャビティを有する第1の半導体基板と、
前記キャビティ内に収納された第2の半導体基板と、
前記第1または第2の半導体基板に接続された外部接続端子とを備えたことを特徴とする半導体装置。 - 請求項1に記載の半導体装置であって、
前記キャビティの内壁の少なくとも一部が絶縁層を介して前記第2の半導体基板に当接していることを特徴とする半導体装置。 - 請求項1に記載の半導体装置であって、
前記キャビティの内壁全体が絶縁層を介して前記第2の半導体基板に当接していることを特徴とする半導体装置。 - 請求項1乃至3のいずれかに記載の半導体装置であって、
前記第2の半導体基板の電極形成面が前記キャビティの内壁に当接していることを特徴とする半導体装置。 - 請求項1乃至3のいずれかに記載の半導体装置であって、
前記第2の半導体基板の電極形成面が前記第1の半導体基板のキャビティ形成面と同一面側に位置していることを特徴とする半導体装置。 - 請求項1乃至5のいずれかに記載の半導体装置であって、
前記第1の半導体基板の前記キャビティ形成面と、前記第2の半導体基板の表面とは同一面上にある半導体装置。 - 請求項1乃至6のいずれかに記載の半導体装置において、
前記外部接続端子は、前記第1の半導体基板の前記キャビティ形成面と、前記第2の半導体基板の表面とに形成された突出部である半導体装置。 - 請求項7に記載の半導体装置において、
前記外部接続端子は、前記第2の半導体基板から前記第1の半導体基板の前記キャビティ形成面に伸長する導体パターンを介して前記第1の半導体基板上に導出されたものを含む半導体装置。 - 請求項8に記載の半導体装置において、
前記外部接続端子は、前記第2の半導体基板から前記第1の半導体基板の前記キャビティ形成面に伸長する導体パターンを含む再配列配線部を介して導出される半導体装置。 - 請求項1乃至9のいずれかに記載の半導体装置において、
前記第2の半導体基板は前記第1の半導体基板の前記キャビティ内に絶縁性樹脂を介して固着される半導体装置。 - 請求項1乃至10に記載の半導体装置において、
前記第2の半導体基板は前記第1の半導体基板の前記キャビティ内壁との間に空隙を有するように配置された半導体装置。 - 請求項1乃至11に記載の半導体装置において、
前記第1および第2の半導体基板はいずれも同一組成をもつ基板である半導体装置。 - 請求項12に記載の半導体装置において、
前記第1および第2の半導体基板はいずれもシリコンで構成される半導体装置。 - 請求項12または13に記載の半導体装置において、
前記第1および第2の半導体基板は不純物濃度が異なる基板である半導体装置。 - 請求項1に記載の半導体装置において、
前記第1の半導体基板は第2の半導体基板のキャビティ内壁に直接接合によって接合された基板である半導体装置。 - 請求項1に記載の半導体装置において、
前記第1および第2の半導体基板は当接面で異なる導電型を有し、前記当接面がPN接合を形成していることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1および第2の半導体基板は容量結合をなすように絶縁膜を介して当接していることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1の半導体基板は当接面以外の領域で導電性部材を介して第2の半導体基板に接続されていることを特徴とする半導体装置。 - 第1の半導体基板表面に形成されたキャビティ内に、
第2の半導体基板を搭載する工程と、
前記第1または第2の半導体基板表面に外部接続端子を接続する工程とを含む半導体装置の製造方法。 - 請求項19に記載の半導体装置の製造方法において、
前記搭載する工程の後、前記キャビティの形成されたキャビティ形成面と前記第2の半導体基板表面とを平坦化する工程とを含む半導体装置の製造方法。 - 請求項20に記載の半導体装置の製造方法において、
前記平坦化する工程の後、前記第2の半導体基板の前記電極形成面と前記第1の半導体基板のキャビティ形成面に、再配列配線を形成する工程を含む半導体装置の製造方法。 - 請求項19または20に記載の半導体装置の製造方法において、
前記平坦化する工程はCMP工程である半導体装置の製造方法。 - 請求項19または20に記載の半導体装置の製造方法において、
前記平坦化する工程は、所定深さにイオン注入を行い、へき開面を形成する工程と、
前記へき界面を界面として界面剥離を行う工程である半導体装置の製造方法。 - 請求項19乃至23のいずれかに記載の半導体装置の製造方法において、
前記搭載する工程に先立ち、前記第2の半導体基板に素子領域を形成する工程を含む半導体装置の製造方法。 - 請求項19乃至24のいずれかに記載の半導体装置の製造方法において、
前記搭載する工程に先立ち、前記第1の半導体基板に素子領域を形成する工程を含む半導体装置の製造方法。 - 請求項19乃至25のいずれかに記載の半導体装置の製造方法において、
前記搭載する工程の後、前記第1の半導体基板のキャビティの形成された面および第2の半導体基板を接続するように、再配列配線を形成する工程を含む半導体装置の製造方法。 - 請求項26に記載の半導体装置の製造方法において、
前記再配列配線を形成する工程は、薄膜プロセスである半導体装置の製造方法。 - 請求項26に記載の半導体装置の製造方法において、
前記再配列配線を形成する工程は、インクジエットプロセスである半導体装置の製造方法。 - 請求項26または27に記載の半導体装置の製造方法において、
前記再配列配線のなされた表面の一部に開口部を有する絶縁性層を形成する工程と、
前記絶縁性層の上層に前記開口部を介して前記第2の半導体基板の電極と接続するように導電性微粒子を吹き付け、外部接続端子を形成する工程とを含む半導体装置の製造方法。 - 請求項19に記載の半導体装置の製造方法において、
前記搭載する工程に先立ち、
前記第1および第2の半導体基板表面を鏡面研磨する工程と、
前記第1の半導体基板のキャビティ内に第2の半導体基板を直接接合する工程とを含む半導体装置の製造方法。 - 請求項30に記載の半導体装置の製造方法において、
前記搭載する工程に先立ち、
前記第1の半導体基板表面にキャビティを形成する工程と、
前記キャビテイ内壁を酸化する工程とを含む半導体装置の製造方法。 - 請求項30に記載の半導体装置の製造方法において、
前記搭載する工程に先立ち、
前記第2の半導体基板の表面を酸化する工程を含む半導体装置の製造方法。 - 請求項19乃至32のいずれかに記載の半導体装置の製造方法において、
第1の半導体ウェーハ表面に、所定の間隔で複数のキャビティを形成する工程と、
第2の半導体ウェーハ表面に前記キャビティに符合する突出部を形成する工程と、
第1の半導体ウェーハの前記キャビティに、前記突出部が当接するように第2の半導体ウェーハを位置あわせし、第1および第2の半導体ウェーハを接合する工程と、
前記第1の半導体ウェーハが露呈するまで前記第2の半導体ウェーハを研磨する工程と、
前記第1および第2の半導体ウェーハに所望の素子領域を形成する工程と、
前記第1または第2の半導体ウェーハに外部接続端子を形成する工程とを含み、
前記第1の半導体ウェーハをダイシングし、第1の半導体基板のキャビティに第2の半導体基板が収納された個々の半導体装置に分割する工程とを含む半導体装置の製造方法。 - 請求項33に記載の半導体装置の製造方法において、
前記接合する工程および研磨する工程を経た後、素子領域を形成する工程を実行するようにしたことを特徴とする半導体装置の製造方法。 - 請求項33に記載の半導体装置の製造方法において、
前記接合する工程に先立ち、前記第1および第2の半導体ウェーハ表面に素子領域を形成する工程を実行するようににしたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004234687A JP5027990B2 (ja) | 2004-08-11 | 2004-08-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004234687A JP5027990B2 (ja) | 2004-08-11 | 2004-08-11 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006054309A true JP2006054309A (ja) | 2006-02-23 |
JP5027990B2 JP5027990B2 (ja) | 2012-09-19 |
Family
ID=36031590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004234687A Expired - Fee Related JP5027990B2 (ja) | 2004-08-11 | 2004-08-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5027990B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03142869A (ja) * | 1989-10-27 | 1991-06-18 | Toyota Motor Corp | 複合型半導体装置 |
JPH04313283A (ja) * | 1991-04-11 | 1992-11-05 | Eastman Kodak Japan Kk | 半導体デバイスとicチップの実装方法 |
JPH0745649A (ja) * | 1993-07-30 | 1995-02-14 | Toshiba Corp | 樹脂封止型半導体装置およびその製造方法ならびにその実装方法 |
JPH08250545A (ja) * | 1995-03-07 | 1996-09-27 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
JP2001244333A (ja) * | 2000-02-29 | 2001-09-07 | Nec Corp | 半導体集積回路装置の製造方法 |
JP2003017494A (ja) * | 2001-07-04 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2004221500A (ja) * | 2003-01-17 | 2004-08-05 | Toshiba Microelectronics Corp | 半導体装置および半導体装置の製造方法 |
-
2004
- 2004-08-11 JP JP2004234687A patent/JP5027990B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03142869A (ja) * | 1989-10-27 | 1991-06-18 | Toyota Motor Corp | 複合型半導体装置 |
JPH04313283A (ja) * | 1991-04-11 | 1992-11-05 | Eastman Kodak Japan Kk | 半導体デバイスとicチップの実装方法 |
JPH0745649A (ja) * | 1993-07-30 | 1995-02-14 | Toshiba Corp | 樹脂封止型半導体装置およびその製造方法ならびにその実装方法 |
JPH08250545A (ja) * | 1995-03-07 | 1996-09-27 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
JP2001244333A (ja) * | 2000-02-29 | 2001-09-07 | Nec Corp | 半導体集積回路装置の製造方法 |
JP2003017494A (ja) * | 2001-07-04 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2004221500A (ja) * | 2003-01-17 | 2004-08-05 | Toshiba Microelectronics Corp | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5027990B2 (ja) | 2012-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9030029B2 (en) | Chip package with die and substrate | |
US7511376B2 (en) | Circuitry component with metal layer over die and extending to place not over die | |
US7345365B2 (en) | Electronic component with die and passive device | |
KR101452548B1 (ko) | 후면 수동 디바이스 집적을 이용하는 반도체 다이 | |
US8592959B2 (en) | Semiconductor device mounted on a wiring board having a cap | |
US9219021B2 (en) | Semiconductor device including heat dissipating structure | |
US8309860B2 (en) | Electronic component built-in substrate and method of manufacturing the same | |
US20050101116A1 (en) | Integrated circuit device and the manufacturing method thereof | |
US8592984B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
JP2006203176A (ja) | 半導体装置及び半導体モジュール | |
JP2007157844A (ja) | 半導体装置、および半導体装置の製造方法 | |
US20030080422A1 (en) | Semiconductor wafer, method of manufacturing semiconductor wafer having bumps, semiconductor chip having bumps and method of manufacturing the same, semiconductor device, circuit board, and electronic equipment | |
KR101858954B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
US20050184401A1 (en) | Wiring substrate, manufacturing method thereof, and semiconductor device | |
US5869903A (en) | Sealed semiconductor device including opposed substrates and metal wall | |
KR101837514B1 (ko) | 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지 | |
JPWO2005122257A1 (ja) | コンデンサを内蔵した半導体装置及びその製造方法 | |
JP2003007910A (ja) | 半導体装置 | |
JP5027990B2 (ja) | 半導体装置 | |
JP2005268701A (ja) | 半導体装置、半導体装置の製造方法、これを用いた積層モジュールおよびその製造方法 | |
JP4324768B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US20030162320A1 (en) | Semiconductor device and method for fabricating the same | |
JP2006054310A (ja) | 半導体装置およびその製造方法 | |
JP2006049602A (ja) | 半導体装置およびその製造方法 | |
JP2000332155A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060327 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070808 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071113 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120511 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120625 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |