JP2002208602A - 半導体パッケージおよびその製造方法 - Google Patents
半導体パッケージおよびその製造方法Info
- Publication number
- JP2002208602A JP2002208602A JP2001004694A JP2001004694A JP2002208602A JP 2002208602 A JP2002208602 A JP 2002208602A JP 2001004694 A JP2001004694 A JP 2001004694A JP 2001004694 A JP2001004694 A JP 2001004694A JP 2002208602 A JP2002208602 A JP 2002208602A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating substrate
- wiring pattern
- region
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32052—Shape in top view
- H01L2224/32055—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 従来のＩＣカード用の半導体パッケージで
は、素子搭載用の接着剤の厚みバラツキにより、半導体
素子端の四辺において歪み応力が発生したり、また素子
搭載の際、半導体素子端と基板上の配線パターンとの接
触で配線パターンへダメージを与えるという課題があっ
た。 【解決手段】 絶縁性基板１０上面に対して半導体素子
１１の底面、周囲には被覆樹脂１２が形成されないドー
ナツ状の非被覆領域を有し、円形の被覆樹脂１２上に接
着剤１３を介して半導体素子１１を接着しているので、
接着剤１３の塗布量の制御すべき許容範囲が広がり、接
着剤１３の厚みを一定以上確保し、半導体素子１１端の
四辺に集中する歪み応力を緩和し、また、配線パターン
９は被覆樹脂１２で被覆されてカバーされているので、
半導体素子１１端のエッジが配線パターン９に衝突して
も、ダメージを防止することができる。
は、素子搭載用の接着剤の厚みバラツキにより、半導体
素子端の四辺において歪み応力が発生したり、また素子
搭載の際、半導体素子端と基板上の配線パターンとの接
触で配線パターンへダメージを与えるという課題があっ
た。 【解決手段】 絶縁性基板１０上面に対して半導体素子
１１の底面、周囲には被覆樹脂１２が形成されないドー
ナツ状の非被覆領域を有し、円形の被覆樹脂１２上に接
着剤１３を介して半導体素子１１を接着しているので、
接着剤１３の塗布量の制御すべき許容範囲が広がり、接
着剤１３の厚みを一定以上確保し、半導体素子１１端の
四辺に集中する歪み応力を緩和し、また、配線パターン
９は被覆樹脂１２で被覆されてカバーされているので、
半導体素子１１端のエッジが配線パターン９に衝突して
も、ダメージを防止することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、有機材の絶縁性基
板よりなる配線基板を用いて半導体素子を搭載した半導
体パッケージおよびその製造方法に関するものであり、
用途としては小型情報カードなどの記録媒体内に組み込
まれる半導体パッケージおよびその製造方法に関するも
のである。
板よりなる配線基板を用いて半導体素子を搭載した半導
体パッケージおよびその製造方法に関するものであり、
用途としては小型情報カードなどの記録媒体内に組み込
まれる半導体パッケージおよびその製造方法に関するも
のである。
【０００２】
【従来の技術】従来の半導体パッケージとして、図１２
を参照しながら説明する。図１２は従来の有機性基板よ
りなる配線基板を用いた半導体パッケージを示す主要な
断面図である。
を参照しながら説明する。図１２は従来の有機性基板よ
りなる配線基板を用いた半導体パッケージを示す主要な
断面図である。
【０００３】図１２に示すように、従来の半導体パッケ
ージは、有機性基板よりなるプリント基板１と、そのプ
リント基板１の上面に搭載された半導体素子２と、その
プリント基板１表面の導電性の配線パターン３と搭載さ
れた半導体素子２とを電気的に接続したアルミニウム
（Ａｌ）線や金（Ａｕ）線等の金属細線４と、配線パタ
ーン３の電気的接続を必要としない領域を覆った熱硬化
型もしくは感光型のソルダーレジスト５と、半導体素子
２、金属細線４を含むプリント基板の上面領域を封止し
たエポキシ樹脂等の封止樹脂６とより構成されている。
そして、半導体素子２はエポキシ樹脂等の絶縁性接着剤
７でその底面がプリント基板１の上面の所定位置に接着
されている。
ージは、有機性基板よりなるプリント基板１と、そのプ
リント基板１の上面に搭載された半導体素子２と、その
プリント基板１表面の導電性の配線パターン３と搭載さ
れた半導体素子２とを電気的に接続したアルミニウム
（Ａｌ）線や金（Ａｕ）線等の金属細線４と、配線パタ
ーン３の電気的接続を必要としない領域を覆った熱硬化
型もしくは感光型のソルダーレジスト５と、半導体素子
２、金属細線４を含むプリント基板の上面領域を封止し
たエポキシ樹脂等の封止樹脂６とより構成されている。
そして、半導体素子２はエポキシ樹脂等の絶縁性接着剤
７でその底面がプリント基板１の上面の所定位置に接着
されている。
【０００４】また導電性の配線パターン３は、酸化防止
のためにニッケル（Ｎｉ），金（Ａｕ）メッキが施され
ている。
のためにニッケル（Ｎｉ），金（Ａｕ）メッキが施され
ている。
【０００５】なお、従来の半導体パッケージでは、ソル
ダーレジスト５を塗布後、ソルダーレジスト５の表面を
化学的あるいは機械的方法を用いて凹凸に加工し、封止
樹脂６とソルダーレジスト５との密着面積を増大させ、
密着力を向上させ、界面での剥離を防止していた。
ダーレジスト５を塗布後、ソルダーレジスト５の表面を
化学的あるいは機械的方法を用いて凹凸に加工し、封止
樹脂６とソルダーレジスト５との密着面積を増大させ、
密着力を向上させ、界面での剥離を防止していた。
【０００６】
【発明が解決しようとする課題】しかしながら前記従来
の半導体パッケージでは、プリント基板と半導体素子と
の接着に液状の絶縁性接着剤を用いた場合、絶縁性接着
剤の塗布量の制御が非常に困難であり、絶縁性接着剤の
厚みバラツキを引き起こしてしまう。
の半導体パッケージでは、プリント基板と半導体素子と
の接着に液状の絶縁性接着剤を用いた場合、絶縁性接着
剤の塗布量の制御が非常に困難であり、絶縁性接着剤の
厚みバラツキを引き起こしてしまう。
【０００７】例えば、絶縁性接着剤の塗布量が少ない
と、接着剤自体が半導体素子の裏面に薄く広がり、半導
体素子とプリント基板との接続強度が不足するという問
題が発生する。逆に、塗布量が多すぎると絶縁性接着剤
が半導体素子の裏面からはみ出し、プリント基板上の配
線パターンの接続部、あるいははみ出した絶縁性接着剤
が半導体素子の側面をせり上がることにより、半導体素
子の表面の電極部を汚染し、金属細線での接続が不可能
となり、後工程に大きな影響を及ぼすという問題があ
る。
と、接着剤自体が半導体素子の裏面に薄く広がり、半導
体素子とプリント基板との接続強度が不足するという問
題が発生する。逆に、塗布量が多すぎると絶縁性接着剤
が半導体素子の裏面からはみ出し、プリント基板上の配
線パターンの接続部、あるいははみ出した絶縁性接着剤
が半導体素子の側面をせり上がることにより、半導体素
子の表面の電極部を汚染し、金属細線での接続が不可能
となり、後工程に大きな影響を及ぼすという問題があ
る。
【０００８】また基板として、プリント基板を使用した
場合、プリント基板の有機材料自身の反りやうねり、あ
るいは半導体素子をプリント基板上に搭載した時の半導
体素子の傾きが存在するため、半導体素子端の四辺にお
いて、絶縁性接着剤の厚みバラツキが大きくなり、絶縁
性接着剤の厚みに起因する前記した問題が半導体素子端
の四辺で発生し、より塗布量の制御が困難となってしま
う。
場合、プリント基板の有機材料自身の反りやうねり、あ
るいは半導体素子をプリント基板上に搭載した時の半導
体素子の傾きが存在するため、半導体素子端の四辺にお
いて、絶縁性接着剤の厚みバラツキが大きくなり、絶縁
性接着剤の厚みに起因する前記した問題が半導体素子端
の四辺で発生し、より塗布量の制御が困難となってしま
う。
【０００９】さらに絶縁性接着剤の硬化や封止樹脂の硬
化等の熱処理過程が加わると、半導体素子とプリント基
板との熱膨張率差により、歪み応力が加わる。この応力
は半導体素子端の四辺において極大化し、絶縁性接着剤
厚の薄い領域が存在すると、半導体素子と絶縁性接着
剤、あるいは絶縁性接着剤とプリント基板との接続強度
が不足しているため、この領域で界面剥離が発生する。
化等の熱処理過程が加わると、半導体素子とプリント基
板との熱膨張率差により、歪み応力が加わる。この応力
は半導体素子端の四辺において極大化し、絶縁性接着剤
厚の薄い領域が存在すると、半導体素子と絶縁性接着
剤、あるいは絶縁性接着剤とプリント基板との接続強度
が不足しているため、この領域で界面剥離が発生する。
【００１０】半導体素子端の四辺では、半導体素子、絶
縁性接着剤、封止樹脂やプリント基板等、熱膨張率や弾
性率等、物性が異なる複数の材料の接合点であるため、
一旦ある領域の界面において剥離が発生した場合、全体
の応力バランスが崩れ、他の材料間の界面に剥離が進行
してしまう。そして半導体素子端の四辺に発生する応力
は、半導体素子の大きさに伴い増加するため、面積的に
大きい半導体素子を使用した場合、問題がより一層顕在
化する可能性がある。
縁性接着剤、封止樹脂やプリント基板等、熱膨張率や弾
性率等、物性が異なる複数の材料の接合点であるため、
一旦ある領域の界面において剥離が発生した場合、全体
の応力バランスが崩れ、他の材料間の界面に剥離が進行
してしまう。そして半導体素子端の四辺に発生する応力
は、半導体素子の大きさに伴い増加するため、面積的に
大きい半導体素子を使用した場合、問題がより一層顕在
化する可能性がある。
【００１１】このような半導体パッケージ内部での界面
剥離の発生は、半導体パッケージ内の金属細線を切断し
たり、界面剥離の部分に水分が浸入することにより、耐
湿性が劣化する等、半導体製品の品質信頼性を損なう要
因となる。
剥離の発生は、半導体パッケージ内の金属細線を切断し
たり、界面剥離の部分に水分が浸入することにより、耐
湿性が劣化する等、半導体製品の品質信頼性を損なう要
因となる。
【００１２】また、プリント基板上の半導体素子を搭載
する領域では、プリント基板上に配線パターンが露出し
た状態であるため、半導体素子を搭載する際、半導体素
子端とプリント基板上の配線パターンとの接触により、
配線パターンにキズや亀裂等のダメージを与え、配線パ
ターンの腐食や断線に至る問題を発生する。特に半導体
素子とプリント基板との平行性が保たれない状態で半導
体素子を搭載する場合、半導体素子端のエッジが衝突す
るため、配線パターンへのダメージは重大な問題とな
る。
する領域では、プリント基板上に配線パターンが露出し
た状態であるため、半導体素子を搭載する際、半導体素
子端とプリント基板上の配線パターンとの接触により、
配線パターンにキズや亀裂等のダメージを与え、配線パ
ターンの腐食や断線に至る問題を発生する。特に半導体
素子とプリント基板との平行性が保たれない状態で半導
体素子を搭載する場合、半導体素子端のエッジが衝突す
るため、配線パターンへのダメージは重大な問題とな
る。
【００１３】本発明は前記従来の課題を解決するもの
で、半導体素子裏面から絶縁性接着剤が漏れ出ることを
抑制し、後工程に対し悪影響を及ぼさず、かつ安定的で
高い生産性を確保できる半導体パッケージおよびその製
造方法を提供する。また半導体素子端の四辺での応力を
緩和し、かつ複数の材料の接合点を分散することによ
り、内部剥離が発生しない高品質な半導体パッケージお
よびその製造方法を提供することを目的とする。
で、半導体素子裏面から絶縁性接着剤が漏れ出ることを
抑制し、後工程に対し悪影響を及ぼさず、かつ安定的で
高い生産性を確保できる半導体パッケージおよびその製
造方法を提供する。また半導体素子端の四辺での応力を
緩和し、かつ複数の材料の接合点を分散することによ
り、内部剥離が発生しない高品質な半導体パッケージお
よびその製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明の半導体パッケージは、接続パッドと、
前記接続パッドと接続した配線パターンとを上面に有し
た絶縁性基板と、前記絶縁性基板上面の配線パターンを
覆う領域と、前記絶縁性基板上面の半導体素子が搭載さ
れる円形領域とに設けられた被覆樹脂と、前記円形領域
に設けられた被覆樹脂上に接着剤を介して搭載された半
導体素子と、前記半導体素子と前記接続パッドとを接続
した金属細線と、前記絶縁性基板の上面領域を封止した
封止樹脂とよりなる半導体パッケージであって、前記半
導体素子の底面とその周囲にはドーナツ状の非被覆領域
が構成されて被覆樹脂が設けられている半導体パッケー
ジである。
るために本発明の半導体パッケージは、接続パッドと、
前記接続パッドと接続した配線パターンとを上面に有し
た絶縁性基板と、前記絶縁性基板上面の配線パターンを
覆う領域と、前記絶縁性基板上面の半導体素子が搭載さ
れる円形領域とに設けられた被覆樹脂と、前記円形領域
に設けられた被覆樹脂上に接着剤を介して搭載された半
導体素子と、前記半導体素子と前記接続パッドとを接続
した金属細線と、前記絶縁性基板の上面領域を封止した
封止樹脂とよりなる半導体パッケージであって、前記半
導体素子の底面とその周囲にはドーナツ状の非被覆領域
が構成されて被覆樹脂が設けられている半導体パッケー
ジである。
【００１５】また具体的には、絶縁性基板上面の半導体
素子が搭載される円形領域に設けられた被覆樹脂は、搭
載される半導体素子の底面積よりも小さい面積で設けら
れている半導体パッケージである。
素子が搭載される円形領域に設けられた被覆樹脂は、搭
載される半導体素子の底面積よりも小さい面積で設けら
れている半導体パッケージである。
【００１６】また本発明の半導体パッケージは、接続パ
ッドと、前記接続パッドと接続した配線パターンとを上
面に有した絶縁性基板と、前記絶縁性基板上面の半導体
素子が搭載される領域に円状に設けられたダミー配線パ
ターンと、前記円状に設けられたダミー配線パターン上
に接着剤を介して搭載された半導体素子と、前記半導体
素子と前記接続パッドとを接続した金属細線と、前記絶
縁性基板の上面領域を封止した封止樹脂とよりなる半導
体パッケージであって、前記配線パターンは前記半導体
素子の周囲領域を除く領域に設けられている半導体パッ
ケージである。
ッドと、前記接続パッドと接続した配線パターンとを上
面に有した絶縁性基板と、前記絶縁性基板上面の半導体
素子が搭載される領域に円状に設けられたダミー配線パ
ターンと、前記円状に設けられたダミー配線パターン上
に接着剤を介して搭載された半導体素子と、前記半導体
素子と前記接続パッドとを接続した金属細線と、前記絶
縁性基板の上面領域を封止した封止樹脂とよりなる半導
体パッケージであって、前記配線パターンは前記半導体
素子の周囲領域を除く領域に設けられている半導体パッ
ケージである。
【００１７】また具体的には、絶縁性基板上面の半導体
素子が搭載される領域に円状に設けられたダミー配線パ
ターンは、搭載される半導体素子の底面積よりも小さい
面積で設けられている半導体パッケージである。
素子が搭載される領域に円状に設けられたダミー配線パ
ターンは、搭載される半導体素子の底面積よりも小さい
面積で設けられている半導体パッケージである。
【００１８】また、配線パターンは絶縁性基板上面の比
較的周辺領域に設けられている半導体パッケージであ
る。
較的周辺領域に設けられている半導体パッケージであ
る。
【００１９】本発明の半導体パッケージの製造方法は、
接続パッドと、前記接続パッドと接続した配線パターン
とを上面周辺に有した絶縁性基板に対して、前記配線パ
ターンの領域と、前記絶縁性基板上面の半導体素子が搭
載される円形領域とを被覆樹脂で被覆し、前記半導体素
子が搭載される周囲領域にはドーナツ状の非被覆領域を
形成する工程と、前記絶縁性基板に形成された前記ドー
ナツ状の非被覆領域内の前記被覆樹脂上に接着剤を介し
て半導体素子を接着搭載する工程と、前記絶縁性基板の
前記接続パッドと前記半導体素子とを金属細線で接続す
る工程と、前記絶縁性基板の上面領域を封止樹脂で封止
する工程とよりなる半導体パッケージの製造方法であ
る。
接続パッドと、前記接続パッドと接続した配線パターン
とを上面周辺に有した絶縁性基板に対して、前記配線パ
ターンの領域と、前記絶縁性基板上面の半導体素子が搭
載される円形領域とを被覆樹脂で被覆し、前記半導体素
子が搭載される周囲領域にはドーナツ状の非被覆領域を
形成する工程と、前記絶縁性基板に形成された前記ドー
ナツ状の非被覆領域内の前記被覆樹脂上に接着剤を介し
て半導体素子を接着搭載する工程と、前記絶縁性基板の
前記接続パッドと前記半導体素子とを金属細線で接続す
る工程と、前記絶縁性基板の上面領域を封止樹脂で封止
する工程とよりなる半導体パッケージの製造方法であ
る。
【００２０】また本発明の半導体パッケージの製造方法
は、接続パッドと、前記接続パッドと接続した配線パタ
ーンとを上面周辺領域に有し、円形のダミー配線パター
ンを半導体素子が搭載される領域に有した絶縁性基板に
対して、前記絶縁性基板上のダミー配線パターン上に接
着剤を介して半導体素子を接着搭載する工程と、前記絶
縁性基板の前記接続パッドと前記半導体素子とを金属細
線で接続する工程と、前記絶縁性基板の上面領域を封止
樹脂で封止する工程とよりなる半導体パッケージの製造
方法である。
は、接続パッドと、前記接続パッドと接続した配線パタ
ーンとを上面周辺領域に有し、円形のダミー配線パター
ンを半導体素子が搭載される領域に有した絶縁性基板に
対して、前記絶縁性基板上のダミー配線パターン上に接
着剤を介して半導体素子を接着搭載する工程と、前記絶
縁性基板の前記接続パッドと前記半導体素子とを金属細
線で接続する工程と、前記絶縁性基板の上面領域を封止
樹脂で封止する工程とよりなる半導体パッケージの製造
方法である。
【００２１】また本発明の半導体パッケージの製造方法
は、接続パッドと、前記接続パッドと接続した第１の配
線パターンと、第２の配線パターンとを上面周辺に有し
た絶縁性基板に対して、前記第１，第２の配線パターン
の領域と、前記絶縁性基板上面の半導体素子が搭載され
る円形領域とを被覆樹脂で被覆し、前記半導体素子が搭
載される周囲領域には仮想ドーナツ状の非被覆領域を形
成する工程と、前記絶縁性基板に形成された前記仮想ド
ーナツ状の非被覆領域内の前記被覆樹脂上に接着剤を介
して半導体素子を接着搭載する工程と、前記絶縁性基板
の前記接続パッドと前記半導体素子とを金属細線で接続
する工程と、前記絶縁性基板の上面領域を封止樹脂で封
止する工程とよりなる半導体パッケージの製造方法であ
る。
は、接続パッドと、前記接続パッドと接続した第１の配
線パターンと、第２の配線パターンとを上面周辺に有し
た絶縁性基板に対して、前記第１，第２の配線パターン
の領域と、前記絶縁性基板上面の半導体素子が搭載され
る円形領域とを被覆樹脂で被覆し、前記半導体素子が搭
載される周囲領域には仮想ドーナツ状の非被覆領域を形
成する工程と、前記絶縁性基板に形成された前記仮想ド
ーナツ状の非被覆領域内の前記被覆樹脂上に接着剤を介
して半導体素子を接着搭載する工程と、前記絶縁性基板
の前記接続パッドと前記半導体素子とを金属細線で接続
する工程と、前記絶縁性基板の上面領域を封止樹脂で封
止する工程とよりなる半導体パッケージの製造方法であ
る。
【００２２】前記構成により、まず、円形のソルダーレ
ジストなどの被覆樹脂、ダミー配線パターンの上に接着
剤を介して半導体素子を搭載して接着しているので、半
導体素子自体が上方に配置され、接着剤が多く形成され
たとしても、余分な接着剤は被覆樹脂が形成されていな
い部分に流れ込み、半導体素子の電極部や配線パターン
の接続部の汚染を防止することができる。また接着剤に
よる汚染が防止されることにより、接着剤の塗布量の制
御すべき許容範囲が広がり、塗布制御の容易性、さらに
は安定的で高い生産性を確保することが可能になる。ま
た、接着剤の塗布量の許容範囲が広がることにより、絶
縁性基板自身の反りやうねり、半導体素子を絶縁性基板
上に搭載した時の半導体素子の傾きが存在しても、一定
厚以上の接着剤厚を確保することが可能になる。この接
着剤厚を一定以上確保することにより、半導体素子端の
四辺に集中する歪み応力に対し、接着剤の接続強度が十
分に得られ、歪み応力の緩和が可能になる。また、半導
体素子、接着剤、封止樹脂や絶縁性基板等、熱膨張率や
弾性率等、物性が異なる複数材料の接合点が集中する半
導体素子端の四辺において、半導体素子の底面とその周
囲にはドーナツ状の非被覆領域が構成されているので、
半導体素子端の四辺での接合点を空間的に分散させ、剥
離が発生しても、他の材料間の界面に剥離が進行するこ
とを阻止することが可能である。
ジストなどの被覆樹脂、ダミー配線パターンの上に接着
剤を介して半導体素子を搭載して接着しているので、半
導体素子自体が上方に配置され、接着剤が多く形成され
たとしても、余分な接着剤は被覆樹脂が形成されていな
い部分に流れ込み、半導体素子の電極部や配線パターン
の接続部の汚染を防止することができる。また接着剤に
よる汚染が防止されることにより、接着剤の塗布量の制
御すべき許容範囲が広がり、塗布制御の容易性、さらに
は安定的で高い生産性を確保することが可能になる。ま
た、接着剤の塗布量の許容範囲が広がることにより、絶
縁性基板自身の反りやうねり、半導体素子を絶縁性基板
上に搭載した時の半導体素子の傾きが存在しても、一定
厚以上の接着剤厚を確保することが可能になる。この接
着剤厚を一定以上確保することにより、半導体素子端の
四辺に集中する歪み応力に対し、接着剤の接続強度が十
分に得られ、歪み応力の緩和が可能になる。また、半導
体素子、接着剤、封止樹脂や絶縁性基板等、熱膨張率や
弾性率等、物性が異なる複数材料の接合点が集中する半
導体素子端の四辺において、半導体素子の底面とその周
囲にはドーナツ状の非被覆領域が構成されているので、
半導体素子端の四辺での接合点を空間的に分散させ、剥
離が発生しても、他の材料間の界面に剥離が進行するこ
とを阻止することが可能である。
【００２３】また配線パターンは被覆樹脂で被覆されて
カバーされているので、半導体素子を絶縁性基板上に搭
載する際、半導体素子と絶縁性基板との平行性が保たれ
ない状態で半導体素子端のエッジが配線パターンに衝突
しても、配線パターン上に被覆樹脂が被覆されているこ
とにより、配線パターンへの衝突のダメージを防止する
ことが可能となる。
カバーされているので、半導体素子を絶縁性基板上に搭
載する際、半導体素子と絶縁性基板との平行性が保たれ
ない状態で半導体素子端のエッジが配線パターンに衝突
しても、配線パターン上に被覆樹脂が被覆されているこ
とにより、配線パターンへの衝突のダメージを防止する
ことが可能となる。
【００２４】
【発明の実施の形態】以下、本発明の半導体パッケージ
およびその製造方法の一実施形態について、図面を参照
しながら説明する。
およびその製造方法の一実施形態について、図面を参照
しながら説明する。
【００２５】図１は本実施形態の半導体パッケージを示
す図であり、図１（ａ）は平面図であり、一部内部構成
を透過した状態を示している。図中、配線パターンは破
線で示し、ソルダーレジストの境界面、接続パッド、半
導体素子、金属細線は実線で示し、また封止樹脂の封止
領域は一点鎖線で示している。また図１（ｂ）は図１
（ａ）のＡ−Ａ１箇所の主要な断面図であり、参考まで
に金属細線は破線で示している。
す図であり、図１（ａ）は平面図であり、一部内部構成
を透過した状態を示している。図中、配線パターンは破
線で示し、ソルダーレジストの境界面、接続パッド、半
導体素子、金属細線は実線で示し、また封止樹脂の封止
領域は一点鎖線で示している。また図１（ｂ）は図１
（ａ）のＡ−Ａ１箇所の主要な断面図であり、参考まで
に金属細線は破線で示している。
【００２６】図１に示すように、本実施形態の半導体パ
ッケージは、複数の接続パッド８と、それら接続パッド
８と接続した銅箔等からなる導電性の配線パターン９と
を上面の周辺領域に有した絶縁性基板１０と、その絶縁
性基板１０上面の配線パターン９を覆う領域と、絶縁性
基板１０上面の半導体素子１１が搭載される円形領域と
に設けられたソルダーレジストである被覆樹脂１２と、
その円形領域に設けられた被覆樹脂１２上に絶縁性の接
着剤１３を介して搭載された半導体素子１１と、搭載さ
れた半導体素子１１と複数の接続パッド８とを接続した
金（Ａｕ）線やアルミニウム（Ａｌ）線などの金属細線
１４と、絶縁性基板１０の上面領域を封止したエポキ
シ、シリコン、ポリイミド樹脂等の封止樹脂１５とより
なる半導体パッケージであり、半導体素子１１の底面と
その周囲の絶縁性基板１０上にはドーナツ状の非被覆領
域が構成されて被覆樹脂１２が設けられているものであ
る。
ッケージは、複数の接続パッド８と、それら接続パッド
８と接続した銅箔等からなる導電性の配線パターン９と
を上面の周辺領域に有した絶縁性基板１０と、その絶縁
性基板１０上面の配線パターン９を覆う領域と、絶縁性
基板１０上面の半導体素子１１が搭載される円形領域と
に設けられたソルダーレジストである被覆樹脂１２と、
その円形領域に設けられた被覆樹脂１２上に絶縁性の接
着剤１３を介して搭載された半導体素子１１と、搭載さ
れた半導体素子１１と複数の接続パッド８とを接続した
金（Ａｕ）線やアルミニウム（Ａｌ）線などの金属細線
１４と、絶縁性基板１０の上面領域を封止したエポキ
シ、シリコン、ポリイミド樹脂等の封止樹脂１５とより
なる半導体パッケージであり、半導体素子１１の底面と
その周囲の絶縁性基板１０上にはドーナツ状の非被覆領
域が構成されて被覆樹脂１２が設けられているものであ
る。
【００２７】また絶縁性基板１０上面の半導体素子１１
が搭載される円形領域に設けられた被覆樹脂１２は、搭
載される半導体素子１１の底面積よりも小さい面積で設
けられているものである。そのため半導体素子１１が搭
載される領域の一部に被覆樹脂１２が形成されているも
のである。
が搭載される円形領域に設けられた被覆樹脂１２は、搭
載される半導体素子１１の底面積よりも小さい面積で設
けられているものである。そのため半導体素子１１が搭
載される領域の一部に被覆樹脂１２が形成されているも
のである。
【００２８】本実施形態の半導体パッケージは、絶縁性
基板１０の上面に対して、搭載した半導体素子１１の底
面とその周囲には被覆樹脂１２が形成されないドーナツ
状の非被覆領域、すなわち、搭載した半導体素子１１端
の四辺を平面透視的に包含するよう環帯状にソルダーレ
ジストなどの被覆樹脂１２が被覆されていない領域を有
しているものである。そして円形の被覆樹脂１２の上に
接着剤１３を介して半導体素子１１を搭載して接着して
いるので、半導体素子１１自体が基板面の上方に配置さ
れているものである。これにより、例えば、素子搭載用
の接着剤１３を多く塗布形成した場合でも、余分な接着
剤１３は被覆樹脂１２が被覆されていない領域に流れ込
むことにより、接着剤１３のはみ出しや半導体素子１１
側面のせり上がりによる半導体素子１１の電極部や配線
パターン９の接続部の汚染を防止できるものである。そ
して接着剤１３の汚染が防止されることにより、接着剤
１３の塗布量の制御すべき許容範囲が広がり、塗布制御
が容易になり、安定的で高い生産性を確保することが可
能となる。
基板１０の上面に対して、搭載した半導体素子１１の底
面とその周囲には被覆樹脂１２が形成されないドーナツ
状の非被覆領域、すなわち、搭載した半導体素子１１端
の四辺を平面透視的に包含するよう環帯状にソルダーレ
ジストなどの被覆樹脂１２が被覆されていない領域を有
しているものである。そして円形の被覆樹脂１２の上に
接着剤１３を介して半導体素子１１を搭載して接着して
いるので、半導体素子１１自体が基板面の上方に配置さ
れているものである。これにより、例えば、素子搭載用
の接着剤１３を多く塗布形成した場合でも、余分な接着
剤１３は被覆樹脂１２が被覆されていない領域に流れ込
むことにより、接着剤１３のはみ出しや半導体素子１１
側面のせり上がりによる半導体素子１１の電極部や配線
パターン９の接続部の汚染を防止できるものである。そ
して接着剤１３の汚染が防止されることにより、接着剤
１３の塗布量の制御すべき許容範囲が広がり、塗布制御
が容易になり、安定的で高い生産性を確保することが可
能となる。
【００２９】また、接着剤１３の塗布量の許容範囲が広
がることにより、絶縁性基板１０自身の反りやうねり、
半導体素子１１を絶縁性基板１０上に搭載した時に半導
体素子１１の傾きが存在しても、一定厚以上の接着剤１
３の厚みを確保することが可能となる。接着剤１３の厚
みを一定以上確保することにより、半導体素子１１端の
四辺に集中する歪み応力に対し、接着剤１３の接続強度
が十分に得られ、歪み応力の緩和が可能になる。さら
に、半導体素子１１、接着剤１３、封止樹脂１５や絶縁
性基板１０等、熱膨張率や弾性率等、物性が異なる複数
材料の接合点が集中する半導体素子１１端の四辺におい
て、平面透視的に包含するよう環帯状に被覆樹脂１２を
形成しないことにより、半導体素子１１端の四辺での接
合点を空間的に分散させ、剥離が発生しても、他の材料
間の界面に剥離が進行することを阻止することが可能と
なる。
がることにより、絶縁性基板１０自身の反りやうねり、
半導体素子１１を絶縁性基板１０上に搭載した時に半導
体素子１１の傾きが存在しても、一定厚以上の接着剤１
３の厚みを確保することが可能となる。接着剤１３の厚
みを一定以上確保することにより、半導体素子１１端の
四辺に集中する歪み応力に対し、接着剤１３の接続強度
が十分に得られ、歪み応力の緩和が可能になる。さら
に、半導体素子１１、接着剤１３、封止樹脂１５や絶縁
性基板１０等、熱膨張率や弾性率等、物性が異なる複数
材料の接合点が集中する半導体素子１１端の四辺におい
て、平面透視的に包含するよう環帯状に被覆樹脂１２を
形成しないことにより、半導体素子１１端の四辺での接
合点を空間的に分散させ、剥離が発生しても、他の材料
間の界面に剥離が進行することを阻止することが可能と
なる。
【００３０】なお、図示はしないが、本実施形態で用い
ている絶縁性基板１０は、エポキシ基板やベークライト
基板等の有機性基板からなる絶縁性のプリント多層基板
であり、本実施形態では４層基板を用いている。
ている絶縁性基板１０は、エポキシ基板やベークライト
基板等の有機性基板からなる絶縁性のプリント多層基板
であり、本実施形態では４層基板を用いている。
【００３１】また図１（ａ）で示した配線パターン９と
接続した円形部位は、スルーホールを示し、基板表面か
ら裏面への配線引き回しの機能を有し、基板底面に設け
た配線パターンの外部端子での外部接続を可能とする。
接続した円形部位は、スルーホールを示し、基板表面か
ら裏面への配線引き回しの機能を有し、基板底面に設け
た配線パターンの外部端子での外部接続を可能とする。
【００３２】なお、ソルダーレジストである被覆樹脂１
２の厚みは２０〜７０［μｍ］であり、本実施形態では
４５［μｍ］厚を採用している。また基板上に半導体素
子１１を搭載する領域に被覆樹脂１２を円形に構成して
いるのは、半導体素子１１の周辺に作用する応力に対す
る膜形状対策である。
２の厚みは２０〜７０［μｍ］であり、本実施形態では
４５［μｍ］厚を採用している。また基板上に半導体素
子１１を搭載する領域に被覆樹脂１２を円形に構成して
いるのは、半導体素子１１の周辺に作用する応力に対す
る膜形状対策である。
【００３３】また配線パターン９としての厚みは５〜２
０［μｍ］であり、電気的接続が必要な部分にはＮｉ，
Ａｕメッキが施されている。また絶縁性の接着剤１３の
厚みとしては、２０〜５０［μｍ］であり、本実施形態
では５０［μｍ］としている。
０［μｍ］であり、電気的接続が必要な部分にはＮｉ，
Ａｕメッキが施されている。また絶縁性の接着剤１３の
厚みとしては、２０〜５０［μｍ］であり、本実施形態
では５０［μｍ］としている。
【００３４】また本実施形態では、円形の被覆樹脂１２
上に半導体素子１１を搭載しているが、形状は円形以
外、応力緩和でき、信頼性劣化のない形状であればよ
い。同様に被覆樹脂１２の開口として、形状は円形をベ
ースとしたドーナツ状の非被覆領域を形成しているが、
非被覆領域の形状についても、円形以外、応力緩和で
き、信頼性劣化のない形状であればよい。
上に半導体素子１１を搭載しているが、形状は円形以
外、応力緩和でき、信頼性劣化のない形状であればよ
い。同様に被覆樹脂１２の開口として、形状は円形をベ
ースとしたドーナツ状の非被覆領域を形成しているが、
非被覆領域の形状についても、円形以外、応力緩和で
き、信頼性劣化のない形状であればよい。
【００３５】次に本実施形態の半導体パッケージの製造
方法について、図面を参照しながら説明する。図２〜図
４は図１で示した本実施形態の半導体パッケージの製造
方法を主要な工程ごとに示した平面図である。なお、本
実施形態の半導体パッケージの製造方法においては、前
記した実施形態の半導体パッケージで説明した各構成に
ついての詳細な説明は省略する。
方法について、図面を参照しながら説明する。図２〜図
４は図１で示した本実施形態の半導体パッケージの製造
方法を主要な工程ごとに示した平面図である。なお、本
実施形態の半導体パッケージの製造方法においては、前
記した実施形態の半導体パッケージで説明した各構成に
ついての詳細な説明は省略する。
【００３６】まず図２（ａ）に示すように、複数の接続
パッド８と、それら接続パッド８と接続した配線パター
ン９とを上面の比較的周辺領域に有した有機材料からな
る絶縁性基板１０を用意する。
パッド８と、それら接続パッド８と接続した配線パター
ン９とを上面の比較的周辺領域に有した有機材料からな
る絶縁性基板１０を用意する。
【００３７】次に図２（ｂ）に示すように、用意した絶
縁性基板１０に対して、配線パターン９の領域と、絶縁
性基板１０上面の半導体素子が搭載される円形領域とを
ソルダーレジストである被覆樹脂１２で被覆し、半導体
素子が搭載される周囲領域にはドーナツ状の非被覆領域
を形成する。すなわち、半導体素子を搭載した際、その
半導体素子端の四辺を平面透視的に包含するよう環帯状
に被覆樹脂１２が被覆されていない領域を構成する。な
お、図中、被覆樹脂１２で被覆された配線パターン９は
破線で示している。
縁性基板１０に対して、配線パターン９の領域と、絶縁
性基板１０上面の半導体素子が搭載される円形領域とを
ソルダーレジストである被覆樹脂１２で被覆し、半導体
素子が搭載される周囲領域にはドーナツ状の非被覆領域
を形成する。すなわち、半導体素子を搭載した際、その
半導体素子端の四辺を平面透視的に包含するよう環帯状
に被覆樹脂１２が被覆されていない領域を構成する。な
お、図中、被覆樹脂１２で被覆された配線パターン９は
破線で示している。
【００３８】次に図３（ａ）に示すように、絶縁性基板
１０に形成されたドーナツ状の非被覆領域内の円形の被
覆樹脂１２上に接着剤を介して半導体素子１１を接着搭
載する。この状態においては、半導体素子１１は基板面
に対して、接着剤と被覆樹脂１２との厚み分だけ上方に
配置されているものである。なお、図中、半導体素子１
１の下部にある被覆樹脂１２は破線で示している。
１０に形成されたドーナツ状の非被覆領域内の円形の被
覆樹脂１２上に接着剤を介して半導体素子１１を接着搭
載する。この状態においては、半導体素子１１は基板面
に対して、接着剤と被覆樹脂１２との厚み分だけ上方に
配置されているものである。なお、図中、半導体素子１
１の下部にある被覆樹脂１２は破線で示している。
【００３９】次に図３（ｂ）に示すように、絶縁性基板
１０の複数の接続パッド８と搭載した半導体素子１１の
電極パッド（図示せず）とを金属細線１４で接続する。
１０の複数の接続パッド８と搭載した半導体素子１１の
電極パッド（図示せず）とを金属細線１４で接続する。
【００４０】そして図４に示すように、絶縁性基板１０
の上面領域の半導体素子１１、金属細線１４を含む領域
を封止樹脂１５で封止して半導体パッケージを得るもの
である。なお図中、封止樹脂１５の内包されている被覆
樹脂１２の円形の境界部、半導体素子１１、接続パッド
８、金属細線１４は破線で示し、配線パターンは省略し
ている。
の上面領域の半導体素子１１、金属細線１４を含む領域
を封止樹脂１５で封止して半導体パッケージを得るもの
である。なお図中、封止樹脂１５の内包されている被覆
樹脂１２の円形の境界部、半導体素子１１、接続パッド
８、金属細線１４は破線で示し、配線パターンは省略し
ている。
【００４１】以上のように本実施形態の半導体パッケー
ジの製造方法では、半導体素子１１自体が絶縁性基板１
０上面の上方に配置されているものである。これによ
り、例えば、素子搭載用の接着剤を多く塗布形成した場
合でも、余分な接着剤は被覆樹脂が被覆されていない領
域に流れ込むことにより、接着剤のはみ出しや半導体素
子側面のせり上がりによる半導体素子１１の電極部や配
線パターン９の接続パッド８の汚染を防止できるもので
ある。
ジの製造方法では、半導体素子１１自体が絶縁性基板１
０上面の上方に配置されているものである。これによ
り、例えば、素子搭載用の接着剤を多く塗布形成した場
合でも、余分な接着剤は被覆樹脂が被覆されていない領
域に流れ込むことにより、接着剤のはみ出しや半導体素
子側面のせり上がりによる半導体素子１１の電極部や配
線パターン９の接続パッド８の汚染を防止できるもので
ある。
【００４２】また、配線パターン９は被覆樹脂１２で被
覆されてカバーされているので、半導体素子１１を絶縁
性基板１０上に搭載する際、半導体素子１１と絶縁性基
板１０との平行性が保たれない状態で半導体素子１１端
のエッジが配線パターン９に衝突しても、配線パターン
９上に被覆樹脂１２が被覆されていることにより、配線
パターン９への衝突のダメージを防止することができ
る。
覆されてカバーされているので、半導体素子１１を絶縁
性基板１０上に搭載する際、半導体素子１１と絶縁性基
板１０との平行性が保たれない状態で半導体素子１１端
のエッジが配線パターン９に衝突しても、配線パターン
９上に被覆樹脂１２が被覆されていることにより、配線
パターン９への衝突のダメージを防止することができ
る。
【００４３】次に本発明の別の実施形態の半導体パッケ
ージについて説明する。
ージについて説明する。
【００４４】図５は本実施形態の半導体パッケージを示
す図であり、図５（ａ）は平面図であり、一部内部構成
を透過した状態を示している。図中、配線パターン、ダ
ミー配線パターンは破線で示し、接続パッド、半導体素
子、金属細線は実線で示し、また封止樹脂の封止領域は
一点鎖線で示している。また図５（ｂ）は図５（ａ）の
Ｂ−Ｂ１箇所の主要な断面図であり、参考までに金属細
線は破線で示している。
す図であり、図５（ａ）は平面図であり、一部内部構成
を透過した状態を示している。図中、配線パターン、ダ
ミー配線パターンは破線で示し、接続パッド、半導体素
子、金属細線は実線で示し、また封止樹脂の封止領域は
一点鎖線で示している。また図５（ｂ）は図５（ａ）の
Ｂ−Ｂ１箇所の主要な断面図であり、参考までに金属細
線は破線で示している。
【００４５】図５に示すように、本実施形態の半導体パ
ッケージは、複数の接続パッド８と、それら接続パッド
８と接続した配線パターン９とを上面の比較的周辺領域
に有した有機材料よりなる絶縁性基板１０と、その絶縁
性基板１０上面の半導体素子１１が搭載されるべき領域
に円状に設けられた複数のダミー配線パターン１６と、
その円状に設けられたダミー配線パターン１６上に絶縁
性の接着剤１３を介して搭載された半導体素子１１と、
搭載された半導体素子１１と接続パッド８とを接続した
金属細線１４と、絶縁性基板１０の上面の半導体素子１
１、金属細線１４、配線パターン９の領域を封止した封
止樹脂１５とよりなる半導体パッケージであり、配線パ
ターン９は半導体素子１１の周囲領域を除く基板の周辺
領域に設けられている半導体パッケージである。
ッケージは、複数の接続パッド８と、それら接続パッド
８と接続した配線パターン９とを上面の比較的周辺領域
に有した有機材料よりなる絶縁性基板１０と、その絶縁
性基板１０上面の半導体素子１１が搭載されるべき領域
に円状に設けられた複数のダミー配線パターン１６と、
その円状に設けられたダミー配線パターン１６上に絶縁
性の接着剤１３を介して搭載された半導体素子１１と、
搭載された半導体素子１１と接続パッド８とを接続した
金属細線１４と、絶縁性基板１０の上面の半導体素子１
１、金属細線１４、配線パターン９の領域を封止した封
止樹脂１５とよりなる半導体パッケージであり、配線パ
ターン９は半導体素子１１の周囲領域を除く基板の周辺
領域に設けられている半導体パッケージである。
【００４６】すなわち本実施形態の半導体パッケージ
は、半導体素子１１端の四辺を平面透視的に包含するよ
う略環帯状領域には配線パターン９が形成されておら
ず、これにより、接着剤１３の塗布制御の容易性さらに
は安定的で高い生産性の確保、接着剤１３の厚みを一定
以上確保することによる応力緩和、並びに半導体素子１
１端の四辺での構成材料の接合点の分散が可能となる。
は、半導体素子１１端の四辺を平面透視的に包含するよ
う略環帯状領域には配線パターン９が形成されておら
ず、これにより、接着剤１３の塗布制御の容易性さらに
は安定的で高い生産性の確保、接着剤１３の厚みを一定
以上確保することによる応力緩和、並びに半導体素子１
１端の四辺での構成材料の接合点の分散が可能となる。
【００４７】また絶縁性基板１０上面の半導体素子１１
が搭載される領域に円状に設けられた複数のダミー配線
パターン１６は、搭載される半導体素子１１の底面積よ
りも小さい面積で設けられているものである。
が搭載される領域に円状に設けられた複数のダミー配線
パターン１６は、搭載される半導体素子１１の底面積よ
りも小さい面積で設けられているものである。
【００４８】本実施形態の半導体パッケージは、前記し
た実施形態の半導体パッケージとは異なり、ソルダーレ
ジストなどの被覆樹脂は設けず、配線パターン９を絶縁
性基板１０の周辺に配置し、半導体素子１１との接触ダ
メージを避けている。また円形のダミー配線パターン１
６上に接着剤１３を介して半導体素子１１を搭載してい
るので、半導体素子１１自体が絶縁性基板１０上面の上
方に配置されているものである。これにより、例えば、
素子搭載用の接着剤１３を多く塗布形成した場合でも、
余分な接着剤１３は半導体素子１１の下部の領域に流れ
込こむことにより、接着剤１３のはみ出しや半導体素子
１１側面のせり上がりによる半導体素子１１の電極部や
配線パターン９の接続部の汚染を防止できるものであ
る。また半導体素子１１端の四辺での被覆樹脂を削除し
ているため、構成材料の接合点の分散が可能となる。
た実施形態の半導体パッケージとは異なり、ソルダーレ
ジストなどの被覆樹脂は設けず、配線パターン９を絶縁
性基板１０の周辺に配置し、半導体素子１１との接触ダ
メージを避けている。また円形のダミー配線パターン１
６上に接着剤１３を介して半導体素子１１を搭載してい
るので、半導体素子１１自体が絶縁性基板１０上面の上
方に配置されているものである。これにより、例えば、
素子搭載用の接着剤１３を多く塗布形成した場合でも、
余分な接着剤１３は半導体素子１１の下部の領域に流れ
込こむことにより、接着剤１３のはみ出しや半導体素子
１１側面のせり上がりによる半導体素子１１の電極部や
配線パターン９の接続部の汚染を防止できるものであ
る。また半導体素子１１端の四辺での被覆樹脂を削除し
ているため、構成材料の接合点の分散が可能となる。
【００４９】なお、絶縁性基板１０上に半導体素子１１
を搭載する領域にダミー配線パターン１６を円形に構成
しているのは、半導体素子１１の周辺に作用する応力に
対するパターン形状対策である。
を搭載する領域にダミー配線パターン１６を円形に構成
しているのは、半導体素子１１の周辺に作用する応力に
対するパターン形状対策である。
【００５０】次に本実施形態の半導体パッケージの製造
方法について、図面を参照しながら説明する。図６〜図
７は図５で示した本実施形態の半導体パッケージの製造
方法を主要な工程ごとに示した平面図である。なお、本
実施形態の半導体パッケージの製造方法においては、前
記した実施形態の半導体パッケージで説明した各構成に
ついての詳細な説明は省略する。
方法について、図面を参照しながら説明する。図６〜図
７は図５で示した本実施形態の半導体パッケージの製造
方法を主要な工程ごとに示した平面図である。なお、本
実施形態の半導体パッケージの製造方法においては、前
記した実施形態の半導体パッケージで説明した各構成に
ついての詳細な説明は省略する。
【００５１】まず図６（ａ）に示すように、複数の接続
パッド８と、それら接続パッド８と接続した配線パター
ン９とを上面の周辺領域に有し、円形の複数のダミー配
線パターン１６を半導体素子が搭載されるべき領域に有
した絶縁性基板１０を用意する。ここで用意する絶縁性
基板１０としては、搭載すべき半導体素子端の四辺を平
面透視的に包含するよう略環帯状領域には配線パターン
９が形成されていない基板を用意するものである。
パッド８と、それら接続パッド８と接続した配線パター
ン９とを上面の周辺領域に有し、円形の複数のダミー配
線パターン１６を半導体素子が搭載されるべき領域に有
した絶縁性基板１０を用意する。ここで用意する絶縁性
基板１０としては、搭載すべき半導体素子端の四辺を平
面透視的に包含するよう略環帯状領域には配線パターン
９が形成されていない基板を用意するものである。
【００５２】次に図６（ｂ）に示すように、用意した絶
縁性基板１０上のダミー配線パターン１６上に絶縁性の
接着剤を介して半導体素子１１を接着搭載する。この状
態においては、半導体素子１１は基板面に対して、ダミ
ー配線パターン１６と接着剤との厚み分だけ上方に配置
されているものである。なお、図中、半導体素子１１の
下部にあるダミー配線パターン１６は破線で示してい
る。
縁性基板１０上のダミー配線パターン１６上に絶縁性の
接着剤を介して半導体素子１１を接着搭載する。この状
態においては、半導体素子１１は基板面に対して、ダミ
ー配線パターン１６と接着剤との厚み分だけ上方に配置
されているものである。なお、図中、半導体素子１１の
下部にあるダミー配線パターン１６は破線で示してい
る。
【００５３】次に図７（ａ）に示すように、絶縁性基板
１０の接続パッド８と搭載した半導体素子１１の電極パ
ッド（図示せず）とを金属細線１４で接続する。
１０の接続パッド８と搭載した半導体素子１１の電極パ
ッド（図示せず）とを金属細線１４で接続する。
【００５４】そして図７（ｂ）に示すように、絶縁性基
板１０の上面領域の半導体素子１１、金属細線１４を含
む領域を封止樹脂１５で封止して半導体パッケージを得
るものである。なお、図中、封止樹脂１５に内包される
半導体素子１１、ダミー配線パターン１６、配線パター
ン９、金属細線１４、接続パッド８などは破線で示して
いる。
板１０の上面領域の半導体素子１１、金属細線１４を含
む領域を封止樹脂１５で封止して半導体パッケージを得
るものである。なお、図中、封止樹脂１５に内包される
半導体素子１１、ダミー配線パターン１６、配線パター
ン９、金属細線１４、接続パッド８などは破線で示して
いる。
【００５５】以上のように本実施形態の半導体パッケー
ジの製造方法では、半導体素子１１自体が絶縁性基板１
０上面の上方に配置されているものである。これによ
り、例えば、素子搭載用の接着剤を多く塗布形成した場
合でも、余分な接着剤は半導体素子１１の下部周辺領域
に流れ込むことにより、接着剤のはみ出しや半導体素子
１１側面のせり上がりによる半導体素子１１の電極部や
配線パターン９の接続部の汚染を防止できるものであ
る。
ジの製造方法では、半導体素子１１自体が絶縁性基板１
０上面の上方に配置されているものである。これによ
り、例えば、素子搭載用の接着剤を多く塗布形成した場
合でも、余分な接着剤は半導体素子１１の下部周辺領域
に流れ込むことにより、接着剤のはみ出しや半導体素子
１１側面のせり上がりによる半導体素子１１の電極部や
配線パターン９の接続部の汚染を防止できるものであ
る。
【００５６】また、配線パターン９は基板の比較的周辺
領域に配置され、絶縁性基板１０上の搭載すべき半導体
素子端の四辺を平面透視的に包含するよう略環帯状領域
には配線パターン９が形成されていないため、半導体素
子１１を絶縁性基板１０上に搭載する際、半導体素子１
１と絶縁性基板１０との平行性が保たれない状態で半導
体素子１１端のエッジが基板面に衝突しても、配線パタ
ーン９は基板周辺に配置されていることにより、配線パ
ターン９への衝突を防止することができる。
領域に配置され、絶縁性基板１０上の搭載すべき半導体
素子端の四辺を平面透視的に包含するよう略環帯状領域
には配線パターン９が形成されていないため、半導体素
子１１を絶縁性基板１０上に搭載する際、半導体素子１
１と絶縁性基板１０との平行性が保たれない状態で半導
体素子１１端のエッジが基板面に衝突しても、配線パタ
ーン９は基板周辺に配置されていることにより、配線パ
ターン９への衝突を防止することができる。
【００５７】また本発明の他の実施形態の半導体パッケ
ージの製造方法について説明する。
ージの製造方法について説明する。
【００５８】図８〜図１０は本実施形態の半導体パッケ
ージの製造方法を主要な工程ごとに示した平面図であ
る。
ージの製造方法を主要な工程ごとに示した平面図であ
る。
【００５９】まず図８（ａ）に示すように、複数の接続
パッド８と、それら接続パッド８と接続した第１の配線
パターン１７と、第２の配線パターン１８とを上面に有
した絶縁性基板１０を用意する。すなわち、ここでは絶
縁性基板１０に対して、その周辺領域と、中央領域に延
びる配線パターン１７，１８を有した基板を用意する。
パッド８と、それら接続パッド８と接続した第１の配線
パターン１７と、第２の配線パターン１８とを上面に有
した絶縁性基板１０を用意する。すなわち、ここでは絶
縁性基板１０に対して、その周辺領域と、中央領域に延
びる配線パターン１７，１８を有した基板を用意する。
【００６０】次に図８（ｂ）に示すように、絶縁性基板
１０上の第１，第２の配線パターン１７，１８の領域
と、絶縁性基板１０上面の半導体素子が搭載される略円
形領域とをソルダーレジストなどの被覆樹脂１２で被覆
し、半導体素子が搭載される周囲領域には仮想ドーナツ
状の非被覆領域を形成する。なお、半導体素子が搭載さ
れる領域の一部は、仮想円の形状で被覆樹脂１２が被覆
され、第２の配線パターン１８を被覆した被覆樹脂１２
と一体となっている。図中、被覆樹脂１２による仮想ド
ーナツ状の非被覆領域は実線で示し、被覆樹脂１２で被
覆された第１，第２の配線パターン１７，１８は破線で
示している。
１０上の第１，第２の配線パターン１７，１８の領域
と、絶縁性基板１０上面の半導体素子が搭載される略円
形領域とをソルダーレジストなどの被覆樹脂１２で被覆
し、半導体素子が搭載される周囲領域には仮想ドーナツ
状の非被覆領域を形成する。なお、半導体素子が搭載さ
れる領域の一部は、仮想円の形状で被覆樹脂１２が被覆
され、第２の配線パターン１８を被覆した被覆樹脂１２
と一体となっている。図中、被覆樹脂１２による仮想ド
ーナツ状の非被覆領域は実線で示し、被覆樹脂１２で被
覆された第１，第２の配線パターン１７，１８は破線で
示している。
【００６１】次に図９（ａ）に示すように、絶縁性基板
１０に形成された仮想ドーナツ状の非被覆領域内の被覆
樹脂１２上に接着剤を介して半導体素子１１を接着搭載
する。この状態においては、半導体素子１１は基板面に
対して、第２の配線パターン１８、接着剤、被覆樹脂１
２の厚み分だけ上方に配置されているものである。
１０に形成された仮想ドーナツ状の非被覆領域内の被覆
樹脂１２上に接着剤を介して半導体素子１１を接着搭載
する。この状態においては、半導体素子１１は基板面に
対して、第２の配線パターン１８、接着剤、被覆樹脂１
２の厚み分だけ上方に配置されているものである。
【００６２】次に図９（ｂ）に示すように、絶縁性基板
１０の接続パッド８と搭載した半導体素子１１とを金属
細線１４で接続する。なお図中、被覆樹脂１２で覆われ
た第１の配線パターン、第２の配線パターンは省略して
いる。
１０の接続パッド８と搭載した半導体素子１１とを金属
細線１４で接続する。なお図中、被覆樹脂１２で覆われ
た第１の配線パターン、第２の配線パターンは省略して
いる。
【００６３】そして図１０に示すように、絶縁性基板１
０の上面領域の半導体素子１１、金属細線１４を含む領
域を封止樹脂１５で封止して半導体パッケージを得るも
のである。なお、図中、封止樹脂１５に内包される半導
体素子１１、被覆樹脂１２による仮想ドーナツ形状、金
属細線１４、接続パッド８などは破線で示している。
０の上面領域の半導体素子１１、金属細線１４を含む領
域を封止樹脂１５で封止して半導体パッケージを得るも
のである。なお、図中、封止樹脂１５に内包される半導
体素子１１、被覆樹脂１２による仮想ドーナツ形状、金
属細線１４、接続パッド８などは破線で示している。
【００６４】以上のように本実施形態の半導体パッケー
ジの製造方法では、絶縁性基板１０上の第１，第２の配
線パターン１７，１８の領域と、絶縁性基板１０上面の
半導体素子１１が搭載される円形領域とを被覆樹脂１２
で被覆し、半導体素子１１が搭載される周囲領域には仮
想ドーナツ状の非被覆領域を形成しており、被覆樹脂１
２が被覆されていない略環帯領域において、環周方向に
一箇所以上分断して被覆領域１２が形成され、あるいは
環帯領域の分断部分が搭載する半導体素子１１の四辺の
各辺上で１箇所以上配置するように形成しているので、
半導体素子１１を絶縁性基板１０上に搭載する際、半導
体素子１１と絶縁性基板１０との平行性が保たれない状
態で半導体素子１１のエッジが基板上の配線パターン領
域に衝突しても、配線パターン１７，１８上を被覆樹脂
１２が被覆されていることにより、配線パターン１７，
１８への衝突のダメージを防止することが可能となる。
ジの製造方法では、絶縁性基板１０上の第１，第２の配
線パターン１７，１８の領域と、絶縁性基板１０上面の
半導体素子１１が搭載される円形領域とを被覆樹脂１２
で被覆し、半導体素子１１が搭載される周囲領域には仮
想ドーナツ状の非被覆領域を形成しており、被覆樹脂１
２が被覆されていない略環帯領域において、環周方向に
一箇所以上分断して被覆領域１２が形成され、あるいは
環帯領域の分断部分が搭載する半導体素子１１の四辺の
各辺上で１箇所以上配置するように形成しているので、
半導体素子１１を絶縁性基板１０上に搭載する際、半導
体素子１１と絶縁性基板１０との平行性が保たれない状
態で半導体素子１１のエッジが基板上の配線パターン領
域に衝突しても、配線パターン１７，１８上を被覆樹脂
１２が被覆されていることにより、配線パターン１７，
１８への衝突のダメージを防止することが可能となる。
【００６５】形成された半導体パッケージの構成として
は、図１１に示すように、複数の接続パッド８と、それ
ら接続パッド８と接続した第１の配線パターン１７を上
面の比較的周辺領域に有した有機材料よりなる絶縁性基
板１０と、その絶縁性基板１０上面の中央領域である半
導体素子１１が搭載されるべき領域に延在した複数の第
２の配線パターン１８と、絶縁性基板１０上面の第１の
配線パターン１７と第２の配線パターン１８とを覆う領
域と、絶縁性基板１０上面の半導体素子１１が搭載され
る円形領域とに設けられたソルダーレジストである被覆
樹脂１２と、第２の配線パターン１８上に絶縁性の接着
剤１３を介して搭載された半導体素子１１と、搭載され
た半導体素子１１と接続パッド８とを接続した金属細線
１４と、絶縁性基板１０の上面の半導体素子１１、金属
細線１４、配線パターン１７，１８の領域を封止した封
止樹脂１５とよりなる半導体パッケージであり、第１の
配線パターン１７は半導体素子１１の周囲領域を除く基
板の周辺領域に設けられており、絶縁性基板１０上の第
１，第２の配線パターン１７，１８の領域と、絶縁性基
板１０上面の半導体素子１１が搭載される円形領域とが
被覆樹脂１２で被覆されて、半導体素子１１が搭載され
る周囲領域には仮想ドーナツ状の非被覆領域が形成され
ている半導体パッケージである。
は、図１１に示すように、複数の接続パッド８と、それ
ら接続パッド８と接続した第１の配線パターン１７を上
面の比較的周辺領域に有した有機材料よりなる絶縁性基
板１０と、その絶縁性基板１０上面の中央領域である半
導体素子１１が搭載されるべき領域に延在した複数の第
２の配線パターン１８と、絶縁性基板１０上面の第１の
配線パターン１７と第２の配線パターン１８とを覆う領
域と、絶縁性基板１０上面の半導体素子１１が搭載され
る円形領域とに設けられたソルダーレジストである被覆
樹脂１２と、第２の配線パターン１８上に絶縁性の接着
剤１３を介して搭載された半導体素子１１と、搭載され
た半導体素子１１と接続パッド８とを接続した金属細線
１４と、絶縁性基板１０の上面の半導体素子１１、金属
細線１４、配線パターン１７，１８の領域を封止した封
止樹脂１５とよりなる半導体パッケージであり、第１の
配線パターン１７は半導体素子１１の周囲領域を除く基
板の周辺領域に設けられており、絶縁性基板１０上の第
１，第２の配線パターン１７，１８の領域と、絶縁性基
板１０上面の半導体素子１１が搭載される円形領域とが
被覆樹脂１２で被覆されて、半導体素子１１が搭載され
る周囲領域には仮想ドーナツ状の非被覆領域が形成され
ている半導体パッケージである。
【００６６】なお、図１１（ａ）は平面図であり、一部
内部構成を透過した状態を示している。図中、各配線パ
ターンは破線で示している。また図１１（ｂ）は図１１
（ａ）のＣ−Ｃ１箇所の主要な断面図であり、参考まで
に金属細線１４は破線で示している。
内部構成を透過した状態を示している。図中、各配線パ
ターンは破線で示している。また図１１（ｂ）は図１１
（ａ）のＣ−Ｃ１箇所の主要な断面図であり、参考まで
に金属細線１４は破線で示している。
【００６７】以上、各実施形態で説明した通り、複数の
配線パターンがその上面に形成された絶縁性基板に対し
て、半導体素子を基板面より上方に持ち上げて搭載して
いるので、素子搭載用の接着剤が多く形成されたとして
も、余分な接着剤は被覆樹脂が形成されていない部分に
流れ込み、半導体素子の電極部や配線パターンの接続部
の汚染を防止することができる。また接着剤による汚染
が防止されることにより、接着剤の塗布量の制御すべき
許容範囲が広がり、塗布制御の容易性、さらには安定的
で高い生産性を確保することが可能になる。また、接着
剤の塗布量の許容範囲が広がることにより、絶縁性基板
自身の反りやうねり、半導体素子を絶縁性基板上に搭載
した時の半導体素子の傾きが存在しても、一定厚以上の
接着剤厚を確保することが可能になる。この接着剤厚が
一定以上確保することにより、半導体素子端の四辺に集
中する歪み応力に対し、接着剤の接続強度が十分に得ら
れ、歪み応力の緩和が可能になる。また、半導体素子、
接着剤、封止樹脂や絶縁性基板等、熱膨張率や弾性率
等、物性が異なる複数材料の接合点が集中する半導体素
子端の四辺において、半導体素子の底面とその周囲には
ドーナツ状の非被覆領域が構成されているので、半導体
素子端の四辺での接合点を空間的に分散させ、剥離が発
生しても、他の材料間の界面に剥離が進行することを阻
止することが可能である。
配線パターンがその上面に形成された絶縁性基板に対し
て、半導体素子を基板面より上方に持ち上げて搭載して
いるので、素子搭載用の接着剤が多く形成されたとして
も、余分な接着剤は被覆樹脂が形成されていない部分に
流れ込み、半導体素子の電極部や配線パターンの接続部
の汚染を防止することができる。また接着剤による汚染
が防止されることにより、接着剤の塗布量の制御すべき
許容範囲が広がり、塗布制御の容易性、さらには安定的
で高い生産性を確保することが可能になる。また、接着
剤の塗布量の許容範囲が広がることにより、絶縁性基板
自身の反りやうねり、半導体素子を絶縁性基板上に搭載
した時の半導体素子の傾きが存在しても、一定厚以上の
接着剤厚を確保することが可能になる。この接着剤厚が
一定以上確保することにより、半導体素子端の四辺に集
中する歪み応力に対し、接着剤の接続強度が十分に得ら
れ、歪み応力の緩和が可能になる。また、半導体素子、
接着剤、封止樹脂や絶縁性基板等、熱膨張率や弾性率
等、物性が異なる複数材料の接合点が集中する半導体素
子端の四辺において、半導体素子の底面とその周囲には
ドーナツ状の非被覆領域が構成されているので、半導体
素子端の四辺での接合点を空間的に分散させ、剥離が発
生しても、他の材料間の界面に剥離が進行することを阻
止することが可能である。
【００６８】また配線パターンは被覆樹脂で被覆されて
カバーされているので、半導体素子を絶縁性基板上に搭
載する際、半導体素子と絶縁性基板との平行性が保たれ
ない状態で半導体素子端のエッジが配線パターンに衝突
しても、配線パターン上に被覆樹脂が被覆されているこ
とにより、配線パターンへの衝突のダメージを防止する
ことが可能となる。
カバーされているので、半導体素子を絶縁性基板上に搭
載する際、半導体素子と絶縁性基板との平行性が保たれ
ない状態で半導体素子端のエッジが配線パターンに衝突
しても、配線パターン上に被覆樹脂が被覆されているこ
とにより、配線パターンへの衝突のダメージを防止する
ことが可能となる。
【００６９】
【発明の効果】以上の通り、各実施形態で説明したよう
に、本発明の半導体パッケージおよびその製造方法によ
れば、以下のような効果を奏することができる。
に、本発明の半導体パッケージおよびその製造方法によ
れば、以下のような効果を奏することができる。
【００７０】まず、複数の配線パターンがその上面に形
成された絶縁性基板に対して、半導体素子を基板面より
上方に持ち上げて搭載しているので、素子搭載用の接着
剤が多く形成されたとしても、余分な接着剤は被覆樹脂
が形成されていない部分に流れ込み、半導体素子の電極
部や配線パターンの接続部の汚染を防止することができ
る。
成された絶縁性基板に対して、半導体素子を基板面より
上方に持ち上げて搭載しているので、素子搭載用の接着
剤が多く形成されたとしても、余分な接着剤は被覆樹脂
が形成されていない部分に流れ込み、半導体素子の電極
部や配線パターンの接続部の汚染を防止することができ
る。
【００７１】また接着剤による汚染が防止されることに
より、接着剤の塗布量の制御すべき許容範囲が広がり、
塗布制御の容易性、さらには安定的で高い生産性を確保
することが可能になる。
より、接着剤の塗布量の制御すべき許容範囲が広がり、
塗布制御の容易性、さらには安定的で高い生産性を確保
することが可能になる。
【００７２】さらに、接着剤の塗布量の許容範囲が広が
ることにより、絶縁性基板自身の反りやうねり、半導体
素子を絶縁性基板上に搭載した時の半導体素子の傾きが
存在しても、一定厚以上の接着剤厚を確保することが可
能になる。この接着剤厚が一定以上確保することによ
り、半導体素子端の四辺に集中する歪み応力に対し、接
着剤の接続強度が十分に得られ、歪み応力の緩和が可能
になる。
ることにより、絶縁性基板自身の反りやうねり、半導体
素子を絶縁性基板上に搭載した時の半導体素子の傾きが
存在しても、一定厚以上の接着剤厚を確保することが可
能になる。この接着剤厚が一定以上確保することによ
り、半導体素子端の四辺に集中する歪み応力に対し、接
着剤の接続強度が十分に得られ、歪み応力の緩和が可能
になる。
【００７３】また、半導体素子、接着剤、封止樹脂や絶
縁性基板等、熱膨張率や弾性率等、物性が異なる複数材
料の接合点が集中する半導体素子端の四辺において、半
導体素子の底面とその周囲にはドーナツ状の非被覆領域
が構成されているので、半導体素子端の四辺での接合点
を空間的に分散させ、剥離が発生しても、他の材料間の
界面に剥離が進行することを阻止することが可能であ
る。
縁性基板等、熱膨張率や弾性率等、物性が異なる複数材
料の接合点が集中する半導体素子端の四辺において、半
導体素子の底面とその周囲にはドーナツ状の非被覆領域
が構成されているので、半導体素子端の四辺での接合点
を空間的に分散させ、剥離が発生しても、他の材料間の
界面に剥離が進行することを阻止することが可能であ
る。
【００７４】また配線パターンは被覆樹脂で被覆されて
カバーされているので、工程上、半導体素子を絶縁性基
板上に搭載する際、半導体素子と絶縁性基板との平行性
が保たれない状態で半導体素子端のエッジが配線パター
ンに衝突しても、配線パターン上に被覆樹脂が被覆され
ていることにより、配線パターンへの衝突のダメージを
防止することが可能となる。
カバーされているので、工程上、半導体素子を絶縁性基
板上に搭載する際、半導体素子と絶縁性基板との平行性
が保たれない状態で半導体素子端のエッジが配線パター
ンに衝突しても、配線パターン上に被覆樹脂が被覆され
ていることにより、配線パターンへの衝突のダメージを
防止することが可能となる。
【図１】本発明の一実施形態の半導体パッケージを示す
図
図
【図２】本発明の一実施形態の半導体パッケージの製造
方法を示す平面図
方法を示す平面図
【図３】本発明の一実施形態の半導体パッケージの製造
方法を示す平面図
方法を示す平面図
【図４】本発明の一実施形態の半導体パッケージの製造
方法を示す平面図
方法を示す平面図
【図５】本発明の一実施形態の半導体パッケージを示す
図
図
【図６】本発明の一実施形態の半導体パッケージの製造
方法を示す平面図
方法を示す平面図
【図７】本発明の一実施形態の半導体パッケージの製造
方法を示す平面図
方法を示す平面図
【図８】本発明の一実施形態の半導体パッケージの製造
方法を示す平面図
方法を示す平面図
【図９】本発明の一実施形態の半導体パッケージの製造
方法を示す平面図
方法を示す平面図
【図１０】本発明の一実施形態の半導体パッケージの製
造方法を示す平面図
造方法を示す平面図
【図１１】本発明の一実施形態の半導体パッケージを示
す図
す図
【図１２】従来の半導体パッケージを示す断面図
１ プリント基板 ２ 半導体素子 ３ 配線パターン ４ 金属細線 ５ ソルダーレジスト ６ 封止樹脂 ７ 絶縁性接着剤 ８ 接続パッド ９ 配線パターン １０ 絶縁性基板 １１ 半導体素子 １２ 被覆樹脂 １３ 接着剤 １４ 金属細線 １５ 封止樹脂 １６ ダミー配線パターン １７ 第１の配線パターン １８ 第２の配線パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 楢岡 浩喜 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 本間 太 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 新井 良之 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 前田 健児 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 山田 雄一郎 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 伊藤 史人 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 5F047 AB06 AB08
Claims (8)
- 【請求項１】 接続パッドと、前記接続パッドと接続し
た配線パターンとを上面に有した絶縁性基板と、 前記絶縁性基板上面の配線パターンを覆う領域と、前記
絶縁性基板上面の半導体素子が搭載される円形領域とに
設けられた被覆樹脂と、 前記円形領域に設けられた被覆樹脂上に接着剤を介して
搭載された半導体素子と、 前記半導体素子と前記接続パッドとを接続した金属細線
と、 前記絶縁性基板の上面領域を封止した封止樹脂とよりな
る半導体パッケージであって、 前記半導体素子の底面とその周囲にはドーナツ状の非被
覆領域が構成されて被覆樹脂が設けられていることを特
徴とする半導体パッケージ。 - 【請求項２】 絶縁性基板上面の半導体素子が搭載され
る円形領域に設けられた被覆樹脂は、搭載される半導体
素子の底面積よりも小さい面積で設けられていることを
特徴とする請求項１に記載の半導体パッケージ。 - 【請求項３】 接続パッドと、前記接続パッドと接続し
た配線パターンとを上面に有した絶縁性基板と、 前記絶縁性基板上面の半導体素子が搭載される領域に円
状に設けられたダミー配線パターンと、 前記円状に設けられたダミー配線パターン上に接着剤を
介して搭載された半導体素子と、 前記半導体素子と前記接続パッドとを接続した金属細線
と、 前記絶縁性基板の上面領域を封止した封止樹脂とよりな
る半導体パッケージであって、 前記配線パターンは前記半導体素子の周囲領域を除く領
域に設けられていることを特徴とする半導体パッケー
ジ。 - 【請求項４】 絶縁性基板上面の半導体素子が搭載され
る領域に円状に設けられたダミー配線パターンは、搭載
される半導体素子の底面積よりも小さい面積で設けられ
ていることを特徴とする請求項４に記載の半導体パッケ
ージ。 - 【請求項５】 配線パターンは絶縁性基板上面の比較的
周辺領域に設けられていることを特徴とする請求項１ま
たは請求項３に記載の半導体パッケージ。 - 【請求項６】 接続パッドと、前記接続パッドと接続し
た配線パターンとを上面周辺に有した絶縁性基板に対し
て、前記配線パターンの領域と、前記絶縁性基板上面の
半導体素子が搭載される円形領域とを被覆樹脂で被覆
し、前記半導体素子が搭載される周囲領域にはドーナツ
状の非被覆領域を形成する工程と、 前記絶縁性基板に形成された前記ドーナツ状の非被覆領
域内の前記被覆樹脂上に接着剤を介して半導体素子を接
着搭載する工程と、 前記絶縁性基板の前記接続パッドと前記半導体素子とを
金属細線で接続する工程と、 前記絶縁性基板の上面領域を封止樹脂で封止する工程と
よりなることを特徴とする半導体パッケージの製造方
法。 - 【請求項７】 接続パッドと、前記接続パッドと接続し
た配線パターンとを上面周辺領域に有し、円形のダミー
配線パターンを半導体素子が搭載される領域に有した絶
縁性基板に対して、前記絶縁性基板上のダミー配線パタ
ーン上に接着剤を介して半導体素子を接着搭載する工程
と、 前記絶縁性基板の前記接続パッドと前記半導体素子とを
金属細線で接続する工程と、 前記絶縁性基板の上面領域を封止樹脂で封止する工程と
よりなることを特徴とする半導体パッケージの製造方
法。 - 【請求項８】 接続パッドと、前記接続パッドと接続し
た第１の配線パターンと、第２の配線パターンとを上面
周辺に有した絶縁性基板に対して、前記第１，第２の配
線パターンの領域と、前記絶縁性基板上面の半導体素子
が搭載される円形領域とを被覆樹脂で被覆し、前記半導
体素子が搭載される周囲領域には仮想ドーナツ状の非被
覆領域を形成する工程と、 前記絶縁性基板に形成された前記仮想ドーナツ状の非被
覆領域内の前記被覆樹脂上に接着剤を介して半導体素子
を接着搭載する工程と、 前記絶縁性基板の前記接続パッドと前記半導体素子とを
金属細線で接続する工程と、 前記絶縁性基板の上面領域を封止樹脂で封止する工程と
よりなることを特徴とする半導体パッケージの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001004694A JP2002208602A (ja) | 2001-01-12 | 2001-01-12 | 半導体パッケージおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001004694A JP2002208602A (ja) | 2001-01-12 | 2001-01-12 | 半導体パッケージおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002208602A true JP2002208602A (ja) | 2002-07-26 |
Family
ID=18872851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001004694A Pending JP2002208602A (ja) | 2001-01-12 | 2001-01-12 | 半導体パッケージおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002208602A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011077108A (ja) * | 2009-09-29 | 2011-04-14 | Elpida Memory Inc | 半導体装置 |
| JP2012038921A (ja) * | 2010-08-06 | 2012-02-23 | Fujikura Ltd | 半導体装置 |
| WO2014188493A1 (ja) * | 2013-05-20 | 2014-11-27 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
| JP2017028271A (ja) * | 2015-07-23 | 2017-02-02 | アナログ・デバイシズ・インコーポレーテッド | 積層ダイのための応力隔離特徴 |
-
2001
- 2001-01-12 JP JP2001004694A patent/JP2002208602A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011077108A (ja) * | 2009-09-29 | 2011-04-14 | Elpida Memory Inc | 半導体装置 |
| JP2012038921A (ja) * | 2010-08-06 | 2012-02-23 | Fujikura Ltd | 半導体装置 |
| WO2014188493A1 (ja) * | 2013-05-20 | 2014-11-27 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
| JPWO2014188493A1 (ja) * | 2013-05-20 | 2017-02-23 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
| JP2017028271A (ja) * | 2015-07-23 | 2017-02-02 | アナログ・デバイシズ・インコーポレーテッド | 積層ダイのための応力隔離特徴 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6780673B2 (en) | Method of forming a semiconductor device package using a plate layer surrounding contact pads | |
| JP3152180B2 (ja) | 半導体装置及びその製造方法 | |
| JP2978861B2 (ja) | モールドｂｇａ型半導体装置及びその製造方法 | |
| KR20000011717A (ko) | 반도체장치의제조방법 | |
| JPH1064955A (ja) | 半導体素子の実装構造 | |
| JP2002026198A (ja) | 半導体装置及びその製造方法 | |
| US4466181A (en) | Method for mounting conjoined devices | |
| KR100449307B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20030089288A (ko) | 반도체 칩의 범프 및 그의 제조방법과 이를 이용한 ｃｏｇ패키지 | |
| US6379996B1 (en) | Package for semiconductor chip having thin recess portion and thick plane portion | |
| JPH053183A (ja) | 半導体装置及びその製造方法 | |
| JPH1092865A (ja) | 半導体装置およびその製造方法 | |
| US7714417B2 (en) | Substrate for mounting semiconductor element and method of manufacturing the same | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| JP2002208602A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2978902B1 (ja) | Ｂｇａ型半導体装置とその製造方法 | |
| KR100343454B1 (ko) | 웨이퍼 레벨 패키지 | |
| JPH08222655A (ja) | 電子部品の電極構造とその製造方法 | |
| JP2970595B2 (ja) | Ｂｇａ型半導体装置 | |
| KR100596764B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조방법 | |
| JP2000031191A (ja) | 半導体装置 | |
| JP3381833B2 (ja) | Ｂｇａ型半導体装置およびその製造方法 | |
| KR100763963B1 (ko) | 티비지에이 반도체 패키지용 기판과 이의 제조방법 | |
| JP2001085802A (ja) | 配線基板及びそれを用いた電子装置及びその製造方法 | |
| JPH10340907A (ja) | 突起電極の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070308 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090323 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090804 |