JP2012038921A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012038921A
JP2012038921A JP2010177744A JP2010177744A JP2012038921A JP 2012038921 A JP2012038921 A JP 2012038921A JP 2010177744 A JP2010177744 A JP 2010177744A JP 2010177744 A JP2010177744 A JP 2010177744A JP 2012038921 A JP2012038921 A JP 2012038921A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
chip
semiconductor device
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010177744A
Other languages
English (en)
Other versions
JP5629524B2 (ja
Inventor
Takeshi Ishizuka
健 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2010177744A priority Critical patent/JP5629524B2/ja
Publication of JP2012038921A publication Critical patent/JP2012038921A/ja
Application granted granted Critical
Publication of JP5629524B2 publication Critical patent/JP5629524B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】フレキシブルプリント配線板の屈曲性を十分に発揮しつつ、かつ、実装部品の硬性による接続端子の破断や、実装部品の剥離および割れを回避する。
【解決手段】半導体装置においては、ＩＣチップ２が、接着層３によりフレキシブルプリント配線板１に実装されており、フレキシブルプリント配線板１とＩＣチップ２とは、接続パッド５を介して接続配線４を通じて相互に電気的に接続されている。接着層３は、ＩＣチップ２の中央領域にのみ設けられている。言い換えれば、ＩＣチップ２は、その中央領域のみで接着層３を介してフレキシブルプリント配線板１に固定されている。
【選択図】図１

Description

本発明は、半導体装置に関し、特に、携帯電話等のモバイル機器やいわゆるウェアラブル機器に採用される半導体装置に関する。
携帯電話等のいわゆるモバイル機器については、急速に軽薄短小化が進んでおり、その内部に搭載されている素子についても、より一層の高機能化が求められている。一方、これまでオフィスや自宅などで固定的に使用されてきた情報機器についても、小型化が可能になるに伴って、身に着けて持ち運び、場所を問わずに利用できる、いわゆるウェアラブル機器としての使われ方が求められてきており、事実、徐々に実現化している。
このような状況下において、これらの機器については、携帯し、持ち歩くという機器の性質上、内部に搭載されるプリント配線板や実装部品に対して、機器のある程度の変形に際しても物理的に破壊されず、特性も変化しないという耐屈曲性が要求されている。
この耐屈曲性を実現するには、２つのアプローチがある。
一つは、プリント配線板および実装部品自体を、変形に対して耐性を有するように保護強化する方法である。
ＱＦＰ（Quad Flat Package）やＳＯＰ（Small Outline Package）と呼ばれる、いわゆるフェースアップ型の実装構造においては、集積回路（以下、ＩＣと称す）チップの直下に接着剤を塗布して固定する構造が提案されている（例えば、特許文献１参照）。また、いわゆるフェースダウン型の実装構造においては、ＩＣチップとプリント配線板の間にばねを設ける構造や、樹脂層を配した構造が提案されている（例えば、特許文献２参照）。
他のアプローチは、プリント配線板自体を折り曲げ可能にしてしまう配線板のフレキシブル化であり、徐々に更なる高屈曲化に対する技術開発も進んでいる。
しかしながら、ＩＣチップ等の実装部品については、主にシリコンや化合物半導体などの硬い材料が使用されているため、フレキシブルプリント配線板のように高屈曲性を有することは困難である。
従って、これまで普及している、ワイヤーボンディング工法によるフェースアップ型の実装構造においては、プリント配線板が屈曲すると、実装部品がプリント配線板から剥離して接続配線や接続端子が破断してしまったり、実装部品が剥離せずにプリント配線板に追従した場合には、実装部品に割れが生じてしまうという課題があった。これはワイヤーボンディングのみならず、ＴＡＢ（Tape Automated Bonding）を採用した場合でも同様である。
つまり、特許文献１に開示されているようにＩＣチップ２の下に厚手の接着剤３を設けた場合でも（図６（ａ））、図６（ｂ）に示すように、接着層３の接着力がＩＣチップ（実装部品）２の剛性よりも弱ければ、ＩＣチップ２のプリント配線板１からの剥離７が生じてしまうし、接着力が剛性よりも強ければ、ＩＣチップ２が剥離せずにプリント配線板１に追従して割れ８が生じてしまう。
また、フェースダウン型の実装構造においては、ばねや樹脂層（特許文献２）を設けた場合も（図７（ａ））、図７（ｂ）に示すように、バンプや導電性接着剤等の接続端子９の接続強度がＩＣチップ（実装部品）２の剛性よりも弱ければ、ＩＣチップ２がプリント配線板１から剥離して接続端子９に破断１０が生じてしまうし、接続強度が剛性よりも強ければ、ＩＣチップ２が剥離せずにプリント配線板１に追従して割れ８が生じてしまう。
ところで、特許文献１に示されているように、ＩＣチップの直下に接着剤を塗布して固定する構造の場合、実装時に接着剤の厚さにむらが生じてＩＣチップが傾いて実装されるおそれがあり、それにより端子の接続高さにばらつきが生じ、接続信頼性が低下するおそれがあるという課題がある。
特開平９−１１６３００号公報 特開平１０−１９９９３６号公報
本発明は上述のような事情から為されたものであり、本発明の目的は、フレキシブルプリント配線板の屈曲性を十分に発揮しつつ、かつ、実装部品の硬性による接続端子の破断や、実装部品の剥離および割れを回避できる半導体装置を提供することにある。
上記目的を達成するため、請求項１に記載の半導体装置は、プリント配線板と、前記プリント配線板の一方の面に実装される半導体チップと、前記プリント配線板の一方の面に配された第一接続パッドと、前記半導体チップの一方の面に配された第二接続パッドと、前記第一接続パッドと前記第二接続パッドとを電気的に接続する配線と、前記プリント配線板の一方の面と前記半導体チップの他方の面との間で、かつ、該半導体チップの中央領域に配され、前記プリント配線板の屈曲した面において、その接線方向と垂直をなす方向に延設される、前記半導体チップを前記プリント配線板に実装するための１以上の接着層と、を備えたことを要旨とする。
請求項２に記載の半導体装置は、請求項１において、前記接着層は、樹脂からなることを要旨とする。
請求項３に記載の半導体装置は、請求項１において、前記プリント配線板と前記接着層の間、及び、前記半導体チップと前記接着層の間、の少なくとも一方にポスト層を更に備えたことを要旨とする。
請求項４に記載の半導体装置は、請求項３において、前記ポスト層は、銅、銀、金、タングステン、クロム、ニッケル、アルミニウム、又はそれらの合金から形成されると共に、前記半導体チップと前記接着層の間に配されていることを要旨とする。
請求項５に記載の半導体装置は、請求項１において、前記接着層は、前記プリント基板の屈曲面において、その接線方向と垂直な方向について連続的に延設される複数本の接着層であることを要旨とする。
請求項１に記載の半導体装置によれば、プリント配線板が屈曲しても半導体チップはそれに追従することがないので、十分な屈曲性を有しつつ、実装部品の剥離や割れを防止することができ、特に、半導体チップとプリント配線板の間の接続強度を最大にしつつ、かかる効果を発揮できる。
請求項２に記載の半導体装置によれば、請求項１に記載の半導体装置の効果に加えて、プリント配線板の屈曲による応力を有効に緩和できる。
請求項３に記載の半導体装置によれば、請求項１に記載の半導体装置の効果に加えて、プリント配線板と半導体チップの距離が長くなるので、プリント配線板が半導体チップ側に屈曲しても半導体チップに衝突することがない。つまり、プリント配線板の上側・下側双方への十分な屈曲が可能となる。
請求項４に記載の半導体装置によれば、請求項３に記載の半導体装置の効果に加えて、半導体チップで発生した熱をプリント配線板側に効率よく逃がすという良好な放熱性の効果が得られる。
請求項５に記載の半導体装置によれば、請求項１に記載の半導体装置の効果に加えて、プリント配線板の屈曲による応力を調整できると共に、半導体チップの傾き防止の効果を更に向上させることができる。
本発明に係る半導体装置の第一実施形態の構成を示す図。 第一実施形態において、フレキシブルプリント配線板が上方（ＩＣチップ側）に屈曲した場合を示す図。 本発明に係る半導体装置の第二実施形態の構成を示す図。 第二実施形態の他の変形例を示す図。 本発明に係る半導体装置の第三実施形態の各種構成を示す図。 従来技術の一例を説明するための図。 従来技術の他の一例を説明するための図。
以下、図面を参照して、本発明に係る半導体装置の実施形態について詳細に説明する。
図１は、本発明の半導体装置の一実施形態の構成を示す図であり、同図（ａ）は、側面図であり、同図（ｂ）は、平面図であり、同図（ｃ）は、フレキシブルプリント配線板が屈曲した場合を示す図である。なお、本明細書では、「フレキシブルプリント配線板」を略して「プリント配線板」と呼ぶ場合もある。
図１に示す半導体装置においては、ＩＣチップ２が、接着層３によりフレキシブルプリント配線板１に実装されており、フレキシブルプリント配線板１とＩＣチップ２とは、接続パッド５を介して接続配線４を通じて相互に電気的に接続されている。
ここで、この実施形態においては、図１（ｂ）で明確に分かるように、接着層３は、ＩＣチップ２の中央領域にのみ設けられている。言い換えれば、ＩＣチップ２は、その中央領域のみで接着層３を介してフレキシブルプリント配線板１に固定されている。なお、中央領域とは、ＩＣチップ２が矩形の場合、その幅が、ＩＣチップ２の縦横方向の双方の各幅の、例えば２分の１以下である中央の領域である。
かかる構成により、図１（ｃ）に示すように、フレキシブルプリント配線板１が屈曲してもＩＣチップ２はそれに追従することがないので、十分な屈曲性を有しつつ、実装部品の剥離や割れを防止することができる。
つまり、上記の効果を達成するため、本発明の半導体装置を構成する接着層３は、プリント配線板１の一方の面［図１（ｃ）において上面］と半導体チップ（ＩＣチップ）２の他方の面［図１（ｃ）において下面］との間で、かつ、半導体チップ２の中央領域に配されている。また、接着層３は、プリント配線板１の屈曲した面［図１（ｃ）において上面］において、その接線方向と垂直をなす方向［図１（ｃ）において紙面に垂直な方向］に延設される。図１（ｃ）では、球状をなす一個の接着層３が設けられた場合を表しているが、接線方向と垂直をなす方向に、複数個の接着層３を設ける構成としても、上述した本発明の効果は得られる。
なお、接着層３としては、通常のＩＣチップの実装工程で用いられる樹脂、例えば、ポリイミド、フェノール、シリコン、エポキシ、およびそれらの混合樹脂を用いることができる。接着層３の形成には、液状、フィルム状、ペースト状のいずれの性状のものでも用いることができる。
また、接着層３の厚さとしては、５μｍ〜１００μｍの範囲にあることが望ましい。接着層３のポストの形成方法としては、スピンコート法、露光現像法、スクリーン印刷法、ディスペンス法、プラズマエッチング法、ウェットエッチング法、紫外レーザーによる加工法、ラミネート法のうちのいずれの方法でも採用できる。
また、ＩＣチップ２とフレキシブルプリント配線板１とを接続する接続配線４としては、金（Ａｕ）ワイヤー、銅（Ｃｕ）ワイヤー、リードフレームを用いることができる。
図２は、第一実施形態で、フレキシブルプリント配線板１が上方（ＩＣチップ２側）に屈曲した場合を示しているが、この場合には、同図に示す通り、フレキシブルプリント配線板１がＩＣチップ２と衝突する場合がある。かかる場合を考慮したのが次の第二実施形態である。
図３は、本発明の半導体装置の第二実施形態の構成を示す図である。
第一実施形態の半導体装置と異なる点は、フレキシブルプリント配線板１と接着層３との間にポスト層６が設けられている点である。これ以外は第一実施形態と同様である。
ポスト層６を設けることにより、フレキシブルプリント配線板１とＩＣチップ２の距離が長くなるので、図３（ａ）に示すように、フレキシブルプリント配線板１がＩＣチップ２側に屈曲してもＩＣチップ２に衝突することがない。すなわち、フレキシブルプリント配線板１の上側・下側双方への屈曲を可能としている。
なお、ポスト層６としては、通常のＩＣチップの実装工程で用いられる樹脂、例えば、ポリイミド、フェノール、シリコン、エポキシ、およびそれらの混合樹脂を用いることができる。ポスト層６の形成には、液状、フィルム状、ペースト状のいずれの性状のものでも用いることができる。
また、ポスト層６の厚さとしては、５０μｍ〜２００μｍの範囲にあることが望ましい。その樹脂ポストの形成方法としては、スピンコート法、露光現像法、スクリーン印刷法、ディスペンス法、プラズマエッチング法、ウェットエッチング法、紫外レーザーによる加工法、ラミネート法のうちのいずれの方法でも採用できる。
図３（ｂ）および（ｃ）は、第二実施形態の変形例を示す図である。図３（ｂ）は、ポスト層６をスクリーン印刷法で形成した場合を示しており、この場合は、ポスト層６はテーパ形状となる。一方、図３（ｃ→ｄ）は、ポスト層６をウェットエッチング法で形成した場合を示しており、この場合は、ポスト層６はくびれ形状となる。しかし、いずれの場合も図３（ａ）に示した基本形状のものと同様の効果が得られる。
なお、図３（ａ）乃至（ｃ）に示した形態においては、接着層３は、ポスト層６の片面、具体的にはＩＣチップ２側、にしか設けていないが、ポスト層６の両面に設けてもよい。言い換えれば、ＩＣチップ２、接着層３、ポスト層６、接着層３、フレキシブルプリント配線板１の順に構成してもよい。
図４は、図３（ａ）に示した第二実施形態の他の変形例を示す図である。図３（ａ）に示した第二実施形態の基本形と異なる点は、ポスト層６として金属製のものを採用している点である。なお、この場合、ポスト層６をＩＣチップ２側に設け、接着層３をフレキシブルプリント配線板１側に設けるのが好適である。これにより、図３（ａ）に示した形態による作用効果に加えて、同図に矢印で示すように、ＩＣチップ２で発生した熱をフレキシブルプリント配線板１側に効率よく逃がすという良好な放熱性の効果が得られる。
金属製のポスト層６としては、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、タングステン（Ｗ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、およびそれらの合金を採用できるが、放熱性の観点からは、熱伝導率の高い銅および銀が好ましい。金属製のポスト層６の形成には、電解めっき膜、スパッタ膜、圧延箔のいずれの性状のものでも用いることができる。
また、ポスト層６の厚さとしては、５０μｍ〜２００μｍの範囲にあることが望ましい。金属製のポスト層６の形成方法としては、スパッタ法、電解めっき法、無電解めっき法、ラミネート法、ウェットエッチング法、プラズマエッチング法のうちのいずれの方法でも採用できる。
なお、この変形例においても、接着層３は、ポスト層６の両面に設けてもよい。
図５は、本発明の半導体装置の第三実施形態の各種構成を示す図である。
ＩＣチップ２の上面を二次元平面に便宜上対応させた上で、同図に示すように、フレキシブルプリント配線板１の屈曲の方向が、当該二次元平面について一方向のみの場合は、第一および第二実施形態のように、接着層３をＩＣチップ２の中央領域のみに設ける必要はない。すなわち、屈曲したフレキシブルプリント配線板１の屈曲面において、その接線方向に垂直な軸（これを便宜上「屈曲軸」と称する）と同方向に、つまり平行に、長手方向を有するような縦長状の接着層３とすることができる。これにより、ＩＣチップ２とフレキシブルプリント配線板１の間の接続強度を最大にしつつ、フレキシブルプリント配線板１の十分な屈曲性を実現できる。また、ＩＣチップ２の実装時に位置ずれが発生した際に、ＩＣチップ２が傾くことを防止することができる。
具体的には、図５（ａ）は、第三実施形態の基本形であり、屈曲軸に平行な方向の全面に渡って接着層３を設けた場合であり、同図（ｂ）は、屈曲軸に平行な方向に、断面円形の複数の接着層３を等間隔に設けた場合である。
また、屈曲軸に垂直な方向に有意な幅（但し、この場合も、屈曲軸に垂直な方向のＩＣチップ２の幅の例えば２分の１以下）を設けることもできる。図５（ｃ）は、同図（ａ）の接着層３に対してその両側に更に付属の接着層３を設けた場合である。また、同図（ｄ）は、同図（ｂ）の複数の接着層３を交互に点在させた場合である。更に、同図（ｅ）は、屈曲軸に垂直な方向に蛇行した接着層３の場合である。
図５（ｃ）乃至（ｅ）に示した場合では、同図（ａ）および（ｂ）の場合の効果に加えて、フレキシブルプリント配線板１の屈曲による応力を調整できると共に、ＩＣチップ２の傾き防止の効果を更に向上させることができる。
なお、上述の実施形態は本発明の単なる例であり、当業者であれば、本発明の趣旨の範囲内で各種の態様が考えられる。例えば、接続配線４はワイヤーボンディングによるものとして示されているが、ＴＡＢを採用した場合でも同様である。また、接着層をＩＣチップの中央領域に設ける場合、その断面は円形とは限らず、例えば方形であってもよい。
本発明は、携帯電話等の小型電子機器に組み込む電子部品を実装する回路基板に適用することができる。
１ フレキシブルプリント配線板（プリント配線板）、２ ＩＣチップ、３ 接着層、４ 接続配線、５ 接続パッド、６ ポスト層、７ 剥離、８ 割れ、９ 接続端子、１０ 破断。

Claims (5)

  1. プリント配線板と、
    前記プリント配線板の一方の面に実装される半導体チップと、
    前記プリント配線板の一方の面に配された第一接続パッドと、
    前記半導体チップの一方の面に配された第二接続パッドと、
    前記第一接続パッドと前記第二接続パッドとを電気的に接続する配線と、
    前記プリント配線板の一方の面と前記半導体チップの他方の面との間で、かつ、該半導体チップの中央領域に配され、前記プリント配線板の屈曲した面において、その接線方向と垂直をなす方向に延設される、前記半導体チップを前記プリント配線板に実装するための１以上の接着層と、
    を備えたことを特徴とする半導体装置。
  2. 前記接着層は、樹脂からなることを特徴とする請求項１に記載の半導体装置。
  3. 前記プリント配線板と前記接着層の間、及び、前記半導体チップと前記接着層の間、の少なくとも一方にポスト層を更に備えたことを特徴とする請求項１に記載の半導体装置。
  4. 前記ポスト層は、銅、銀、金、タングステン、クロム、ニッケル、アルミニウム、又はそれらの合金から形成されると共に、前記半導体チップと前記接着層の間に配されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記接着層は、前記プリント基板の屈曲面において、その接線方向と垂直な方向について連続的に延設される複数本の接着層であることを特徴とする請求項１に記載の半導体装置。
JP2010177744A 2010-08-06 2010-08-06 半導体装置 Active JP5629524B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010177744A JP5629524B2 (ja) 2010-08-06 2010-08-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010177744A JP5629524B2 (ja) 2010-08-06 2010-08-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2012038921A true JP2012038921A (ja) 2012-02-23
JP5629524B2 JP5629524B2 (ja) 2014-11-19

Family

ID=45850593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010177744A Active JP5629524B2 (ja) 2010-08-06 2010-08-06 半導体装置

Country Status (1)

Country Link
JP (1) JP5629524B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3001783A4 (en) * 2013-05-20 2017-01-11 Meiko Electronics Co., Ltd. Component-embedded substrate and manufacturing method for same
JP2017028271A (ja) * 2015-07-23 2017-02-02 アナログ・デバイシズ・インコーポレーテッド 積層ダイのための応力隔離特徴

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0515129A (ja) * 1991-07-03 1993-01-22 Sanyo Electric Co Ltd 電動機の分相起動装置
JPH0518030U (ja) * 1991-08-15 1993-03-05 山武ハネウエル株式会社 半導体ベアーチツプ等の部品搭載面の構造
JPH05109786A (ja) * 1991-10-18 1993-04-30 Fujitsu Ltd 半導体チツプの実装構造
JPH05275486A (ja) * 1991-03-20 1993-10-22 Nippon Steel Corp 半導体装置の実装方法
JPH0846086A (ja) * 1994-08-03 1996-02-16 Ibiden Co Ltd ベアチップの搭載構造及び放熱板
JP2002208602A (ja) * 2001-01-12 2002-07-26 Matsushita Electric Ind Co Ltd 半導体パッケージおよびその製造方法
JP2007208211A (ja) * 2006-02-06 2007-08-16 Fujitsu Ltd 半導体装置
JP2011077108A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275486A (ja) * 1991-03-20 1993-10-22 Nippon Steel Corp 半導体装置の実装方法
JPH0515129A (ja) * 1991-07-03 1993-01-22 Sanyo Electric Co Ltd 電動機の分相起動装置
JPH0518030U (ja) * 1991-08-15 1993-03-05 山武ハネウエル株式会社 半導体ベアーチツプ等の部品搭載面の構造
JPH05109786A (ja) * 1991-10-18 1993-04-30 Fujitsu Ltd 半導体チツプの実装構造
JPH0846086A (ja) * 1994-08-03 1996-02-16 Ibiden Co Ltd ベアチップの搭載構造及び放熱板
JP2002208602A (ja) * 2001-01-12 2002-07-26 Matsushita Electric Ind Co Ltd 半導体パッケージおよびその製造方法
JP2007208211A (ja) * 2006-02-06 2007-08-16 Fujitsu Ltd 半導体装置
JP2011077108A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3001783A4 (en) * 2013-05-20 2017-01-11 Meiko Electronics Co., Ltd. Component-embedded substrate and manufacturing method for same
JP2017028271A (ja) * 2015-07-23 2017-02-02 アナログ・デバイシズ・インコーポレーテッド 積層ダイのための応力隔離特徴

Also Published As

Publication number Publication date
JP5629524B2 (ja) 2014-11-19

Similar Documents

Publication Publication Date Title
KR102489612B1 (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자 디바이스
CN101315917B (zh) 配线基板及其制造方法
CN100517680C (zh) 布线基板、半导体装置及显示模块
EP1952440A2 (en) Metal cuboid semiconductor device and method
JP2007043065A (ja) 半導体装置
JP5313887B2 (ja) 半導体モジュールおよび携帯機器
US20150008021A1 (en) Printed wiring board and method for manufacturing printed wiring board
US9699920B2 (en) Printed wiring board
CN114501772B (zh) 柔性印刷电路板、包括其的cof模块和电子设备
JP2009224581A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器
JP6109078B2 (ja) リードクラックが強化された電子素子用テープ
TWI452659B (zh) 電路板及其製作方法與封裝結構
JP5629524B2 (ja) 半導体装置
JP2009158830A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP4878813B2 (ja) 半導体実装装置
US11189550B2 (en) Low-cost semiconductor package using conductive metal structure
KR20180018034A (ko) 연성 회로기판 및 이를 포함하는 전자 디바이스
JP2007234683A (ja) 半導体装置およびその製造方法
JP4110421B2 (ja) 半導体装置の製造方法
CN108666293B (zh) 线路载板及其制造方法
US20140331493A1 (en) Method of fabricating a package substrate
KR20230039451A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR20230111541A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
JP6030419B2 (ja) 配線基板および電子装置
KR20240028215A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141006

R151 Written notification of patent or utility model registration

Ref document number: 5629524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250