JPH0846086A - ベアチップの搭載構造及び放熱板 - Google Patents

ベアチップの搭載構造及び放熱板

Info

Publication number
JPH0846086A
JPH0846086A JP6182658A JP18265894A JPH0846086A JP H0846086 A JPH0846086 A JP H0846086A JP 6182658 A JP6182658 A JP 6182658A JP 18265894 A JP18265894 A JP 18265894A JP H0846086 A JPH0846086 A JP H0846086A
Authority
JP
Japan
Prior art keywords
bare chip
heat
heat dissipation
adhesive layer
bare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6182658A
Other languages
English (en)
Other versions
JP3421137B2 (ja
Inventor
Terutomi Hasegawa
照富 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP18265894A priority Critical patent/JP3421137B2/ja
Publication of JPH0846086A publication Critical patent/JPH0846086A/ja
Application granted granted Critical
Publication of JP3421137B2 publication Critical patent/JP3421137B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 確実な放熱を図りつつも、ベアチップの剥が
れやクラックを防止することができるベアチップの搭載
構造及び放熱板を提供すること。 【構成】 ベアチップ７と高熱伝導性支持部材としての
放熱板５とを接着剤層６を介して接着する搭載構造であ
って、放熱板５のベアチップ搭載面Ｓ1 に凹凸を設け
た。このため、放熱経路に差異が生じ、ベアチップ７内
において熱分布が形成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、放熱板等のような高熱
伝導性支持部材と、ベアチップとを接着剤層を介して接
着するベアチップの搭載構造、及び半導体搭載用基板に
装着される放熱板に関するものである。
【０００２】
【従来の技術】従来より、配線回路が形成された半導体
搭載用基板上に、ＩＣチップやＬＳＩチップ等のベアチ
ップを搭載してなる各種の半導体パッケージが知られて
いる。この種のパッケージにおいては、近年、ベアチッ
プの高集積化やチップサイズの大型化などが著しい。こ
のため、ベアチップの発熱量も必然的に増加する傾向に
ある。従って、信頼性や電気的特性に優れたパッケージ
を得るためには、パッケージに何らかの放熱構造を設け
ることが要求される。
【０００３】従来の放熱構造の一つとして、例えば半導
体搭載用基板にＣｕ／Ｗ等の金属からなる放熱板を装着
し、その放熱板のベアチップ搭載面上にベアチップを接
合するという構造が一般的に知られている。この放熱構
造では、例えば接合手段としてエポキシ系接着剤等のよ
うな熱硬化性接着剤が使用される。ベアチップを接合す
る場合、まず前記接着剤をチップサイズに匹敵する面積
に塗布する。次に、ベアチップを接着剤塗布部分に載せ
た後、ヒータ等の熱によって接着剤を熱硬化させる。そ
の結果、硬化した接着剤を介して放熱板とベアチップと
が接合されるよになっている。
【０００４】上記のような放熱構造を有するパッケージ
では、ベアチップの発生した熱は、接着剤層及び放熱板
を経由して放熱板の表面から大気中に放散されるように
なっている。従って、ベアチップの温度が上昇する際に
おいても、放熱板の熱放散作用によってベアチップ内の
温度が低下し、ベアチップの誤作動や熱破壊が回避され
るようになっている。
【０００５】
【発明が解決しようとする課題】ところで、ベアチップ
（Ｓｉ等）、接着剤（エポキシ樹脂等）及び放熱板（Ｃ
ｕ／Ｗ）の熱膨張係数には違いがあることから、必然的
に接合部分に熱応力が残留することになる。そして、先
に述べた従来のベアチップ搭載構造の場合、通電終了後
にベアチップ内の温度がほぼ一様に下がる結果、特にベ
アチップの特定の部分（例えば中心部）に残留応力が集
中してしまう。このため、繰り返すヒートサイクルを経
ると、ベアチップに剥がれやクラックが発生しやすくな
り、信頼性が著しく低下してしまう。
【０００６】また、従来の熱設計はチップが小さい場合
を想定し、チップ内の温度が均一として計算している
が、チップが大きくなるとチップ内の熱分布の差が無視
できない。
【０００７】本発明は上記の課題を解決するためになさ
れたものであり、その目的は、確実な放熱を達成しつつ
も、ベアチップの剥がれやクラックを防止することがで
きるベアチップの搭載構造及び放熱板を提供することに
ある。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明では、ベアチップと高熱伝
導性支持部材とを接着剤層を介して接着する搭載構造で
あって、前記支持部材のベアチップ搭載面に凹凸を設け
たベアチップの搭載構造をその要旨としている。
【０００９】請求項２に記載の発明では、請求項１にお
いて、前記支持部材は半導体搭載用基板に装着される放
熱板であって、前記凹凸のうち凹部の上面と前記ベアチ
ップの底面とを前記接着剤層によって接着状態にすると
ともに、前記凹凸のうち凸部の上面と前記ベアチップの
底面とを接触状態かつ非接着状態にしている。
【００１０】請求項３に記載の発明では、半導体搭載用
基板に装着されるとともに、接着剤層を介してベアチッ
プ搭載面にベアチップが接着される放熱板であって、前
記ベアチップ搭載面に凹凸が設けられてなる放熱板をそ
の要旨としている。
【００１１】
【作用】請求項１に記載の発明によると、支持部材のベ
アチップ搭載面に凹凸が設けられているため、凹部と凸
部とでは放熱面である支持部材の露出面に到るまでの放
熱経路に相違が生じる。即ち、ベアチップのうち凹部の
上面に位置する領域と、凸部の上面に位置する領域とで
は、放熱特性に差ができることになる。従って、ベアチ
ップ内に所定の熱分布が生じ、その結果として残留応力
の分散が図られる。
【００１２】請求項２に記載の発明によると、ベアチッ
プのうち凹部の上面に位置する領域では、ベアチップの
熱は、接着剤層を経由して間接的に放熱板側に伝導す
る。これに対して、ベアチップのうち凸部の上面に位置
する領域では、ベアチップの熱は、接着剤層を経由する
ことなく直接的に放熱板側に伝導する。また、凸部の上
面とベアチップの底面とが接触状態であるため、とりわ
け当該部分から熱が効率よく放熱される。
【００１３】請求項３に記載の発明によると、接着剤層
を介してベアチップ搭載面にベアチップを接着すると、
上述した請求項１の発明と同様の作用を奏する。
【００１４】
【実施例】
〔実施例１〕以下、本発明を具体化した一実施例を図
１，図２に基づき詳細に説明する。
【００１５】図１に示されるように、実施例１の半導体
パッケージ１は、いわゆるフェースダウンタイプのＰ−
ＰＧＡ（Plastic pin grid array）である。この半導体
パッケージ１を構成する半導体搭載用基板２のほぼ中央
部には、断面略正方形状の貫通孔３が形成されている。
この貫通孔３の両方の開口部には、それぞれ段部３ａ，
３ｂが設けられている。貫通孔３において段部３ａが形
成された側（便宜上「上側」とする）の周囲には、多数
の入出力ピン４が立設されている。
【００１６】貫通孔３の下側の開口部に形成された段部
３ｂには、高熱伝導性支持部材としてのＣｕ／Ｗ製の放
熱板５が装着されている。放熱板５の上面側にあるベア
チップ搭載面Ｓ1 には、エポキシ系接着剤からなる接着
剤層６を介して正方形状のベアチップ（本実施例ではシ
リコンチップ）７が接合されている。ベアチップ７の上
面にある図示しない接続パッドと、段部３ａに多数形成
された図示しない接続パッドとは、ボンディングワイヤ
８によって電気的に接続されている。また、段部３ａ上
の接続パッドと入出力ピン４とは、図示しない回路パタ
ーンを介して電気的に接続されている。そして、貫通孔
３の開口部上側には、ベアチップ７を保護するためのキ
ャップ９が装着されている。
【００１７】なお、本実施例において放熱板５、接着剤
層６及びベアチップ７の熱膨張係数は６×１０-6／℃，
３０×１０-6／℃，３×１０-6／℃であり、熱伝導率は
２１０Ｗ／ｍｋ，０．４Ｗ／ｍｋ，１５０Ｗ／ｍｋであ
る。ここで、放熱板５に使用される材料は、熱膨張係数
がベアチップ７と同程度であり、しかも熱伝導率が接着
剤の５００倍以上であることが好ましい。
【００１８】図２に示されるように、本実施例において
使用される放熱板５は、その上面中央部に、正方形状で
あってチップサイズに匹敵する大きさのベアチップ搭載
面Ｓ1 を備えている。前記ベアチップ搭載面Ｓ1 には、
凹凸が設けられている。より詳細にいうと、ベアチップ
搭載面Ｓ1 の中央部に正方形状の凹部１０が設けられ、
その周囲に凸部１１が設けられている。
【００１９】凹部１０の上面には、接着剤層６が配置さ
れている。凹部１０の上面に位置するベアチップ７の底
面は、その接着剤層６を介してベアチップ搭載面Ｓ1 側
に接着された状態になっている。一方、凸部１１の上面
に位置するベアチップ７の底面は、ベアチップ搭載面Ｓ
1 側に接着されていない状態にある。ただし、前記底面
は、凸部１１の上面に面接触した状態になっている。
【００２０】ここで凹部１０の上面と凸部１１の上面と
の段差は、１０μｍ〜５００μｍであることが好まし
い。段差が小さすぎると、ベアチップ内に所定の熱分布
ができず、残留応力の分散を充分に図ることができなく
なる。一方、段差が大きすぎると、その分だけ接着剤層
６が厚くなり、当該部分の放熱性が悪くなる。以上の点
を考慮して、本実施例では段差を６０μｍに設定してい
る。なお、このような段差は、例えばルータ加工やざぐ
り加工等によって形成される。
【００２１】次に、半導体パッケージ１を製造する手順
について簡単に説明する。まず電子部品搭載用基板２と
放熱板５とを接着剤で仮止めした後、両者をろう付けす
る。次に、スタンプピンあるいはポッティングを用いて
凹部１０の部分に接着剤を塗布し、厚さ約６０μｍの接
着剤層６を形成する。次に、マウンタ等によってベアチ
ップ７を搭載した後、キュア工程によって接着剤を熱硬
化させる。次に、ワイヤボンダ等によってワイヤボンデ
ィングを施し、ベアチップ７側と電子部品搭載用基板２
側とを接続する。そして最後に、キャップ９を装着する
ことによってベアチップ７を封止する。すると、図１に
示されるような半導体パッケージ１が得られる。この
後、放熱板５の放熱面Ｓ2 には、図示しない放熱フィン
等が必要に応じて取り付けられる。
【００２２】さて、本実施例のベアチップ７の搭載構造
によると、ベアチップ搭載面Ｓ1 に凹部１０と凸部１１
とが設けられているため、放熱面Ｓ2 に到るまでの放熱
経路に部分的な相違が生じることとなる。即ち、ベアチ
ップ７のうち凹部１０の上面に位置する領域では、ベア
チップ７の熱は、接着剤層６を経由して間接的に放熱板
５側に伝導する。これに対して、ベアチップ７のうち凸
部１１の上面に位置する領域では、ベアチップ７の熱
は、接着剤層６を経由することなく直接的に放熱板５側
に伝導する。つまり、凹部１０の上面に位置する領域と
凸部１１の上面に位置する領域とでは放熱特性に差がで
き、後者のほうが前者に比較して相対的に放熱特性に優
れたものとなる。
【００２３】以上のようなことから、ベアチップ７内に
熱分布が生じ、周辺部分に比較して中央部分のほうが相
対的に温度が高くなる。この結果として、いままでベア
チップ７の中央部分に集中しやすかった残留応力の分散
が図られる。ゆえに、残留応力の集中に起因するベアチ
ップ７の剥がれやクラックを確実に防止することができ
る。勿論、凸部１１の上面とベアチップ７の底面とが接
触状態であるため、とりわけ当該部分から熱が効率よく
放熱される。従って、本実施例によると確実な放熱も達
成することができる。 〔実施例２〕次に、実施例２のベアチップの搭載構造を
図３に基づいて説明する。なお、実施例１と共通の構成
については同一の部材番号を付す代わりに、その詳細な
説明を省略する。
【００２４】この実施例において使用される放熱板１５
では、実施例１の放熱板５の場合とは異なり、ベアチッ
プ搭載面Ｓ1 に凹凸が設けられていない。その代わり
に、熱伝導率の異なる二種の接着剤を用いて、ベアチッ
プ７と放熱板１５とが接着されている。ベアチップ搭載
面Ｓ1 の中央部分には、実施例１において使用したエポ
キシ系接着剤によって、低熱伝導性接着剤層１６が形成
されている。この低熱伝導性接着剤層１６が形成された
部分の周囲には、前記接着剤とは組成の若干異なる別の
エポキシ系接着剤によって、高熱伝導性接着剤層１７が
形成されている。なお、本実施例では、前記エポキシ系
接着剤に添加するフィラーの分量を変更することにより
二種の接着剤を作製している。
【００２５】さて、実施例２の構成を採った場合、ベア
チップ搭載面Ｓ1 の上面に二種の接着剤層１６，１７が
設けられているため、放熱面Ｓ2 に到るまでの放熱経路
に部分的な相違が生じることとなる。即ち、ベアチップ
７の中央部分において、ベアチップ７の熱は、低熱伝導
性接着剤層１６を経由して放熱板５側に伝導する。これ
に対して、ベアチップ７の周辺部分において、ベアチッ
プ７の熱は、高熱伝導性接着剤層１７を介して伝導す
る。このため、ベアチップ７の中央部分と周辺部分とで
は放熱特性に差ができ、後者のほうが前者に比較して相
対的に放熱特性に優れたものとなる。
【００２６】以上のようなことから、ベアチップ７内に
熱分布が生じ、周辺部分に比較して中央部分のほうが相
対的に温度が高くなる。この結果として、いままでベア
チップ７の中央部分に集中しやすかった残留応力の分散
が図られる。ゆえに、残留応力の集中に起因するベアチ
ップ７の剥がれやクラックを確実に防止することができ
る。 〔実施例３〕次に、実施例３のベアチップの搭載構造を
図４に基づいて説明する。なお、実施例１と共通の構成
については同一の部材番号を付す代わりに、その詳細な
説明を省略する。
【００２７】この実施例において使用される放熱板１８
は、熱伝導率の異なる二種の金属部材１９，２１によっ
て構成されている。前記金属部材のうち相対的に熱伝導
率の高いもの（以下「高熱伝導性金属部材１９」とい
う）は、凹凸がないことを除いて実施例１の放熱板５の
外形にほぼ等しい。この高熱伝導性金属部材１９の中央
部分には、貫通孔２０が形成されている。そして、前記
貫通孔２０の中には、前記金属部材のうち相対的に熱伝
導率の低いもの（以下「低熱伝導性金属部材２１」とい
う）が嵌着されている。なお、この実施例では高熱伝導
性金属部材１９の形成材料としてＣｕ／Ｗが選択され、
低熱伝導性金属部材２１の形成材料としてＡｌが使用さ
れている。
【００２８】さて、実施例３の構成を採った場合、ベア
チップ７の中央部分と周辺部分とで放熱特性に差がで
き、後者のほうが前者に比較して相対的に放熱特性に優
れたものとなる。以上のようなことから、実施例１，２
と同様にベアチップ７内に熱分布が生じ、周辺部分に比
較して中央部分のほうが相対的に温度が高くなる。この
結果として、いままでベアチップ７の中央部分に集中し
やすかった残留応力の分散が図られる。ゆえに、残留応
力の集中に起因するベアチップ７の剥がれやクラックを
確実に防止することができる。
【００２９】なお、本発明は上記実施例のみに限定され
ることはなく、例えば次のように変更することが可能で
ある。 （１） 図５，図６に示される別例１のように、放熱板
２２のベアチップ搭載面Ｓ1 にドーナッツ状に凹部２３
を設け、それ以外の箇所を凸部２４としてもよい。な
お、この放熱板２２において凹部２３は、接着剤層２５
によってあらかじめ埋められているため、ベアチップ搭
載面Ｓ1 は図６のように平坦化されている。よって、接
着剤層２５を形成する際に接着剤の捺印等が比較的容易
である。
【００３０】（２） 図７，図８に示される別例２のよ
うに放熱板２６の中央部分に凸部２７を配置し、その周
囲に凹部２８を配置してもよい。 （３） 図９に示される別例３の放熱板２９のように、
正方形状をした凹部１０のコーナー部にアール３０を設
けてもよい。勿論、別例４の放熱板３１のように凹部３
２の形状を円形状にしてもよい。さらには、大きなチッ
プで熱源を均一とみなし得ないときは、別例５の放熱板
３３のように、凹部３４の形状を、熱応力シュミレーシ
ョンによって得られる応力等圧線に則した形状にしたほ
うがよい。また、その他の形状（多角形等）にしても勿
論よい。
【００３１】（４） 図１２に示される別例６のよう
に、実施例１の放熱板５を用いるとともに、ベアチップ
搭載面Ｓ1 の全面に接着剤層６を塗布してベアチップ７
を接着剤してもよい。このような搭載構造であっても、
ベアチップ７の中央部分と周辺部分とで放熱特性に差が
できる。よって、ベアチップ７内に熱分布が生じ、周辺
部分に比較して中央部分のほうが相対的に温度が高くな
る。
【００３２】（５） 上述した放熱体５，１５等を用い
ることなく、ベアチップ７を熱伝導性の高い電子部品搭
載用基板２上にじかに接着してもよい。その際、前記基
板２上のベアチップ搭載面Ｓ1 に凹凸を設けておく。な
お、この種の電子部品搭載用基板２としては、例えば窒
化アルミニウムやアルミナ等からなるセラミックス基板
や、りん青銅等からなる金属基板が挙げられる。
【００３３】ここで、特許請求の範囲に記載された技術
的思想のほかに、前述した実施例及び別例によって把握
される技術的思想をその効果とともに以下に列挙する。 （１） ベアチップと高熱伝導性支持部材とを熱伝導率
の異なる二種以上の接着剤層を介して接着する搭載構造
であって、それらの接着剤層を、前記支持部材のベアチ
ップ搭載面上の互いに異なる領域に配置したベアチップ
の搭載構造。
【００３４】（２） ベアチップと、熱伝導率の異なる
二種以上の金属部材からなる高熱伝導性支持部材とを接
着剤層を介して接着する搭載構造であって、それらの金
属部材を、前記支持部材のベアチップ搭載面下側の互い
に異なる領域に配置したベアチップの搭載構造。
【００３５】なお、本明細書中において使用した技術用
語を次のように定義する。 「高熱伝導性支持部材： 電子部品搭載用基板に装着さ
れる熱伝導率の高いセラミックスや金属等の放熱板をい
うほか、ベアチップがじかに接合される例えば熱伝導率
の高いセラミックスや金属等からなる電子部品搭載用基
板自体などをも意味する。」
【００３６】
【発明の効果】以上詳述したように、請求項１〜３に記
載の発明によれば、放熱経路に相違が生じることにより
ベアチップ内に熱分布ができるため、確実な放熱を達成
しつつも、ベアチップの剥がれやクラックを防止するこ
とができる。特に請求項２に記載の発明によれば、凹凸
のうちの凸部の上面とベアチップの底面とが接触状態と
なることから、よりいっそう確実な放熱を達成すること
ができる。
【図面の簡単な説明】
【図１】 実施例１の半導体パッケージを示す概略断面
図である。
【図２】 図１の半導体パッケージに使用される放熱板
を示す斜視図である。
【図３】 実施例２の半導体パッケージを示す概略断面
図である。
【図４】 実施例３の半導体パッケージを示す概略断面
図である。
【図５】 別例１の半導体パッケージを示す概略断面図
である。
【図６】 図５の半導体パッケージに使用される放熱板
を示す斜視図である。
【図７】 別例２の半導体パッケージを示す概略断面図
である。
【図８】 図７の半導体パッケージに使用される放熱板
を示す斜視図である。
【図９】 別例３の放熱体を示す斜視図である。
【図１０】 別例４の放熱体を示す斜視図である。
【図１１】 別例５の放熱体を示す斜視図である。
【図１２】 別例６の半導体パッケージを示す概略断面
図である。
【符号の説明】
２…半導体搭載用基板、５, １５, １８, ２２, ２６,
２９, ３１, ３３…高熱伝導性支持部材としての放熱
板、６，１６，１７，２５…接着剤層、７…ベアチッ
プ、１０，２３，２８，３２，３４…凹部、１１，２
４，２７…凸部、Ｓ1…ベアチップ搭載面。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】ベアチップと高熱伝導性支持部材とを接着
    剤層を介して接着する搭載構造であって、前記支持部材
    のベアチップ搭載面に凹凸を設けたベアチップの搭載構
    造。
  2. 【請求項２】前記支持部材は、半導体搭載用基板に装着
    される放熱板であって、前記凹凸のうち凹部の上面と前
    記ベアチップの底面とを前記接着剤層によって接着状態
    にするとともに、前記凹凸のうち凸部の上面と前記ベア
    チップの底面とを接触状態かつ非接着状態にした請求項
    １に記載のベアチップの搭載構造。
  3. 【請求項３】半導体搭載用基板に装着されるとともに、
    接着剤層を介してベアチップ搭載面にベアチップが接着
    される放熱板であって、前記ベアチップ搭載面に凹凸が
    設けられてなる放熱板。
JP18265894A 1994-08-03 1994-08-03 ベアチップの搭載構造及び放熱板 Expired - Fee Related JP3421137B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18265894A JP3421137B2 (ja) 1994-08-03 1994-08-03 ベアチップの搭載構造及び放熱板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18265894A JP3421137B2 (ja) 1994-08-03 1994-08-03 ベアチップの搭載構造及び放熱板

Publications (2)

Publication Number Publication Date
JPH0846086A true JPH0846086A (ja) 1996-02-16
JP3421137B2 JP3421137B2 (ja) 2003-06-30

Family

ID=16122175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18265894A Expired - Fee Related JP3421137B2 (ja) 1994-08-03 1994-08-03 ベアチップの搭載構造及び放熱板

Country Status (1)

Country Link
JP (1) JP3421137B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1035164A (ja) * 1996-04-25 1998-02-10 Samsung Aerospace Ind Ltd Ｉｃカード及びその製造方法
US6137170A (en) * 1996-08-20 2000-10-24 Nec Corporation Mount for semiconductor device
JP2006169288A (ja) * 2004-12-13 2006-06-29 Tdk Corp 接着剤、および、薄板の平板への接着方法
JP2012038921A (ja) * 2010-08-06 2012-02-23 Fujikura Ltd 半導体装置
JP2012059876A (ja) * 2010-09-08 2012-03-22 Sanken Electric Co Ltd 半導体モジュール及びその製造方法
JP2014020371A (ja) * 2012-07-13 2014-02-03 Mra Systems Inc 航空機防除氷システムおよび方法
WO2023017649A1 (ja) * 2021-08-11 2023-02-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置のパッケージ及び放熱型のリードフレーム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1035164A (ja) * 1996-04-25 1998-02-10 Samsung Aerospace Ind Ltd Ｉｃカード及びその製造方法
US6137170A (en) * 1996-08-20 2000-10-24 Nec Corporation Mount for semiconductor device
JP2006169288A (ja) * 2004-12-13 2006-06-29 Tdk Corp 接着剤、および、薄板の平板への接着方法
JP2012038921A (ja) * 2010-08-06 2012-02-23 Fujikura Ltd 半導体装置
JP2012059876A (ja) * 2010-09-08 2012-03-22 Sanken Electric Co Ltd 半導体モジュール及びその製造方法
JP2014020371A (ja) * 2012-07-13 2014-02-03 Mra Systems Inc 航空機防除氷システムおよび方法
WO2023017649A1 (ja) * 2021-08-11 2023-02-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置のパッケージ及び放熱型のリードフレーム

Also Published As

Publication number Publication date
JP3421137B2 (ja) 2003-06-30

Similar Documents

Publication Publication Date Title
TWI529878B (zh) 集成電路封裝件及其裝配方法
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
US5777847A (en) Multichip module having a cover wtih support pillar
JP2974552B2 (ja) 半導体装置
JPH07254668A (ja) 高熱放出用の半導体パッケージ
JP2001520460A (ja) マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造
US7605020B2 (en) Semiconductor chip package
JP2003347354A (ja) 半導体装置の製造方法及び半導体装置及び半導体装置ユニット
JP3421137B2 (ja) ベアチップの搭載構造及び放熱板
JP2725448B2 (ja) 半導体装置
WO2023241304A1 (zh) 芯片封装方法及芯片
JP3312611B2 (ja) フィルムキャリア型半導体装置
JP2000183246A (ja) 接着方法及び半導体装置
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
US7235889B2 (en) Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
US7094966B2 (en) Packaging integrated circuits with adhesive posts
US20050029655A1 (en) Semiconductor device
JP2736161B2 (ja) 半導体装置
JPH06252299A (ja) 半導体装置及びこの半導体装置を実装した基板
US20230069969A1 (en) Package for several integrated circuits
JPH0878616A (ja) マルチチップ・モジュール
JP4371946B2 (ja) 半導体装置及びその基板接続構造
JP4225243B2 (ja) 半導体装置及び基板接続構造
JP3733181B2 (ja) 半導体搭載用基板及びその製造方法
JPH10125833A (ja) Ｂｇａ型パッケージ実装基板及びｂｇａ型パッケージ実装方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees