JPH0437033A - バンプ電極の形成方法 - Google Patents

バンプ電極の形成方法

Info

Publication number
JPH0437033A
JPH0437033A JP2106030A JP10603090A JPH0437033A JP H0437033 A JPH0437033 A JP H0437033A JP 2106030 A JP2106030 A JP 2106030A JP 10603090 A JP10603090 A JP 10603090A JP H0437033 A JPH0437033 A JP H0437033A
Authority
JP
Japan
Prior art keywords
forming
metal layer
bump electrode
electrode
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2106030A
Other languages
English (en)
Inventor
Ken Meguro
目黒 謙
Hisashi Shirahata
白畑 久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2106030A priority Critical patent/JPH0437033A/ja
Publication of JPH0437033A publication Critical patent/JPH0437033A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、テープキャリア方式等のボンディングを行な
うために基板上に形成されるバンプ電極の形成方法に関
するものであり、特に、実装に適したバンプ電極の形状
を実現するためのバンプ電極の形成方法に関するもので
ある。
〔従来の技術] 半導体集積回路の作成された半導体ウェハ上には、回路
基板に直接ボンディングするために突起形状のバンプ電
極を形成する場合があり、このバンプ電極の構造は、第
5図(a)のようになっている。半導体基板1に形成さ
れたAl電極2をプラズマCVD法によりシリコン窒化
膜3で被覆し、このシリコン窒化膜3の一部に開口部3
aを形成して/l電極2を露出させる。この上に下地金
属として、例えば、Tiからなる接着金属層5、Pdか
らなる拡散バリア金属層6を形成する。この後、フォト
レジストを表面上に塗布してその一部を開口し、ここに
電解メッキを施して金のメッキ層を形成し、最後に、フ
ォトレジストを除去してバンプ電極7が形成される。
〔発明が解決しようとする課題〕
しかしながら、第5図(a)に示す従来のバンプ電極に
あっては、開口部3aの段差に起因してバンプ電極7の
凹部7aが形成されるが、光硬化性絶縁樹脂で集積回路
チップと回路基板とを圧着するマイクロ・バンプ・ボン
ディング方式の場合には、実装後にこの凹部7aに光硬
化性樹脂が残るため、バンプ電極の接触面積が少なくな
り、接触抵抗が増大するという問題点がある。
この問題点を解決するため、第5図(b)又は(C)に
示すように、拡散バリア金属層6の平坦部分6aの上に
のみバンプ電極8を形成する方法が考えられるが、この
ようにすると、バンプ電極8に覆われずに、A7!電極
2上の拡散バリア金属層6の一部又は全部が必然的に露
出する。ところで、/l電極2には製造プロセスの昇温
時にヒロックが発生し易く、このヒロックは0゜5μm
〜2、OtImにも達する場合があるため、接着金属層
5と拡散バリア金属層6にピンホールが発生したり、極
端な場合には、ヒロックの上部が拡散バリア金属層6上
に露出する場合がある。このような場合には、バンプ電
極形成工程中にエツチング液が浸透してへ!電極2をエ
ツチングしてしまう事態が生ずる。これを防止するため
に、接着金属層5と拡散バリア金属層6を厚く形成する
必要があるが、2.0μm以上の膜厚を形成することは
工程時間の増加を来す上に、後の接着金属層5と拡散バ
リア金属層6のエツチング除去工程の時間をも増大させ
る。
そこで、本発明は上記問題点を解決するものであり、そ
の課題は、バンプ電極形成時のメッキ工程を利用して、
Al電極2の腐食を完全に被覆できる上に、平坦な上面
をもつハンプ電極を形成できるバンプ電極の形成方法を
提供し、更に、バンプ電極の形状を高精度に形成して、
バンプ電極の、高密度配置を可能とする技術を提供する
ことにある。
〔課題を解決するための手段〕
上記の問題点を解決するために、本発明が講じた手段は
、基板上にメッキ処理によりバンプ電極を形成する方法
において、 (1)基板に形成された導体層を被覆する保護膜の開口
部にて導体層と接触すべき下地金属層を所定領域に形成
する工程 (2)少なくとも下地金属層の導体層を被覆する部分上
にメッキ膜を形成する工程 (3)メッキ膜又は下地金属層の表面平坦部上に限定し
てバンプ電極をメッキ処理により形成する工程 を有するものである。
また、バンプ電極をメッキ処理によって形成する工程(
3)を、 ■被覆材を基板上に塗布する第1段階 ■被覆材を開口して開口部を形成する第2段階■開口部
にメッキ処理を行なってバンプ電極を形成する第3段階 からなるものとし、この■〜■までの段階を含む当該工
程を複数回繰り返す場合があり、この場合において、2
回目以降の第2段階において形成する開口部を前回の第
3段階おいて形成されたハンプ電極上に形成し、その開
口部の開口面積をハンプ電極の上面の面積以下とするも
のである。
〔作用〕
かかる手段によれば、下地金属層を導体層上に形成した
後、少なくとも下地金属層の導体層を被覆する部分上に
メッキ膜を形成するため、導体層上に形成されたヒロッ
クを完全に被覆することができる。したがって、下地金
属層に生じたピンホール等に起因して導体層がプロセス
中に腐食する事態を防止することができる。
また、メッキ膜を形成した後、メッキ膜又は下地金属層
上の表面平坦部上に限定してハンプ電極を形成するため
、バンプ電極の上面に凹部が形成されることはなく、平
坦な上面をもつバンプ電極を形成することができる。こ
の結果、ボンディング時におけるバンプ電極と回路基板
等との接触状態が向上する。
また、被覆材塗布段階、開口部形成段階及びメッキ処理
段階を複数回繰り返すことによって、各段階のメッキ層
形成を被覆材の厚さに留めた場合でも高いバンプ電極を
形成することが可能であり、上部の断面積が拡がって茸
型の形状となることを防止することができる。したがっ
て、断面積の小さいバンプ電極を高精度に形成できるか
ら、基板上においてバンプ電極を高密度に配置すること
ができる。
〔実施例〕
次に、図面を参照して、本発明の詳細な説明する。
〈第1実施例〉 第1図に本発明の第1実施例によるバンプ電極の形成方
法を示す。第1図(a)に示すように、半導体集積回路
ウェハ1に、Siを1.0〜2゜0%含むAl電極2を
1.0〜1.5μm厚に形成し、この上をプラズマCV
D法により窒化シリコンからなる厚さ1.0〜1.5μ
mの保護膜3で被覆する。この保護膜3には、フォトリ
ソグラフィー技術で選択エツチングすることにより、A
l電極2の上に開口部3aが形成されている。この/l
電極2には、プロセスの昇温時等にヒロック2aが生ず
る場合がある。次に、第1図(b)に示すように、Ti
からなる0、1〜0.5μmの厚さの接着金属層5及び
Pdからなる0、1〜1.0μmの厚さの拡散バリア金
属層6をスパッタリング法で開口部3aを覆うように形
成する。
接着金属層5はAl電極2との密着性を高めるためのも
ので、一方、拡散バリア金属層6は、上部にメッキ形成
されるバンプ金属の拡散を防止するために設けられるも
のである。ここで、拡散バリア金属層6は、開口部3a
上の部分を中心とした領域のみを残すように選択的にエ
ツチングされている。更に、第1図(C)に示すように
、ウェハ1上に1〜3μmの厚さのネガ型のフォトレジ
スト7を塗布し、拡散バリア金属層6の形成領域のみを
開口して電解メッキを施すことによって、金のメッキ膜
8を形成する。このメッキ層8はフォトレジスト7の厚
さと同様の厚さとなった段階で形成を止め、第1図(d
)に示すように、これらの上に10〜30μmの厚さの
フォトレジスト9を塗布して、メッキ膜8の平坦部上に
開口部9aを形成する。この状態で、メッキ膜8上に再
び金の電解メッキを施して、最後にフォトレジスト7及
び9を除去し、更に、接着金属層5をエツチングするこ
とによって、第2図に示すように、10〜308mの高
さを備えたバンプ電極10が完成する。
この実施例では、A2電極2のヒロック2aをメッキ膜
8で完全に覆うため、ヒロック2aの上に形成された接
着金属層5及び拡散バリア金属層6にピンホール等が発
生し、又はヒロック2aがこれらの金属層の上に露出し
ている場合でも、プロセス中にエツチング液が浸透して
Al電極2を腐食するおそれがない。また、バンプ電極
10はメッキII!8の表面平坦部上に形成されるので
、ハンプ電極の上面に凹部が形成されることもない。
したがって、バンプ電極と回路基板のボンディング状態
を良好に保つことが可能であり、その接触抵抗を減らす
ことができる。
〈第2実施例〉 次に、バンプ電極の形成方法の第2実施例によって形成
したバンプ電極の構造を第3図に示す。
この実施例においては、接着金属層5及び拡散バリア金
属層6を開口部3aから離れた保護膜3上に太き(伸ば
して形成し、メッキ膜8をこれらの上に形成した後、保
護膜上に形成されたメッキ膜8の平坦部上にハンプ電極
10を形成するものである。
このような構造のバンプ電極でも、第1実施例と同様に
AI!、電極2を腐食するおそれがなく、バンプ電極の
上面も平坦にすることができる。なお本実施例と異なり
、拡散バリア層6上に形成されるメッキ層8を開口部3
a上のみに形成して、バンプ電極を拡散バリア層6上に
直接形成することも可能であり、この構造によっても、
上記と同じ効果を得ることができる。
く第3実施例〉 第4図には、本発明の第3実施例によるバンプ電極の形
成方法を示す。この実施例は、第4図(a)に示すよう
に、第1実施例と同様の方法でバンプ電極10を形成し
た後、引き続いて、第4図(b)に示すように、フォト
レジスト11を塗布して、バンプ電極10の上面よりも
小さい開口面積をもつ開口部11aを形成し、再び、メ
ッキ処理を施すものである。このように、下部に形成さ
れているバンプ電極の上面の面積以下の小さい開口部面
積をもつフォトレジスト層を形成し、メッキを施す工程
を複数回繰り返すことによって、サイドウオールがスト
レート化され又は台形断面形状のバンプ電極12を所望
の高さに形成することができる。
〔発明の効果〕
以上説明したように、本発明は、下地金属層上にメッキ
層を設け、メッキ層又は下地金属層の表面平坦部上にバ
ンプ電極を形成することに特徴を有するので以下の効果
を奏する。
■ 導体上の下地金属層上にメッキ層を形成するので、
導体層表面にヒロックが形成されている場合でもヒロッ
クは完全に被覆され、プロセス時に導体層が腐食される
おそれはない。
■ メッキ層又は下地金属層の表面平坦部上にバンプ電
極を形成するので、バンプ電極の上面に凹部が形成され
ることがな(、ボンディング時におけるバンプ電極と回
路基板との接触状態を向上させることができる。
■ メッキ工程を複数回繰り返して行なう場合には、サ
イドウオールがストレート化されたバンプ電極又は台形
断面形状のバンプ電極を所望の高さに形成することがで
き、バンプ電極を基板上において高密度に配置すること
が可能となる。
【図面の簡単な説明】
第1図(a)〜(e)は本発明の第1実施例におけるバ
ンプ電極の形成方法を示す工程断面図である。 第2図は本発明の第1実施例により形成されたバンプ電
極の構造を示す縦断面図である。 第3図は本発明の第2実施例によるバンプ電極の構造を
示す縦断面図である。 第4図(a)〜(C)は本発明の第3実施例のバンプ電
極の形成方法を示す工程断面図である。 第5図(a)は従来のバンプ電極の構造を示す縦断面図
、第5図(b)はA!電極上の下地金属層の平坦部にバ
ンプ電極を形成した場合のバンプ電極の構造を示す縦断
面図、第5図(c)は保護膜上に形成された下地金属層
の平坦部にバンプ電極を形成した場合のバンプ電極の構
造を示す縦断面図である。 〔符号の説明〕 1・・・半導体集積回路ウェハ 2・・・AP電極 2a・・・ヒロック 3・・・保護膜 5・・・接着金属層 6・・・拡散バリア金属 7.9.11・・・フォトレジスト 7a  9a、lla・・・開口部 8・・・メッキ層 10.12・・・バンプ電極。

Claims (2)

    【特許請求の範囲】
  1. (1)基板上にメッキ処理によりバンプ電極を形成する
    方法において、 基板に形成された導体層を被覆する保護膜の開口部にて
    該導体層と接触すべき下地金属層を所定領域に形成する
    工程と、少なくとも該下地金属層の前記導体層と接触す
    る部分上にメッキ膜を形成する工程と、該メッキ膜又は
    前記下地金属層の表面平坦部上に限定してバンプ電極を
    メッキ処理により形成する工程と、を有することを特徴
    とするバンプ電極の形成方法。
  2. (2)前記バンプ電極をメッキ処理によって形成する工
    程は、被覆材を前記基板上に塗布する第1段階と、該被
    覆材を開口して開口部を形成する第2段階と、該開口部
    にメッキ処理を行なってバンプ電極を形成する第3段階
    と、を複数回繰り返すものであり、当該工程中の2回目
    以降の第2段階にて形成される開口部は、前回の第3段
    階において既に形成されているバンプ電極上に、このバ
    ンプ電極の上面の面積以下の面積で形成されることを特
    徴とする請求項第1項に記載のバンプ電極の形成方法。
JP2106030A 1990-04-20 1990-04-20 バンプ電極の形成方法 Pending JPH0437033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2106030A JPH0437033A (ja) 1990-04-20 1990-04-20 バンプ電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2106030A JPH0437033A (ja) 1990-04-20 1990-04-20 バンプ電極の形成方法

Publications (1)

Publication Number Publication Date
JPH0437033A true JPH0437033A (ja) 1992-02-07

Family

ID=14423242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2106030A Pending JPH0437033A (ja) 1990-04-20 1990-04-20 バンプ電極の形成方法

Country Status (1)

Country Link
JP (1) JPH0437033A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100232678B1 (ko) * 1996-12-18 1999-12-01 구본준 돌기가 형성된 범프 및 그 제조방법
JP2005327994A (ja) * 2004-05-17 2005-11-24 Oki Electric Ind Co Ltd 半導体装置
US7727612B2 (en) 2000-09-12 2010-06-01 Honda Access Corp. Automotive floor mat and automotive floor mat fastener
US7735713B2 (en) * 2005-12-21 2010-06-15 Tdk Corporation Method for mounting chip component and circuit board
JP2011055033A (ja) * 2009-08-31 2011-03-17 Kyocera Kinseki Corp 圧電発振器
JP2013045843A (ja) * 2011-08-23 2013-03-04 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100232678B1 (ko) * 1996-12-18 1999-12-01 구본준 돌기가 형성된 범프 및 그 제조방법
US7727612B2 (en) 2000-09-12 2010-06-01 Honda Access Corp. Automotive floor mat and automotive floor mat fastener
JP2005327994A (ja) * 2004-05-17 2005-11-24 Oki Electric Ind Co Ltd 半導体装置
JP4627632B2 (ja) * 2004-05-17 2011-02-09 Okiセミコンダクタ株式会社 半導体装置
US7735713B2 (en) * 2005-12-21 2010-06-15 Tdk Corporation Method for mounting chip component and circuit board
JP2011055033A (ja) * 2009-08-31 2011-03-17 Kyocera Kinseki Corp 圧電発振器
JP2013045843A (ja) * 2011-08-23 2013-03-04 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ

Similar Documents

Publication Publication Date Title
US5631499A (en) Semiconductor device comprising fine bump electrode having small side etch portion and stable characteristics
JPH10125685A (ja) 突起電極およびその形成方法
US5171711A (en) Method of manufacturing integrated circuit devices
KR100428825B1 (ko) 반도체 집적회로 및 그의 제조 방법
US6268090B1 (en) Process for manufacturing semiconductor device and exposure mask
US4914057A (en) Contacting method and structure for integrated circuit pads
US5937326A (en) Method for making semiconductor device having via hole
JPH0437033A (ja) バンプ電極の形成方法
GB2095904A (en) Semiconductor device with built-up low resistance contact and laterally conducting second contact
JPH02253628A (ja) 半導体装置の製造方法
JP2000299339A (ja) 半導体装置の製造方法
JPH02277242A (ja) 半導体装置の製造方法
JP3509879B2 (ja) 半導体ウエファー上に金属化層を形成する方法
JPH10340907A (ja) 突起電極の形成方法
KR100237671B1 (ko) 반도체 장치 제조방법
US6586325B2 (en) Process for making an electronic device having a multilevel structure
JP3802211B2 (ja) 半導体装置の電極構造、および半導体装置における電極構造の製造方法
JPS62281356A (ja) 半導体装置の製造方法
JPH04307737A (ja) 半導体装置の製造方法
JPH042131A (ja) バンプ電極の形成方法
JPH04279031A (ja) 半導体装置の製造方法
JPH03132036A (ja) 半導体装置の製造方法
JPH04124822A (ja) 半導体装置の製造方法
JPH03268431A (ja) 半導体装置のウェハバンプ形成方法
JPH05315321A (ja) メッキ配線の製造方法