JPH03268431A - 半導体装置のウェハバンプ形成方法 - Google Patents
半導体装置のウェハバンプ形成方法Info
- Publication number
- JPH03268431A JPH03268431A JP2067309A JP6730990A JPH03268431A JP H03268431 A JPH03268431 A JP H03268431A JP 2067309 A JP2067309 A JP 2067309A JP 6730990 A JP6730990 A JP 6730990A JP H03268431 A JPH03268431 A JP H03268431A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- layer
- metal
- resist
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 239000002184 metal Substances 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000010949 copper Substances 0.000 claims description 20
- 239000010931 gold Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 235000001674 Agaricus brunnescens Nutrition 0.000 abstract description 4
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000002161 passivation Methods 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置のウェハバンプ形成方法に関し、バンプ金属
のＣｕ ７１．山部分の酸化を防止すると共に従来のバ
ンプのキノコ形状により電極間隔が狭いという問題を解
決するため、 ウェハバンプ側面をＰｄで被覆すると共にバンプ形状が
ストレートとなるように構成する。
のＣｕ ７１．山部分の酸化を防止すると共に従来のバ
ンプのキノコ形状により電極間隔が狭いという問題を解
決するため、 ウェハバンプ側面をＰｄで被覆すると共にバンプ形状が
ストレートとなるように構成する。
本発明は、半導体装置の製造方法に関し、特にそのウェ
ハバンプ形成方法に関する。
ハバンプ形成方法に関する。
ＬＳＩの実装法はパッケージ材料の発展とともに変化し
てきている。近年、ＬＳＩチップの多ピン化、大型化に
伴い従来のＤＩＰやＳＯＰ、ＱＦＰなどのパッケージモ
ールド型に代わって、多ピン・薄型実装への対応として
フィルムキャリヤを用いたＴＡＢ （ｔａｐｅ ａｕｔ
ｏｍａｔｅｄ ｂｏｎｄｉｎｇ）方式によるＬＳＩ実装
が注目されてきている。
てきている。近年、ＬＳＩチップの多ピン化、大型化に
伴い従来のＤＩＰやＳＯＰ、ＱＦＰなどのパッケージモ
ールド型に代わって、多ピン・薄型実装への対応として
フィルムキャリヤを用いたＴＡＢ （ｔａｐｅ ａｕｔ
ｏｍａｔｅｄ ｂｏｎｄｉｎｇ）方式によるＬＳＩ実装
が注目されてきている。
このＴＡＢ技術において、フィルムキャリヤに形成され
たフィンガーリードとＬＳＩチップの電極（Ａｌ電極）
とを接続するためにバンプが必要となる。
たフィンガーリードとＬＳＩチップの電極（Ａｌ電極）
とを接続するためにバンプが必要となる。
このバンプの形成方法の一つとして、ＬＳＩチップの電
極上へ形成する方法が開発されている。
極上へ形成する方法が開発されている。
本発明はこの方法における問題点を解決しようとするも
のである。
のである。
ところで従来、ウェハバンプ材料としてＡｕが使用され
てきたが、低コストのためより安価な金属の使用が考慮
されてきており、その−例として例えばＣｕが使用され
ている。
てきたが、低コストのためより安価な金属の使用が考慮
されてきており、その−例として例えばＣｕが使用され
ている。
このＣｕを用いた従来のウェハバンプ方法を第３図に基
づいて説明する。
づいて説明する。
ウェハプロセスの拡散工程から最終パッシベーションま
でが終了したＬＳＩウエノＸ１０に／ｌ電極層１２を形
成する。次いでパターンニングによりパッシベーション
膜（絶縁膜）１４をバンプを形成すべき場所以外のＬＳ
Ｉウェハ上に形成する。次いで鉄膜に、インナーリード
ボンディングの際の基板へのクラック防止のため弾性力
を付与するため有機樹脂（ポリイミド）１４を全面を塗
布する。この樹脂の塗布は必須ではない。次いで有機樹
脂膜上に第一の金属層（密着用金属、例えばＴｉ）１８
および第二の金属層（拡散バリヤ用金属）２０を順次全
面に形成する（第１図（ａ）〉。次いでレジストプロセ
スによりバンプ形成となるべき部分にパターンニングし
てレジスト層２２を形成する。なお、レジストは耐熱性
の強い樹脂を使用する。このレジスト層２２をマスクと
して第二の金属Ｐｄ層をエツチングし、更にレジスト層
２２を剥離する。再びパターンニングによりレジスト層
２４をバンプとなるべき部分以外の部分に形成し開口部
２６を形成する（第１図（Ｃ））。次いでこの開口部２
６に電解メツキ法によりＣｕを成長させてＣｕのバンプ
２８を形成する。更にこのＣｕバンプ２８上に酸化防止
のためＡｕメツキを施しＡｕバンプ３０を形成する（第
１図（ｄ））。ところで、Ｃｕの表面の酸化防止を確実
化するため可能な限りＣｕをＡｕで被覆しなければなら
ない。従って、バンプ形状はキノコ状にする必要があっ
た（第１図（ｅ））。次いでレジスト層２４を剥離し、
最後に第二の金属Ｔｉ層をエツチングし、ウェハバンプ
を形成していた（第１図（ｆ））。
でが終了したＬＳＩウエノＸ１０に／ｌ電極層１２を形
成する。次いでパターンニングによりパッシベーション
膜（絶縁膜）１４をバンプを形成すべき場所以外のＬＳ
Ｉウェハ上に形成する。次いで鉄膜に、インナーリード
ボンディングの際の基板へのクラック防止のため弾性力
を付与するため有機樹脂（ポリイミド）１４を全面を塗
布する。この樹脂の塗布は必須ではない。次いで有機樹
脂膜上に第一の金属層（密着用金属、例えばＴｉ）１８
および第二の金属層（拡散バリヤ用金属）２０を順次全
面に形成する（第１図（ａ）〉。次いでレジストプロセ
スによりバンプ形成となるべき部分にパターンニングし
てレジスト層２２を形成する。なお、レジストは耐熱性
の強い樹脂を使用する。このレジスト層２２をマスクと
して第二の金属Ｐｄ層をエツチングし、更にレジスト層
２２を剥離する。再びパターンニングによりレジスト層
２４をバンプとなるべき部分以外の部分に形成し開口部
２６を形成する（第１図（Ｃ））。次いでこの開口部２
６に電解メツキ法によりＣｕを成長させてＣｕのバンプ
２８を形成する。更にこのＣｕバンプ２８上に酸化防止
のためＡｕメツキを施しＡｕバンプ３０を形成する（第
１図（ｄ））。ところで、Ｃｕの表面の酸化防止を確実
化するため可能な限りＣｕをＡｕで被覆しなければなら
ない。従って、バンプ形状はキノコ状にする必要があっ
た（第１図（ｅ））。次いでレジスト層２４を剥離し、
最後に第二の金属Ｔｉ層をエツチングし、ウェハバンプ
を形成していた（第１図（ｆ））。
しかし、かかる従来方法ではバンプ形状をキノコ状にす
る必要性があり、またキノコ状にしてもレジスト層に接
している部分はＡｕが成長せず、レジスト層剥離後にＣ
ｕが露出してしまうことになっていた。従って、Ｃｕの
露出部分からの酸化が避けられなかった。更にバンプ形
状により電極間隔が狭められないという問題が生じてい
た。
る必要性があり、またキノコ状にしてもレジスト層に接
している部分はＡｕが成長せず、レジスト層剥離後にＣ
ｕが露出してしまうことになっていた。従って、Ｃｕの
露出部分からの酸化が避けられなかった。更にバンプ形
状により電極間隔が狭められないという問題が生じてい
た。
本発明は上記課題を解決するためになされたものであり
、 半導体チップの導体層上に、バンプ形成場所に対応して
開口を形成した第一のレジスト層を形成する工程と、 該第一のレジスト層および該導体層の表面に第一の金属
層を形成し、次いで該第一の金属層上に第二の金属層を
形成する工程と、 該第二の金属層上に第二のレジスト層を形成する工程と
、 上記開口部に銅バンプおよび金バンプを順次に形成する
工程と、 該第一のレジスト層を八つ離する工程と、上記開口部以
外の金属層を除去する工程と、更にバンプの最外側部分
の第一の金属層のみを選択的に除去する工程とを含んで
なる。
、 半導体チップの導体層上に、バンプ形成場所に対応して
開口を形成した第一のレジスト層を形成する工程と、 該第一のレジスト層および該導体層の表面に第一の金属
層を形成し、次いで該第一の金属層上に第二の金属層を
形成する工程と、 該第二の金属層上に第二のレジスト層を形成する工程と
、 上記開口部に銅バンプおよび金バンプを順次に形成する
工程と、 該第一のレジスト層を八つ離する工程と、上記開口部以
外の金属層を除去する工程と、更にバンプの最外側部分
の第一の金属層のみを選択的に除去する工程とを含んで
なる。
すなわち、本発明はウェハバンプ側面を第二の金属（例
えばＰｄ）で被覆し、第一の金属（例えばＣｕ）の酸化
防止とバンプ形状のストレート化を意図したものである
。
えばＰｄ）で被覆し、第一の金属（例えばＣｕ）の酸化
防止とバンプ形状のストレート化を意図したものである
。
以下、更に本発明方法を実施例に従って説明する。
実施例１
第１図は、本発明方法の一実施例を示す工程図である。
従来例と同様にウェハプロセスの拡散工程から最終パッ
シベーションまでが終了したＬＳＩウェハ４０に導体層
（Ａｊ！電極層）４２を形成する。次いでパターンニン
グによりパッシベーションｌ （絶縁膜）４４をバンプ
を形成すべき場所以外のＬＳＩウェハ上に形成する。次
いで鉄膜に弾性力を付与するため有機樹脂（ポリイミド
）４６をパッシベーション膜上に塗布する。前述と同様
にこの樹脂の塗布は必須ではない。次いでレジストプロ
セスによりバンプ形成となるべき部分にパターンニング
して第一のレジスト層４８を例えば厚さ２５−形成する
（第１図（ａ））。次いで第一のレジスト層４８および
ＡＩ！電極層４２上の全面に、スパッタ法により拡散防
止用の第一の金属層（Ｔｉ層）５０次いで密着用および
共通電極となる第二の金属層（Ｐｄ層）５２を例えば３
０００ Ａの厚さにそれぞれ形成する。
シベーションまでが終了したＬＳＩウェハ４０に導体層
（Ａｊ！電極層）４２を形成する。次いでパターンニン
グによりパッシベーションｌ （絶縁膜）４４をバンプ
を形成すべき場所以外のＬＳＩウェハ上に形成する。次
いで鉄膜に弾性力を付与するため有機樹脂（ポリイミド
）４６をパッシベーション膜上に塗布する。前述と同様
にこの樹脂の塗布は必須ではない。次いでレジストプロ
セスによりバンプ形成となるべき部分にパターンニング
して第一のレジスト層４８を例えば厚さ２５−形成する
（第１図（ａ））。次いで第一のレジスト層４８および
ＡＩ！電極層４２上の全面に、スパッタ法により拡散防
止用の第一の金属層（Ｔｉ層）５０次いで密着用および
共通電極となる第二の金属層（Ｐｄ層）５２を例えば３
０００ Ａの厚さにそれぞれ形成する。
再びレジストパターンニングによりバンプを形成する部
分（すなわち開口部５４）以外の金属層上に第二のレジ
スト層５６を形成する（第２図（ｂ））。
分（すなわち開口部５４）以外の金属層上に第二のレジ
スト層５６を形成する（第２図（ｂ））。
次いで、第二の金属（Ｐｄ層）５２を電極として電解メ
ツキ法によりＣｕを成長させＣｕのバンプ５８を形成す
る。このＣｕのバンプ５８の厚さは、第一のレジスト層
の厚さ合わせる。次いでこのＣｕのバンプ５８上に第二
の金属（Ａｕ）をメツキし、Ａｕバンプ６０を形成しバ
ンプ金属の形成を完了する（第１図（Ｃ））。
ツキ法によりＣｕを成長させＣｕのバンプ５８を形成す
る。このＣｕのバンプ５８の厚さは、第一のレジスト層
の厚さ合わせる。次いでこのＣｕのバンプ５８上に第二
の金属（Ａｕ）をメツキし、Ａｕバンプ６０を形成しバ
ンプ金属の形成を完了する（第１図（Ｃ））。
次に第二のレジスト層５６を剥離し、Ｐｄをエツチング
するため王水エツチングを行う。次いでＴｉをエツチン
グするとＡｕが表面に出た状態となる（第１図（ｄ））
。
するため王水エツチングを行う。次いでＴｉをエツチン
グするとＡｕが表面に出た状態となる（第１図（ｄ））
。
次いで第一層目のレジスト４８を剥離する。最後にバン
プの最外層のＴｉのみを選択的にエツチングする。これ
はフッ酸等を用いたウェットの条件で可能である。
プの最外層のＴｉのみを選択的にエツチングする。これ
はフッ酸等を用いたウェットの条件で可能である。
以上のプロセスにより、Ｃｕバンプの側面は全てＰｄで
被覆される。更にバンプ形状のストレート化を可能とす
る。この為、電極間隔を有効に狭めることが可能となる
。
被覆される。更にバンプ形状のストレート化を可能とす
る。この為、電極間隔を有効に狭めることが可能となる
。
実施例２
第２図は、本発明の他の実施例を示す工程図である。こ
の図における図番号は先の実施例で説明した第１図の意
味と同一である。
の図における図番号は先の実施例で説明した第１図の意
味と同一である。
以下、先の実施例と異なる点について説明する。
この例においては、パッシベーション膜４４上の全面に
予じめスパッタ法により１１層６２を形成する（第２図
（ａ））。このようにレジスト層の上下に分けて予じめ
１１層６２を形成しておく理由は、以後の工程における
Ｔｉ／Ｐｄ連続スパッタ膜との密着性を高めるためであ
る。以後の工程は先の実施例１と同様であるのでその説
明を省略する。
予じめスパッタ法により１１層６２を形成する（第２図
（ａ））。このようにレジスト層の上下に分けて予じめ
１１層６２を形成しておく理由は、以後の工程における
Ｔｉ／Ｐｄ連続スパッタ膜との密着性を高めるためであ
る。以後の工程は先の実施例１と同様であるのでその説
明を省略する。
なお、第２図（ｂ）〜（ｄ）において５２１５０はＴｉ
金属層およびＰｄ層を意味し、最外側層がＴ１（５０）
であることは前記と同様である。
金属層およびＰｄ層を意味し、最外側層がＴ１（５０）
であることは前記と同様である。
以上説明したように本発明は構成されるものであるから
、ＣｕバンプがＰｄにより完全に被覆された構造となる
ため、酸化を完全に防止する効果ヲ奏する。更に、スト
レート状のバンプ形状が可能となるため、電極間隔を狭
めうる効果を奏する。
、ＣｕバンプがＰｄにより完全に被覆された構造となる
ため、酸化を完全に防止する効果ヲ奏する。更に、スト
レート状のバンプ形状が可能となるため、電極間隔を狭
めうる効果を奏する。
従って多ピン化および低コスト化に寄与しうろこととな
る。
る。
第１図は、本発明方法の一実施例を示すウェハバンプ形
成方法の工程図であり、 第２図は、本発明方法の他の実施例を示す工程図であり
、 第３図は、従来方法のウェハバンプ形成方法の工程図で
ある。 ４２・・・Ａｌ電極層、 ５０・・・Ｔｉ層、５２
・・・Ｐｄ層、 ５８・・・Ｃｕバンプ、６０
・・・Ａｕバンフ、６２・・・Ｔｉ 層。 第 １ 図 従来のウェハバンプ形成方法の工程図 率 図 （その１） １ ５日・・・Ｃｕバンプ 本発明の他の実施例を示す工程図 第 図 ６０・・・Ａｕバンプ ６２・・・Ｔｉ層 従来のウェハバンプ形成方法の工程図 率 図（その２）
成方法の工程図であり、 第２図は、本発明方法の他の実施例を示す工程図であり
、 第３図は、従来方法のウェハバンプ形成方法の工程図で
ある。 ４２・・・Ａｌ電極層、 ５０・・・Ｔｉ層、５２
・・・Ｐｄ層、 ５８・・・Ｃｕバンプ、６０
・・・Ａｕバンフ、６２・・・Ｔｉ 層。 第 １ 図 従来のウェハバンプ形成方法の工程図 率 図 （その１） １ ５日・・・Ｃｕバンプ 本発明の他の実施例を示す工程図 第 図 ６０・・・Ａｕバンプ ６２・・・Ｔｉ層 従来のウェハバンプ形成方法の工程図 率 図（その２）
Claims (1)
- 【特許請求の範囲】 １、半導体装置のウェハバンプ形成方法であって、半導
体チップの導体層上に、バンプ形成場所に対応して開口
を形成した第一のレジスト層を形成する工程と、 該第一のレジスト層および該導体層の表面に第一の金属
層を形成し、次いで該第１の金属層上に第二の金属層を
形成する工程と、 該第二の金属層上に第二のレジスト層を形成する工程と
、 上記開口部に銅バンプおよび金バンプを順次に形成する
工程と、 該第一のレジスト層を剥離する工程と、 上記開口部以外の金属層を除去する工程と、更にバンプ
の最外側部分の第一の金属層のみを選択的に除去する工
程とを含んでなる、前記バンプ形成方法。 ２、第一の金属層がＴｉであり、第二の金属層がＰｄで
ある、請求項１に記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2067309A JPH03268431A (ja) | 1990-03-19 | 1990-03-19 | 半導体装置のウェハバンプ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2067309A JPH03268431A (ja) | 1990-03-19 | 1990-03-19 | 半導体装置のウェハバンプ形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03268431A true JPH03268431A (ja) | 1991-11-29 |
Family
ID=13341285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2067309A Pending JPH03268431A (ja) | 1990-03-19 | 1990-03-19 | 半導体装置のウェハバンプ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03268431A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6617236B2 (en) * | 1998-02-20 | 2003-09-09 | Sony Corporation | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device |
| EP2711977A1 (en) * | 2012-09-19 | 2014-03-26 | ATOTECH Deutschland GmbH | Manufacture of coated copper pillars |
-
1990
- 1990-03-19 JP JP2067309A patent/JPH03268431A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6617236B2 (en) * | 1998-02-20 | 2003-09-09 | Sony Corporation | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device |
| EP2711977A1 (en) * | 2012-09-19 | 2014-03-26 | ATOTECH Deutschland GmbH | Manufacture of coated copper pillars |
| WO2014044435A1 (en) * | 2012-09-19 | 2014-03-27 | Atotech Deutschland Gmbh | Manufacture of coated copper pillars |
| US9331040B2 (en) | 2012-09-19 | 2016-05-03 | Atotech Deutschland Gmbh | Manufacture of coated copper pillars |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5130275A (en) | Post fabrication processing of semiconductor chips | |
| US5492235A (en) | Process for single mask C4 solder bump fabrication | |
| USRE46618E1 (en) | Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices | |
| US6943101B2 (en) | Manufacturing of a corrosion protected interconnect on a substrate | |
| US5384283A (en) | Resist protection of ball limiting metal during etch process | |
| JP2000150518A (ja) | 半導体装置の製造方法 | |
| JPH03268431A (ja) | 半導体装置のウェハバンプ形成方法 | |
| JPS636850A (ja) | 電子部品の製造方法 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JPH0195539A (ja) | 半導体装置及びその製造方法 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JP2003218151A (ja) | 無電解メッキバンプの形成方法、半導体装置及びその製造方法 | |
| CN1103119C (zh) | 用于单掩膜c4焊料凸点制造的方法 | |
| JPS6329940A (ja) | 半導体装置の製造方法 | |
| JPH09148331A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2936680B2 (ja) | 半導体装置の製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH06342796A (ja) | 突起電極の形成方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JP3036300B2 (ja) | Ｔａｂテープの製造方法と半導体装置の製造方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPH04278543A (ja) | 半導体装置及びその製造方法 | |
| JPS63119551A (ja) | パタ−ニングされた金属膜の形成方法 |