JPH03132036A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03132036A JPH03132036A JP27082089A JP27082089A JPH03132036A JP H03132036 A JPH03132036 A JP H03132036A JP 27082089 A JP27082089 A JP 27082089A JP 27082089 A JP27082089 A JP 27082089A JP H03132036 A JPH03132036 A JP H03132036A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plating
- opening
- forming
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000007747 plating Methods 0.000 claims abstract description 77
- 239000002184 metal Substances 0.000 claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 43
- 230000002265 prevention Effects 0.000 claims description 36
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 23
- 229910052737 gold Inorganic materials 0.000 abstract description 6
- 230000002349 favourable effect Effects 0.000 abstract 2
- 239000007788 liquid Substances 0.000 abstract 1
- 239000012466 permeate Substances 0.000 abstract 1
- 230000003449 preventive effect Effects 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 34
- 239000010410 layer Substances 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 239000002904 solvent Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003601 intercostal effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目 次〕
概要
産業上の利用分野
従来の技術（第２図）
発明が解決しようとする課題（第３図）課題を解決する
ための手段 作用 実施例（第１図） 発明の効果 〔概 要］ 半導体装置の製造方法、更に詳しく言えば、メ７キ防止
膜の開口部を介して行う選択メッキ法により下地の配線
層又はバッファ層としての金属膜上にバンプ電極を形成
する方法を含む半導体装置の製造方法に関し、 メッキ防止膜と下地の金属膜との密着性を向上させて正
常なバンプ電極を形成することができるバンプ電極の形
成方法を含む半導体装置の製造方法を提供することを目
的とし、 絶縁膜上にメッキ金属膜を形成する工程と、全面に第１
のメッキ防止膜を形成した後、該第１のメッキ防止膜に
第１の開口部を形成する工程と、前記メッキ金属膜を一
方の電極としてメッキ法により前記第１の開口部内に金
属膜を形成する工程と、少なくとも前記金属膜上に該金
属膜と第２のメッキ防止膜との密着性を向上させる密着
性向上膜を形成する工程と、全面に前記第２のメッキ防
止膜を形成した後、前記第１の開口部の内側に該第２の
メッキ防止膜の第２の開口部を形成する工程と、前記第
２のメッキ防止膜をマスクとして第２の開口部の底部の
前記密着性向上膜を選択的に除去する工程と、前記第２
の開口部内に前記メッキ金属膜を一方の電極としてメッ
キ法によりバンプ電極を形成し、前記金属膜と接続する
工程とを含み構成する。
ための手段 作用 実施例（第１図） 発明の効果 〔概 要］ 半導体装置の製造方法、更に詳しく言えば、メ７キ防止
膜の開口部を介して行う選択メッキ法により下地の配線
層又はバッファ層としての金属膜上にバンプ電極を形成
する方法を含む半導体装置の製造方法に関し、 メッキ防止膜と下地の金属膜との密着性を向上させて正
常なバンプ電極を形成することができるバンプ電極の形
成方法を含む半導体装置の製造方法を提供することを目
的とし、 絶縁膜上にメッキ金属膜を形成する工程と、全面に第１
のメッキ防止膜を形成した後、該第１のメッキ防止膜に
第１の開口部を形成する工程と、前記メッキ金属膜を一
方の電極としてメッキ法により前記第１の開口部内に金
属膜を形成する工程と、少なくとも前記金属膜上に該金
属膜と第２のメッキ防止膜との密着性を向上させる密着
性向上膜を形成する工程と、全面に前記第２のメッキ防
止膜を形成した後、前記第１の開口部の内側に該第２の
メッキ防止膜の第２の開口部を形成する工程と、前記第
２のメッキ防止膜をマスクとして第２の開口部の底部の
前記密着性向上膜を選択的に除去する工程と、前記第２
の開口部内に前記メッキ金属膜を一方の電極としてメッ
キ法によりバンプ電極を形成し、前記金属膜と接続する
工程とを含み構成する。
［産業上の利用分野］
本発明は、半導体装置の製造方法、更に詳しく言えば、
メッキ防止膜の開口部を介して行う選択メッキ法により
下地の配線層又はバッファ層としての金属股上にバンプ
電極を形成する方法を含む半導体装置の製造方法に関す
る。
メッキ防止膜の開口部を介して行う選択メッキ法により
下地の配線層又はバッファ層としての金属股上にバンプ
電極を形成する方法を含む半導体装置の製造方法に関す
る。
近年、半導体集積回路は高集積化とともにチップサイズ
の縮小化が要求されている。
の縮小化が要求されている。
しかし、多ピンのゲートアレイ等は外部リードとの接続
のためのパッド数の多さからパッドの大きさによってチ
ップサイズが制限される。特に、通常のワイヤボンディ
ング法による実装ではある程度の大きさのバンドが必要
となるためチップサイズを余り小さく出来ない。
のためのパッド数の多さからパッドの大きさによってチ
ップサイズが制限される。特に、通常のワイヤボンディ
ング法による実装ではある程度の大きさのバンドが必要
となるためチップサイズを余り小さく出来ない。
そこで、パッドサイズを小さくできるＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式やフリッ
プチップ方式による実装方法が用いられるようになって
きた。このため、小さいサイズのバンプ電極を形成する
必要が増している。
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式やフリッ
プチップ方式による実装方法が用いられるようになって
きた。このため、小さいサイズのバンプ電極を形成する
必要が増している。
第２図（ａ）〜（ｅ）は、従来例のバンプ電極の形成方
法を説明する断面図である。
法を説明する断面図である。
同図（ａ）は、配線層としての例えば金（Ａｕ）配線及
びバンプ電極として例えばＡｕからなるバンプ電極をメ
ッキ法により形成する前の状態を示す断面図で、図中符
号１はＳｉ基板、２はＳｉ０ｇ膜からなる層間絶縁膜、
３はメッキする一方の電極としてのタングステンシリサ
イド（ＷＳｉ）／Ｔｉ／Ａｕ／Ｔｉからなるメッキ金属
膜で、ＷＳｉ ｉ！Ｊは下地のＳｉＯ□膜２との密着性
向上のため、ＷＳｉ膜とＡｕ膜との間のＴｉ膜は−Ｓｉ
膜とＡｕ膜との間の密着性向上のため、Ａｕ膜はＡｕ配
線との密着性向上のため、最上層のＴｉ膜はレジスト膜
との密着性向上のためにそれぞれ用いられている。また
、４はメッキ防止用のレジスト膜で、金（Ａｕ）メッキ
する部分に第１の開口部５が形成されている。
びバンプ電極として例えばＡｕからなるバンプ電極をメ
ッキ法により形成する前の状態を示す断面図で、図中符
号１はＳｉ基板、２はＳｉ０ｇ膜からなる層間絶縁膜、
３はメッキする一方の電極としてのタングステンシリサ
イド（ＷＳｉ）／Ｔｉ／Ａｕ／Ｔｉからなるメッキ金属
膜で、ＷＳｉ ｉ！Ｊは下地のＳｉＯ□膜２との密着性
向上のため、ＷＳｉ膜とＡｕ膜との間のＴｉ膜は−Ｓｉ
膜とＡｕ膜との間の密着性向上のため、Ａｕ膜はＡｕ配
線との密着性向上のため、最上層のＴｉ膜はレジスト膜
との密着性向上のためにそれぞれ用いられている。また
、４はメッキ防止用のレジスト膜で、金（Ａｕ）メッキ
する部分に第１の開口部５が形成されている。
このようなｓｉｎ板ｌを用いて、まず同図（ｂ）に示す
ように、第１の開口部５の底部のメッキ金属膜３の最上
層のＴｉ膜を除去してＡｕ膜を表出した後、メッキ金属
膜３をメッキの一方の電極として第１の開口部５内にＡ
ｕ配線６を形成する。
ように、第１の開口部５の底部のメッキ金属膜３の最上
層のＴｉ膜を除去してＡｕ膜を表出した後、メッキ金属
膜３をメッキの一方の電極として第１の開口部５内にＡ
ｕ配線６を形成する。
次に、レジスト膜４を除去した後、メッキ防止のための
別のレジスト膜７を形成し、その後Ａｕ配線６の上のバ
ンプ電極を形成する部分に第２の開口部８を形成する（
同図（Ｃ））。
別のレジスト膜７を形成し、その後Ａｕ配線６の上のバ
ンプ電極を形成する部分に第２の開口部８を形成する（
同図（Ｃ））。
次いで、メッキ金属膜３をメッキの一方の電極として電
気メッキ法によりこの第２の開口部８内にＡｕからなる
バンプ電極９を形成し、Ａｕ膜６と接続する（同図（ｄ
））。
気メッキ法によりこの第２の開口部８内にＡｕからなる
バンプ電極９を形成し、Ａｕ膜６と接続する（同図（ｄ
））。
次に、レジスト１７を除去した後、Ａｕ配線６をマスク
として王水によりメッキ金ｒｆ４ＩＩ！３をエツチング
除去しく同図（ｅ））、半導体装置の電極の作成が完了
する。
として王水によりメッキ金ｒｆ４ＩＩ！３をエツチング
除去しく同図（ｅ））、半導体装置の電極の作成が完了
する。
〔発明が解決しようとする課１ｌｌ）
ところで、一般にＡｕ膜とレジスト膜との密着性は余り
よくないので、第２図（ｄ）に示すように、Ａｕ配線６
の上のレジスト膜７の開口部８内に選択的にＡｕからな
るバンプ電極９を形成する際、Ａｕ配線６とレジスト膜
７との界面からメッキ液がしみころ、第３図（ａ）に示
すように、メッキすべきでないところまでメッキされて
しまう場合がある。このため、バンプ電極９は正常に形
成されず、形状が変形して表面が平坦でなくなってしま
う。
よくないので、第２図（ｄ）に示すように、Ａｕ配線６
の上のレジスト膜７の開口部８内に選択的にＡｕからな
るバンプ電極９を形成する際、Ａｕ配線６とレジスト膜
７との界面からメッキ液がしみころ、第３図（ａ）に示
すように、メッキすべきでないところまでメッキされて
しまう場合がある。このため、バンプ電極９は正常に形
成されず、形状が変形して表面が平坦でなくなってしま
う。
これにより、同図（ｂ）に示すように、フリップチップ
を作成するための外部リード１０とバンプ電極９との接
触面積が少なくなるので、接触抵抗が増加するという問
題がある。
を作成するための外部リード１０とバンプ電極９との接
触面積が少なくなるので、接触抵抗が増加するという問
題がある。
そこで本発明は、このような従来の問題点に鑑みてなさ
れたものであって、メッキ防止膜と下地の金属膜との密
着性を向上させて正常なバンプ電極を形成することがで
きるバンプ電極の形成方法を含む半導体装置の製造方法
を提供することを目的とするものである。
れたものであって、メッキ防止膜と下地の金属膜との密
着性を向上させて正常なバンプ電極を形成することがで
きるバンプ電極の形成方法を含む半導体装置の製造方法
を提供することを目的とするものである。
上記ｉ１題は、第１に、絶縁膜上にメッキ金属膜を形成
する工程と、全面に第１のメッキ防止膜を形成した後、
該第１のメッキ防止膜に第１の開口部を形成する工程と
、前記メッキ金属膜を一方の電極としてメッキ法により
前記第１の開口部内に金属膜を形成する工程と、少なく
とも前記金属膜上に該金属膜と第２のメッキ防止膜との
密着性を向上させる密着性向上膜を形成する工程と、全
面に前記第２のメッキ防止膜を形成した後、前記第１の
開口部の内側に該第２のメッキ防止膜の第２の開口部を
形成する工程と、前記第２のメッキ防止膜をマスクとし
て第２の開口部の底部の前記密着性向上膜を選択的に除
去する工程と、前記第２の開口部内に前記メッキ金属膜
を一方の電極としてメッキ法によりバンプ電極を形成し
、前記金属膜と接続する工程とを有することを特徴とす
る半導体装置の製造方法によって解決され、第２に、第
１の製造方法に記載の第１及び第２のメッキ防止膜が異
なる種類のレジスト膜であることを特徴とする半導体装
置の製造方法によって解決される。
する工程と、全面に第１のメッキ防止膜を形成した後、
該第１のメッキ防止膜に第１の開口部を形成する工程と
、前記メッキ金属膜を一方の電極としてメッキ法により
前記第１の開口部内に金属膜を形成する工程と、少なく
とも前記金属膜上に該金属膜と第２のメッキ防止膜との
密着性を向上させる密着性向上膜を形成する工程と、全
面に前記第２のメッキ防止膜を形成した後、前記第１の
開口部の内側に該第２のメッキ防止膜の第２の開口部を
形成する工程と、前記第２のメッキ防止膜をマスクとし
て第２の開口部の底部の前記密着性向上膜を選択的に除
去する工程と、前記第２の開口部内に前記メッキ金属膜
を一方の電極としてメッキ法によりバンプ電極を形成し
、前記金属膜と接続する工程とを有することを特徴とす
る半導体装置の製造方法によって解決され、第２に、第
１の製造方法に記載の第１及び第２のメッキ防止膜が異
なる種類のレジスト膜であることを特徴とする半導体装
置の製造方法によって解決される。
〔作 用］
第１の発明の半導体装置の製造方法によれば、第２のメ
ッキ防止膜と金属膜との間に密着性向上膜をはさみ、こ
れらの膜の間の密着性を向上させているので、選択メッ
キ法により金属膜の上にバンプ電極を形成する際、従来
と異なり、これらの膜の界面からメッキ液がしみこむの
を防止できる。
ッキ防止膜と金属膜との間に密着性向上膜をはさみ、こ
れらの膜の間の密着性を向上させているので、選択メッ
キ法により金属膜の上にバンプ電極を形成する際、従来
と異なり、これらの膜の界面からメッキ液がしみこむの
を防止できる。
このため、バンプ電極を第２の開口部内に正常に形成す
ることができる。従って、バンプ電極の表面の平坦度を
確保することができる。
ることができる。従って、バンプ電極の表面の平坦度を
確保することができる。
また、第１のメッキ防止膜上の密着性向上膜は第１のメ
ッキ防止膜を除去する際、リフトオフにより同時に除去
できるので、メッキ金属股上に不要な密着性向上膜は残
らない、従って、金属膜及びバンプ電極以外の除去すべ
き部分には不要なメッキ金Ｒ膜及び密着性向上膜が厚く
形成されないので、これらを容易に除去することができ
る。
ッキ防止膜を除去する際、リフトオフにより同時に除去
できるので、メッキ金属股上に不要な密着性向上膜は残
らない、従って、金属膜及びバンプ電極以外の除去すべ
き部分には不要なメッキ金Ｒ膜及び密着性向上膜が厚く
形成されないので、これらを容易に除去することができ
る。
更に、第１及び第２のメッキ防止膜を重ねて形成してい
るので、第１及び第２のメッキ防止膜の除去の工程を一
回で済ますことができる。これにより、工程の簡略化を
図ることができる。
るので、第１及び第２のメッキ防止膜の除去の工程を一
回で済ますことができる。これにより、工程の簡略化を
図ることができる。
ところで、第１及び第２のメッキ防止膜として例えばレ
ジスト膜を用いることができるが、同じ種類のレジスト
膜を用いた場合、２度目のレジストを塗布の際、レジス
トに含まれる溶剤により最初に形成したレジスト膜が溶
解してしまう。従って、例えば、第１及び第２のメッキ
防止膜としてそれぞれポジティブホトレジスト膜及びネ
ガティブホトレジスト膜のように、異なる種類のレジス
トＩｌｌを用いた場合は、このようなことを防止できる
。
ジスト膜を用いることができるが、同じ種類のレジスト
膜を用いた場合、２度目のレジストを塗布の際、レジス
トに含まれる溶剤により最初に形成したレジスト膜が溶
解してしまう。従って、例えば、第１及び第２のメッキ
防止膜としてそれぞれポジティブホトレジスト膜及びネ
ガティブホトレジスト膜のように、異なる種類のレジス
トＩｌｌを用いた場合は、このようなことを防止できる
。
また、特にバンプ電極の形成に用いる第２のメッキ防止
膜として厚い膜厚の形成が容易なネガティブホトレジス
ト膜を用いれば、厚い膜厚の必要なバンプ電極を容易に
形成することができる。
膜として厚い膜厚の形成が容易なネガティブホトレジス
ト膜を用いれば、厚い膜厚の必要なバンプ電極を容易に
形成することができる。
以下、本発明の実施例について図を参照しながら具体的
に説明する。
に説明する。
第１図（ａ）〜（ｈ）は、本発明の実施例のバンプ電極
の形成方法を説明する断面図である。
の形成方法を説明する断面図である。
まず、同図（ａ）に示すように、Ｓｉ基板１１の上に膜
厚約５０００人のＳｉＯ□膜からなる層間絶縁膜（絶縁
膜）１２を形成する。続いて、メッキする一方の電極と
しての膜厚がそれぞれ１０００〜３０００人７５０〜１
００ 人／１０００ 人７５０〜１００ 人のＷＳｉ／
Ｔｉ／Ａｕ／Ｔｉからなる４層のメッキ金属膜１３を形
成する。
厚約５０００人のＳｉＯ□膜からなる層間絶縁膜（絶縁
膜）１２を形成する。続いて、メッキする一方の電極と
しての膜厚がそれぞれ１０００〜３０００人７５０〜１
００ 人／１０００ 人７５０〜１００ 人のＷＳｉ／
Ｔｉ／Ａｕ／Ｔｉからなる４層のメッキ金属膜１３を形
成する。
その後、回転塗布法により膜厚約５μ鋼のポジティブホ
トレジスト膜（第１のメッキ防止膜）１４を形成した後
、金（Ａｕ）配線を形成する部分に第１の開口部１４ａ
を形成する。
トレジスト膜（第１のメッキ防止膜）１４を形成した後
、金（Ａｕ）配線を形成する部分に第１の開口部１４ａ
を形成する。
次に、ＣＦａ１０ｘ混合ガスを用いたドライエラング法
により第１の開口部＋４ａ内のメッキ金属膜１３の最上
層のＴｉ膜を除去して下地のＡｕ膜を表出させた後、メ
ッキ金属膜１３を一方の電極としてメッキ法により第１
の開口部１４ａ内に膜厚的１μ−のＡｕ配線（金属膜）
１５を選択的に形成する（同図（ｂ））。
により第１の開口部＋４ａ内のメッキ金属膜１３の最上
層のＴｉ膜を除去して下地のＡｕ膜を表出させた後、メ
ッキ金属膜１３を一方の電極としてメッキ法により第１
の開口部１４ａ内に膜厚的１μ−のＡｕ配線（金属膜）
１５を選択的に形成する（同図（ｂ））。
次いで、蒸着物質を被蒸着物質に垂直入射させる蒸着法
により全面にＩｌｉ Ｉｖ５０〜１００人のＴｉ膜（密
着性向上１１％）１６を形成する。その結果、第１の開
口部１４ａの段差の部分でＴｉ膜１６は離断し、ポジテ
ィブホトレジスト膜１４上とＡｕ配線１５上とにそれぞ
れ分離して形成される（同図（Ｃ））。
により全面にＩｌｉ Ｉｖ５０〜１００人のＴｉ膜（密
着性向上１１％）１６を形成する。その結果、第１の開
口部１４ａの段差の部分でＴｉ膜１６は離断し、ポジテ
ィブホトレジスト膜１４上とＡｕ配線１５上とにそれぞ
れ分離して形成される（同図（Ｃ））。
続いて、厚い膜厚のバンプ電極を形成する選択メッキ法
に用いるための厚い膜の形成が容易で、かつ先に形成さ
れているポジティブホトレジスト膜１４を溶解しない溶
剤を含むネガティブホトレジストを回転塗布法により塗
布し、膜厚的３０μｍの厚いネガティブホトレジスト膜
（第２のメッキ防止膜）１７を重ねて形成する。これに
より、ポジティブホトレジスト［１４のパターンくずれ
など発生しない。その後、第１の開口部１４ａ内に第２
の開口部１７ａを形成し、Ｔｉ膜１６を露出する（同図
（ｄ））。
に用いるための厚い膜の形成が容易で、かつ先に形成さ
れているポジティブホトレジスト膜１４を溶解しない溶
剤を含むネガティブホトレジストを回転塗布法により塗
布し、膜厚的３０μｍの厚いネガティブホトレジスト膜
（第２のメッキ防止膜）１７を重ねて形成する。これに
より、ポジティブホトレジスト［１４のパターンくずれ
など発生しない。その後、第１の開口部１４ａ内に第２
の開口部１７ａを形成し、Ｔｉ膜１６を露出する（同図
（ｄ））。
次に、Ｔｉ膜１６にはＡｕメッキが行われないので、第
２の開口部１７ａの底部のＴｉ膜１６を選択的に除去し
、下地のＡｕ配線１５を露出する（同図（ｅ））。
２の開口部１７ａの底部のＴｉ膜１６を選択的に除去し
、下地のＡｕ配線１５を露出する（同図（ｅ））。
次いで、メッキ金属膜１３を一方の電極として電気メッ
キ法により第２の開口部１７ａ内に膜厚的２５μ−のＡ
ｕからなるバンプ電極１８を選択的に形成し、下地のＡ
ｕ配線１５と接続する（同図（ｒ））。このとき、Ａｕ
配線１５とネガティブホトレジスト膜１７との間にＴ
ｉ ｆｆＪ １６が介在しているので、Ａｕ配線１５と
ネガティブホトレジスト１ｐＪ１７との間の密着性は良
好になっているので、これらの膜の界面からメッキ液が
しみこむのを防止することができる。従って、バンプ電
極１８を第２の開口部１７ａに正常に形成することがで
きるので、バンプ電極１８の表面の平坦度を確保するこ
とができる。
キ法により第２の開口部１７ａ内に膜厚的２５μ−のＡ
ｕからなるバンプ電極１８を選択的に形成し、下地のＡ
ｕ配線１５と接続する（同図（ｒ））。このとき、Ａｕ
配線１５とネガティブホトレジスト膜１７との間にＴ
ｉ ｆｆＪ １６が介在しているので、Ａｕ配線１５と
ネガティブホトレジスト１ｐＪ１７との間の密着性は良
好になっているので、これらの膜の界面からメッキ液が
しみこむのを防止することができる。従って、バンプ電
極１８を第２の開口部１７ａに正常に形成することがで
きるので、バンプ電極１８の表面の平坦度を確保するこ
とができる。
続いて、ポジティブホトレジスト膜１４及びネガティブ
ホトレジスト膜１７をレジスト剥離液により共に除去す
る（同図（ｇ））。このとき、ポジティブホトレジスト
膜１４上のＴｉ膜１６はリフトオフによりポジティブホ
トレジスト膜１４とともに除去される。このため、メッ
キ金属膜１３上に不要なＴｉ膜１６は残らない。
ホトレジスト膜１７をレジスト剥離液により共に除去す
る（同図（ｇ））。このとき、ポジティブホトレジスト
膜１４上のＴｉ膜１６はリフトオフによりポジティブホ
トレジスト膜１４とともに除去される。このため、メッ
キ金属膜１３上に不要なＴｉ膜１６は残らない。
次に、ドライエツチング法により残存するＴｉ膜１６と
メッキ金属膜１３とを順次除去する。このとき、メッキ
金属膜１３上に不要なＴｉ膜１６は残っていないので、
Ａｕ配線１５及びバンプ電極１８以外のメッキ金属膜１
３及びＴｉ膜１６を容易に除去することができる。この
ようにして半導体装置の電極が完成する（同図（ｈ））
。
メッキ金属膜１３とを順次除去する。このとき、メッキ
金属膜１３上に不要なＴｉ膜１６は残っていないので、
Ａｕ配線１５及びバンプ電極１８以外のメッキ金属膜１
３及びＴｉ膜１６を容易に除去することができる。この
ようにして半導体装置の電極が完成する（同図（ｈ））
。
以上のように、本発明の実施例によれば、第１図（ｆ）
に示すように、バンプ電極１８の表面の平坦度を確保す
ることができるので、この半導体装置をフリップチップ
化するための外部リードを接続する場合、バンプ電極１
８との接触面積を十分に確保できる。これにより、半導
体装置の性能の向上を図ることができる。
に示すように、バンプ電極１８の表面の平坦度を確保す
ることができるので、この半導体装置をフリップチップ
化するための外部リードを接続する場合、バンプ電極１
８との接触面積を十分に確保できる。これにより、半導
体装置の性能の向上を図ることができる。
更に、ポジティブホトレジスト膜１４及びネガティブホ
トレジスト１９１７を重ねて形成しているので、？、１
図（ｇ）に示すように、これらのレジスト膜１４及び１
７の除去の工程を一回で済ますことができる。これによ
り、工程の簡略化を図ることができる。
トレジスト１９１７を重ねて形成しているので、？、１
図（ｇ）に示すように、これらのレジスト膜１４及び１
７の除去の工程を一回で済ますことができる。これによ
り、工程の簡略化を図ることができる。
なお、本実施例では、密着性向上膜としてＴｉ膜１６を
用いているが、タングステンその他のレジスト膜との密
着性を向上させる金属膜を用いることもできる。この場
合、バンプ電極１８としての金属がメッキできる金属膜
の場合は、第１図（ｅ）に示す工程を省略して、この密
着性向上膜を残したままバンプ電極１８を形成すること
もできる。
用いているが、タングステンその他のレジスト膜との密
着性を向上させる金属膜を用いることもできる。この場
合、バンプ電極１８としての金属がメッキできる金属膜
の場合は、第１図（ｅ）に示す工程を省略して、この密
着性向上膜を残したままバンプ電極１８を形成すること
もできる。
また、肋間絶縁膜１２をＡＩ配線などの導電体層として
も本発明を適用できる。この場合は、メッキ金属膜１３
としてはＴｉ／Ｐｄ膜などを用いることもできる。
も本発明を適用できる。この場合は、メッキ金属膜１３
としてはＴｉ／Ｐｄ膜などを用いることもできる。
（発明の効果〕
以上のように、第１の発明の半導体装置の製造方法によ
れば、バンプ電極の表面の平坦度を確保することができ
るので、この半導体装置を７リノブチフプ化するための
外部リードを接続する場合、バンプ′ＦＬ極との接触面
積を十分に確保できるので、半導体装置の性能の向上を
図ることができる。
れば、バンプ電極の表面の平坦度を確保することができ
るので、この半導体装置を７リノブチフプ化するための
外部リードを接続する場合、バンプ′ＦＬ極との接触面
積を十分に確保できるので、半導体装置の性能の向上を
図ることができる。
また、第１のメッキ防止膜上の密着性向上膜は第１のメ
ッキ防＋ｈ膜を除去する際、リフトオフにより同時に除
去できるので、メッキ金属股上に不要な密着性向上膜は
残らない。従って、金属膜及びバンプ電極以外の部分の
不要なメッキ金属膜及び密着性向上膜は厚くならないの
で、これらの膜を容易に除去することができる。
ッキ防＋ｈ膜を除去する際、リフトオフにより同時に除
去できるので、メッキ金属股上に不要な密着性向上膜は
残らない。従って、金属膜及びバンプ電極以外の部分の
不要なメッキ金属膜及び密着性向上膜は厚くならないの
で、これらの膜を容易に除去することができる。
更に、第１及び第２のメッキ防止膜を重ねて形成してい
るので、これらのメッキ防止膜の除去の工程を一回で済
ますことができる。これにより、工程の簡略化を図るこ
とができる。
るので、これらのメッキ防止膜の除去の工程を一回で済
ますことができる。これにより、工程の簡略化を図るこ
とができる。
また、第２の発明の半導体装置の製造方法によれば、第
１及び第２のメッキ防止膜としてそれぞれ異なる種類の
レジストｅを用いているので、方のレジストに含まれる
溶剤により最初に形成したレジスト膜が溶解するのを防
止できる。
１及び第２のメッキ防止膜としてそれぞれ異なる種類の
レジストｅを用いているので、方のレジストに含まれる
溶剤により最初に形成したレジスト膜が溶解するのを防
止できる。
更に、バンプ電極の形成に用いる第２のメッキ防止膜と
して厚い膜厚の形成が容易なネガティブホトレジスト膜
を用いれば、厚い膜厚の必要なバンプ電極を容易に形成
することができる。
して厚い膜厚の形成が容易なネガティブホトレジスト膜
を用いれば、厚い膜厚の必要なバンプ電極を容易に形成
することができる。
第１図は、第１及び第２の発明の実施例のバンプ電極の
形成方法を説明する断面図、 第２図は、従来例のバンプ電極の形成方法を説明する断
面図、 第３図は、従来例の問題点を説明する断面図である。 ［符号の説明］ １．１１・・・５１基板、 ２・・・層間絶縁膜、 ３１３・・・メッキ金属膜、 ４７・・・レジスト膜、 ５．１４ａ・・・第１の開口部、 ６・・・Ａｕ配線、 ８．１７ａ・・・第２の開口部、 ９ １８・・・バンプ電極、 ０・・・外部リード、 ２・・・層間絶縁膜（絶縁膜）、 ４・・・ポジティブホトレジスト膜、（第１のメッキ防
止膜）、 ５・・・Ａｕ配線（金属ＷＪ、）、 ６・・・Ｔｉ膜（密着性向上膜）、 ７・・・ネガティブホトレジスト膜（第２のメッキ防止
膜）。
形成方法を説明する断面図、 第２図は、従来例のバンプ電極の形成方法を説明する断
面図、 第３図は、従来例の問題点を説明する断面図である。 ［符号の説明］ １．１１・・・５１基板、 ２・・・層間絶縁膜、 ３１３・・・メッキ金属膜、 ４７・・・レジスト膜、 ５．１４ａ・・・第１の開口部、 ６・・・Ａｕ配線、 ８．１７ａ・・・第２の開口部、 ９ １８・・・バンプ電極、 ０・・・外部リード、 ２・・・層間絶縁膜（絶縁膜）、 ４・・・ポジティブホトレジスト膜、（第１のメッキ防
止膜）、 ５・・・Ａｕ配線（金属ＷＪ、）、 ６・・・Ｔｉ膜（密着性向上膜）、 ７・・・ネガティブホトレジスト膜（第２のメッキ防止
膜）。
Claims (2)
- （１）絶縁膜上にメッキ金属膜を形成する工程と、全面
に第１のメッキ防止膜を形成した後、該第１のメッキ防
止膜に第１の開口部を形成する工程と、 前記メッキ金属膜を一方の電極としてメッキ法により前
記第１の開口部内に金属膜を形成する工程と、 少なくとも前記金属膜上に該金属膜と第２のメッキ防止
膜との密着性を向上させる密着性向上膜を形成する工程
と、 全面に前記第２のメッキ防止膜を形成した後、前記第１
の開口部の内側に該第２のメッキ防止膜の第２の開口部
を形成する工程と、 前記第２のメッキ防止膜をマスクとして第２の開口部の
底部の前記密着性向上膜を選択的に除去する工程と、 前記第２の開口部内に前記メッキ金属膜を一方の電極と
してメッキ法によりバンプ電極を形成し、前記金属膜と
接続する工程とを有することを特徴とする半導体装置の
製造方法。 - （２）請求項１記載の第１及び第２のメッキ防止膜が異
なる種類のレジスト膜であることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27082089A JPH03132036A (ja) | 1989-10-18 | 1989-10-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27082089A JPH03132036A (ja) | 1989-10-18 | 1989-10-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03132036A true JPH03132036A (ja) | 1991-06-05 |
Family
ID=17491471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27082089A Pending JPH03132036A (ja) | 1989-10-18 | 1989-10-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03132036A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450243B1 (ko) * | 2002-04-09 | 2004-09-24 | 아남반도체 주식회사 | 반도체 소자의 범프 제조 방법 |
| JP2007258306A (ja) * | 2006-03-22 | 2007-10-04 | Casio Comput Co Ltd | 半導体装置の製造方法 |
-
1989
- 1989-10-18 JP JP27082089A patent/JPH03132036A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450243B1 (ko) * | 2002-04-09 | 2004-09-24 | 아남반도체 주식회사 | 반도체 소자의 범프 제조 방법 |
| JP2007258306A (ja) * | 2006-03-22 | 2007-10-04 | Casio Comput Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5631499A (en) | Semiconductor device comprising fine bump electrode having small side etch portion and stable characteristics | |
| US5171711A (en) | Method of manufacturing integrated circuit devices | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| JPS62145758A (ja) | パラジウムを用いる銅製ボンデイングパツドの酸化防止法 | |
| US6639314B2 (en) | Solder bump structure and a method of forming the same | |
| JP2000183090A (ja) | チップサイズパッケージ及びその製造方法 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| US20040222520A1 (en) | Integrated circuit package with flat metal bump and manufacturing method therefor | |
| JPH11354563A (ja) | 半導体配線の構造 | |
| JP3648585B2 (ja) | 半導体装置及びその製造方法 | |
| TW200532811A (en) | Method for fabricating a packaging substrate | |
| JPS63249346A (ja) | 集積回路チップにおけるパツドとその形成方法 | |
| JPH11111885A (ja) | 半導体装置およびその製造方法 | |
| US20030189249A1 (en) | Chip structure and wire bonding process suited for the same | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPH0195539A (ja) | 半導体装置及びその製造方法 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JP3308882B2 (ja) | 半導体装置の電極構造の製造方法 | |
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
| JPS6031245A (ja) | 半導体装置 | |
| JPH04217323A (ja) | 半導体装置用バンプ電極の製造方法 | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JPS63220549A (ja) | 集積回路装置 | |
| JPH02244722A (ja) | 半導体素子のバンプ電極形成方法 | |
| JP2001110835A (ja) | 半導体装置 |