JPS63249346A - 集積回路チップにおけるパツドとその形成方法 - Google Patents

集積回路チップにおけるパツドとその形成方法

Info

Publication number
JPS63249346A
JPS63249346A JP62083304A JP8330487A JPS63249346A JP S63249346 A JPS63249346 A JP S63249346A JP 62083304 A JP62083304 A JP 62083304A JP 8330487 A JP8330487 A JP 8330487A JP S63249346 A JPS63249346 A JP S63249346A
Authority
JP
Japan
Prior art keywords
layer
barrier metal
metal layer
pad
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62083304A
Other languages
English (en)
Inventor
Hitoshi Hasegawa
長谷川 斉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62083304A priority Critical patent/JPS63249346A/ja
Publication of JPS63249346A publication Critical patent/JPS63249346A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 集積回路チップにおいて、アルミニウム等の薄膜から成
る単一パッド上に外部回路接続用の領域とプローブテス
ト専用の領域を設け、かつ、プローブテストに用いられ
た領域に、前記薄膜上に形成されるバリヤメタル層の加
工に用いられるエツチング剤に対して耐え得るように厚
いもしくは不活性な1例えば、金(Au)から成るマス
ク層を形成する。こののち、従来と同様にして、外部接
続用領域にバンプ用の導体層を形成し、さいごに。
マスク層およびバンプ用導体層をマスクとして。
不要部分のバリヤメタル層を除去する。
〔産業上の利用分野〕
本発明は半導体集積回路に係り、とくにチップ段階での
試験に使用されるパッド領域の構造とその形成方法に関
する。
〔従来の技術〕
集積度の増大およびパッケージの薄型化にともない、従
来のワイヤボンディング方式に代わって。
チップ周辺部に設けられたバンプ(突起)を用いて半導
体集積回路チップと外部リードとを接続する方式がしば
しば使用されるようになっている。
このようなバンプとしては、15〜30μm程度の厚さ
の導体層が必要であるため2通常、電気メッキによって
形成される。したがって、バンプ材料としては、パッド
材料として一般的なアルミニウム(AI)は不適当で、
金(Au)や半田(Pb−3n )が用いられる。しか
しながら、金や半田はアルミニウムと合金をつくりやす
く、パッドを構成しているアルミニウム等の薄膜がパッ
ド材中に溶解(拡散)してしまい、導通不良を生じる。
このために、アルミニウムパッド上にアルミニウムと合
金を作りにくい金属から成るバリヤメタル層を形成し、
この上にAuあるいはPb−5nのバンプを形成する。
一方、集積回路チップは、パッケージに実装される前に
、あらかじめ機能試験が行われる。この試験では、第2
図(a)に示すように、パッドを構成しているアルミニ
ウム等の金属層21に、タングステンのような硬い物質
から成るプローブ220針状の先端を、充分な圧力を以
て押しつけ、電気的な接触をとる。このために、金属層
21に引掻き傷が生じる。なお、第2図(a)において
符号20はシリコンウェハ等の基板、23は金属層21
が露出する開口24が設けられた絶縁層である。
上記のようにして機能試験(プローブテストとも呼ばれ
る)が終了したのち、第2図(b)に示すように、基板
20の全面に1例えばチタン(Ti)とパラジウム(P
d)の二層から成るバリヤメタル層25を形成し、この
バリヤメタル層25の上に、開口24とその周囲を含む
領域に対応する窓が設けられたレジストマスク26を形
成する。そして、バリヤメタル層25を陰極として、金
等の電気メッキを行うと、開口24の上に、金のバンプ
27が形成される。さいごに、レジストマスク26を除
去したのち。
露出しているバリヤメタル層25を、バンプ27を侵さ
ない公知のエツチング剤を用いて除去する。このように
して、第2図(C)に示すような、絶縁層23に設けら
れている開口部に、バンプ27が形成される。
〔発明が解決しようとする問題点〕 第2図(b)および(c)から明らかなように。
前記プローブテストにおいて金属層21に生じた引掻き
傷の部分では、充分な厚さのバリヤメタル層25が存在
せず、アルミニウム等から成る金属層21に金から成る
バンプ27が直接に接触している。したがって、この部
分を通じて金属層21がバンプ27に溶解し、ついには
パッド部分で断線が生じる問題がある。
〔問題点を解決するための手段〕
上記従来の問題点は1本発明に係るアルミニウムあるい
はアルミニウム合金薄膜から成り、プローブテスト用の
第一の領域と外部回路との接続に用いられる第二の領域
とを有し、第一および第二の領域上にはバリヤメタル層
が選択的に形成されており、第一の領域におけるバリヤ
メタル層上には、バリヤメタル層を選択的除去するため
の処理に対して耐蝕性を有する材料から成るマスク層が
形成されていることを特徴とする。集積回路チップにお
けるパッドにより解決される。
〔作用〕
パッド上に、プローブテスト専用の領域とバンプ形成用
の領域とを設け、プローブテストに用いられた領域に対
応する開口部を、バリヤメタル層の除去に用いられるエ
ツチング剤に対して耐蝕性を有する材料の層によってマ
スクする。バンプ形成領域において、パッド材がバンプ
材中へ溶解して消失することが確実に防止されるととも
に、バンプ形成後に行われる余分なバリヤメタル層の除
去において、バンプ下のアルミニウム層の侵食が防止さ
れ、パッド部における断線不良が排除される。
〔実施例〕
上記従来の問題点は、第1図(a)の平面図と(b)の
断面図に示すように、アルミニウム等の薄膜から成る一
つのパッド11において9機能試験時にプローブ12を
接触する領域141と、外部接続用のバンプを形成する
領域142とを、別々に設ければよい、しかしながら、
プローブテスト専用の領域141を、試験終了後そのま
まの状態で放置してお(と、第2図で説明したような、
バンプ形成後における余分なバリヤメタル層の除去の際
に。
エツチング剤がこの領域141からパッド11を構成す
る下地のアルミニウム等の層に侵入し、バンプ下部のア
ルミニウム層まで侵食してしまう。なお。
第1図において符号10はシリコンウェハ等の基板。
13は1例えば燐珪酸ガラス(PSG )から成る。絶
縁層である。
本発明においては、さらに、第1図(c)に示すように
、プロニブテストが終了したのち、基板10の全面に9
例えばチタン(Ti)と、厚さが2000人程度Osラ
ジウム(Pd)との二層から成るバリヤメタル層15を
形成する。このバリヤメタルJii15の上に、第1図
(d)に示すように、プローブテスト用領域141およ
びその周辺を含む領域に対応する窓が設けられたレジス
トマスク16を形成する。
ここで、バリヤメタル層15を陰極として9例えば金(
Au)の電気メッキを行い、プローブテスト用領域14
1におけるバリヤメタル層15の上に+ Auがら成る
厚さ1〜5μm程度のマスク層18を形成する。
つぎに、レジストマスク16を除去し、露出・したバリ
ヤメタル層15の上に、第1図(e)に示すように、外
部接続用領域142およびその周辺を含む領域に対応す
る窓が設けられたレジストマスク19を形成する。ここ
で、バリヤメタル層15を陰極として1例えばAuの電
気メッキを行い、外部接続用領域142におけるバリヤ
メタル層15の上に+ Auがら成る厚さ15〜30μ
m程度のバンプ17を形成する。
上記ののち、第1図(f)に示すように、レジストマス
ク19を除去し、さらに、マスク層18およびバンプ1
7をマスクとして、露出しているバリヤメタル層15を
エツチングする。バリヤメタル層15がTiとPdから
構成されている場合のエツチング剤は1例えば王水と弗
酸(HF)である、Auがら成るバンプ17およびマス
ク層18は王水により溶解されるが、バリヤメタル層1
5を構成するPd層に比して充分な厚さを有し、マスク
としての機能することができる。したがって、前記エツ
チング剤がプローブテスト用領域141からパッド11
を構成するアルミニウム等の層内に侵入することが防止
される。
このようにして、バンプ17の下のパッド11が侵食さ
れ、その結果、導通不良を生じるということがなくなる
上記実施例においては、バンプ17およびマスク層18
を構成する材料としてAuを、また、このときに用いる
バリヤメタル層15の材料としてTiとPdを例に挙げ
たが、バンプ17とマスク層18は同一の材料で構成す
る必要はなく、また、バンプ17あるいはマスク層18
がAuの場合には、バリヤメタル層15としてチタン(
Ti)と白金(Pt)から成る二層構造あるいはTiと
タングステン(W)の合金から成る層を用いてもよい。
さらにまた、バンプ17としては半田(Pb−5n )
を用いてもよく、この場合のバリヤメタル層15として
は、チタン/銅/ニッケル(Ti/Cu/Ni)三層構
造を用いることができる。
〔発明の効果〕
バンプ形成領域においてバンプ材とパッド層とが、バリ
ヤメタル層によって確実に分離され、また、バンプ下の
バンド層のエツチング剤による侵食が防止されるので、
バンプを用いる半導体集積回路の製造歩留りおよび信頼
性の向上に効果がある。
【図面の簡単な説明】
第1図は本発明に係る半導体集積回路におけるパッドを
形成する工程を示し、(a)は平面図。 (b)ないしくf)は断面図。 第2図(a)ないしくC)は従来のプローブテストおよ
びバンプの形成方法を示す断面図である。 図において。 10および20は基板。 11はパッド。 12および22はプローブ。 13および23は絶縁層。 15および25はバリヤメタル層。 16、19.26勢会發豊はレジストマスク。 17および27はバンプ。 18はマスク層。 21は金属層。 24は開口。 141はプローブテスト用領域。 142は外部接続用領域。 である。 艷りっ脹丘

Claims (1)

  1. 【特許請求の範囲】 1)アルミニウムまたはアルミニウム合金薄膜から成り
    、プローブテスト用の第一の領域(141)と外部回路
    との接続に用いられる第二の領域(142)とを有し、
    該第一および第二の領域上にはバリヤメタル層(15)
    が選択的に形成されており、該第一の領域(141)に
    おける該バリヤメタル層(15)の上には、該バリヤメ
    タル層(15)の該選択的形成のための処理に対するマ
    スク層(18)が形成されていることを特徴とする、集
    積回路チップにおけるパッド。 2)該マスク層(18)は金(Au)から成ることを特
    徴とする特許請求の範囲第1項記載の集積回路チップに
    おけるパッド。 3)基板(10)の上に形成されたアルミニウムあるい
    はアルミニウム合金膜(11)の上の所定位置に対応し
    て設けられた第一および第二の開口を有する絶縁層(1
    3)を形成したのち、該基板の全面にバリヤメタル層(
    15)を形成する工程と、該バリヤメタル層(15)の
    全面に、該第一の開口とその周辺を含む領域に対応する
    窓が設けられたレジスト層(16)を形成したのち、該
    レジスト層(16)の該窓内に露出している該バリヤメ
    タル層(15)の表面に、該バリヤメタル層(15)を
    選択的に除去するためのエッチング剤に対するマスク層
    (18)を形成する工程と、 前記レジスト層(16)を除去したのち、該第二の開口
    とその周辺を含む領域に対応する窓が設けられた別のレ
    ジスト層(19)を形成したのち、該別のレジスト層(
    19)の該窓内に露出している該バリヤメタル層(15
    )の表面に、前記マスク層(18)より大きな厚さを有
    し、かつ、前記バリヤメタル層(15)の選択的エッチ
    ング剤に対して耐蝕性を有する材料から成る導体層(1
    7)を形成する工程と、 該別のレジスト層(19)を除去したのち、該マスク層
    (18)および導体層(17)をマスクとして、露出し
    ている該バリヤメタル層(15)を前記エッチング剤を
    用いて除去する工程、 とから成ることを特徴とする集積回路チップにおけるパ
    ッドの形成方法。 4)該第一の開口内に、バリヤメタル層(15)を陰極
    として金(Au)を電気メッキすることにより、該マス
    ク層(18)を形成することを特徴とする特許請求の範
    囲第3項記載の集積回路チップにおけるパッドの形成方
    法。
JP62083304A 1987-04-03 1987-04-03 集積回路チップにおけるパツドとその形成方法 Pending JPS63249346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62083304A JPS63249346A (ja) 1987-04-03 1987-04-03 集積回路チップにおけるパツドとその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62083304A JPS63249346A (ja) 1987-04-03 1987-04-03 集積回路チップにおけるパツドとその形成方法

Publications (1)

Publication Number Publication Date
JPS63249346A true JPS63249346A (ja) 1988-10-17

Family

ID=13798671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62083304A Pending JPS63249346A (ja) 1987-04-03 1987-04-03 集積回路チップにおけるパツドとその形成方法

Country Status (1)

Country Link
JP (1) JPS63249346A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554940A (en) * 1994-07-05 1996-09-10 Motorola, Inc. Bumped semiconductor device and method for probing the same
JP2004055812A (ja) * 2002-07-19 2004-02-19 Renesas Technology Corp 半導体装置
CN100382262C (zh) * 2002-06-21 2008-04-16 富士通株式会社 半导体装置及其制造方法
JP2011003911A (ja) * 2010-07-22 2011-01-06 Renesas Electronics Corp 半導体装置
JP2014160851A (ja) * 2014-04-18 2014-09-04 Renesas Electronics Corp 半導体装置
US8884361B2 (en) 2002-07-19 2014-11-11 Renesas Electronics Corporation Semiconductor device
CN107026139A (zh) * 2016-02-01 2017-08-08 意法半导体股份有限公司 制造半导体器件的方法和对应的器件
US10593625B2 (en) 2017-07-28 2020-03-17 Stmicroelectronics S.R.L. Semiconductor device and a corresponding method of manufacturing semiconductor devices
US10790226B2 (en) 2017-07-28 2020-09-29 Stmicroelectronics S.R.L. Integrated electronic device with a redistribution region and a high resilience to mechanical stresses and method for its preparation
US11469194B2 (en) 2018-08-08 2022-10-11 Stmicroelectronics S.R.L. Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554940A (en) * 1994-07-05 1996-09-10 Motorola, Inc. Bumped semiconductor device and method for probing the same
CN100382262C (zh) * 2002-06-21 2008-04-16 富士通株式会社 半导体装置及其制造方法
US9449904B2 (en) 2002-07-19 2016-09-20 Renesas Electronics Corporation Semiconductor device
JP2004055812A (ja) * 2002-07-19 2004-02-19 Renesas Technology Corp 半導体装置
US8120102B2 (en) 2002-07-19 2012-02-21 Renesas Electronics Corporation Semiconductor device
US8536643B2 (en) 2002-07-19 2013-09-17 Renesas Electronics Corporation Semiconductor device
US8884361B2 (en) 2002-07-19 2014-11-11 Renesas Electronics Corporation Semiconductor device
JP2011003911A (ja) * 2010-07-22 2011-01-06 Renesas Electronics Corp 半導体装置
JP2014160851A (ja) * 2014-04-18 2014-09-04 Renesas Electronics Corp 半導体装置
CN107026139A (zh) * 2016-02-01 2017-08-08 意法半导体股份有限公司 制造半导体器件的方法和对应的器件
US10483220B2 (en) 2016-02-01 2019-11-19 Stimicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding device
US10593625B2 (en) 2017-07-28 2020-03-17 Stmicroelectronics S.R.L. Semiconductor device and a corresponding method of manufacturing semiconductor devices
US10790226B2 (en) 2017-07-28 2020-09-29 Stmicroelectronics S.R.L. Integrated electronic device with a redistribution region and a high resilience to mechanical stresses and method for its preparation
US11587866B2 (en) 2017-07-28 2023-02-21 Stmicroelectronics S.R.L. Integrated electronic device with a redistribution region and a high resilience to mechanical stresses and method for its preparation
US11469194B2 (en) 2018-08-08 2022-10-11 Stmicroelectronics S.R.L. Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer

Similar Documents

Publication Publication Date Title
KR910006967B1 (ko) 반도체 장치의 범프 전극 구조 및 그 형성 방법
JP2772801B2 (ja) チタニウム・タングステンおよび/またはチタニウム・タングステン・ナイトライドを化学的にエッチングする方法
US5403777A (en) Semiconductor bond pad structure and method
JPH04155835A (ja) 集積回路装置の製造方法
US6664175B2 (en) Method of forming ruthenium interconnect for an integrated circuit
JP2003324120A (ja) 接続端子及びその製造方法並びに半導体装置及びその製造方法
JPS63249346A (ja) 集積回路チップにおけるパツドとその形成方法
JPS6112047A (ja) 半導体装置の製造方法
JPS62160744A (ja) 半導体素子の製造方法
JP2001077142A (ja) 半導体装置及びその製造方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JPS58192351A (ja) 半導体装置の製造方法
JPH03132036A (ja) 半導体装置の製造方法
JPH0828365B2 (ja) 半導体装置のバンプ電極の形成方法
JPH03190240A (ja) 半導体装置の製造方法
JPH04217323A (ja) 半導体装置用バンプ電極の製造方法
JPH0377327A (ja) バンプ電極形半導体装置およびその製造方法
JP2877168B2 (ja) 集積回路装置用バンプ電極の製造方法
JPS62136857A (ja) 半導体装置の製造方法
TWI387020B (zh) 用於一半導體積體電路之導電結構及其成形方法
KR20040059940A (ko) 반도체 소자 및 그 제조 방법
JPH09213700A (ja) バンプ電極の製造方法
JPH02220440A (ja) 半導体装置の製造方法
KR100247700B1 (ko) 반도체장치의 제조방법
JPS6158258A (ja) 半導体装置の製造方法