KR20040059940A - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20040059940A
KR20040059940A KR1020020086446A KR20020086446A KR20040059940A KR 20040059940 A KR20040059940 A KR 20040059940A KR 1020020086446 A KR1020020086446 A KR 1020020086446A KR 20020086446 A KR20020086446 A KR 20020086446A KR 20040059940 A KR20040059940 A KR 20040059940A
Authority
KR
South Korea
Prior art keywords
metal
metal pad
metal wiring
insulating film
forming
Prior art date
Application number
KR1020020086446A
Other languages
English (en)
Other versions
KR100874430B1 (ko
Inventor
이성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020086446A priority Critical patent/KR100874430B1/ko
Publication of KR20040059940A publication Critical patent/KR20040059940A/ko
Application granted granted Critical
Publication of KR100874430B1 publication Critical patent/KR100874430B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary

Abstract

본 발명은 와이어 본딩시 풀업 테스트의 풀업 포스에 의한 금속 패드(또는 접착막)가 떨어지는 필링 또는 리프팅 현상을 방지할 수 있는 반도체소자의 금속 패드 및 그의 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 금속 배선; 상기 금속배선 상에 형성된 절연막; 상기 절연막의 관통하여 상기 금속배선에 접속된 복수의 비아 콘택; 및 상기 비아 콘택 상에 형성된 금속 패드를 포함하며, 상기 복수의 비아 콘택은 상기 금속 패드의 가장자리에서 중심부로 갈수록 그 폭이 점점 작아지도록 형성된 것을 특징으로 하는 반도체 장치를 제공한다.
또한, 본 발명은, 금속 배선 상에 절연막을 형성하는 단계; 상기 절연막을 식각하여 후속 금속 패드가 형성될 가장자리에서 그 중심부로 갈수록 그 폭이 점점 작아지는 복수의 비아홀을 형성하는 단계; 상기 비아홀을 매립하며, 상기 절연막과 평탄화된 복수의 비아 콘택을 형성하는 단계; 및 상기 비아 콘택 상에 금속 패드를 형성하는 단계를 포함하는 반도체 장치 제조 방법을 제공한다.

Description

반도체 소자 및 그 제조 방법{Semiconductor device and method for fabrication thereof}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 와이어 본딩(Wire bonding) 공정시 풀업 테스트(Pull-up test)에 의한 금속 패드(Metal pad)의 필링(Peeling) 현상을 방지할 수 있는 반도체 장치 및 그 제조 방법에 관한 것이다.
일반적으로, 반도체 장치의 제조 공정 중 패키지(Package) 공정에 있어서, 와이어 본딩은 칩(Chip)의 금속 패드와 외부 소자와의 연결을 위한 리드 프레임(Lead frame)을 전기적으로 연결시키는 공정이다. 이러한 와이어 본딩의 신뢰성 확보를 위해 풀업 테스트를 실시하는데, 풀업 테스트는 금속 패드에 접속된 와이어의 강도를 검사하기 위한 평가이다.
도 1은 종래기술에 따른 외이어 본딩시 풀업 테스트를 개략적으로 도시한 단면도이다.
도 1을 참조하면, 금속 패드(11) 상에 와이어(12)가 접속되어 있고, 와이어(12)의 강도를 테스트하기 위한 캐필러리(Capillary)(13)가 와이어(12)에 연결되어 있다.
전술한 바와 같이, 와이어 본딩의 신뢰성 확보를 위한 풀업테스트를 실시하며, 이러한 풀업 테스트는 금속 패드(11)에 접속된 와이어(12)의 강도를 검사하기 위한 테스트로서 캐필러리(13)를 이용한 와이어본딩시 동시에 실시한다.
도 2는 종래기술에 따른 금속 패드가 형성된 반도체소자를 간략히 도시한 단면도이고, 도 3은 도 2의 비아 콘택 형성을 위한 복수의 비아홀 패턴을 도시한 평면도이며, 도 4는 종래기술에 따른 금속 패드의 필링 현상을 도시한 사진이다.
도 2를 참조하면, 제1절연막(20) 상에 금속 배선(21) 형성되어 있으며, 그 상부에 후속 금속 패턴(24)과의 전기적 도통을 위해 제2절연막(22)을 관통하여 형성된 복수의 비아홀을 매립하는 비아 콘택(23)이 형성되어 있으며, 복수의 비아 콘택(23) 상부에는 금속 패드(24)가 형성되어 있다. 여기서, 금속 배선(21)과 비아 콘택(23) 및 금속 패드(24)는 구리(Cu), 알루미늄(Al), 은(Ag) 또는 금(Au) 등의 금속을 이용한다.
한편, 도 2에서는 복수의 비아 콘택(23)을 통해 금속 배선(21)과 금속 패드(24)가 서로 연결되어 있으나, 이러한 복수의 비아 콘택(23)을 통해 연결된 형태 이외에도 금속 배선(21) 전면이 노출되도록 형성된 하나의 비아홀을 통해 금속 패드(24)가 형성될 수도 있다.
이 때, 상기 금속 패드(24)와 제2절연막(22)과의 접착력을 증가시키기 위해 접착막으로서 Ti, TiN을 사용할 수도 있다.
여기서, 도 2의 비아 콘택(23)은 도 3에 도시된 바와 같은 동일 사이즈로 일정 간격으로 배치된 복수의 비아홀(23') 패턴을 통해 형성된다.
그러나, 종래기술에서는 하부의 제2절연막(22)과 금속 패드(24)와의 접착력 부족으로 인해 와이어 본딩 공정시 풀업 테스트의 풀업 포스(Pull up force)에 의해 금속 패드(24)로 이용되는 알루미늄 등의 금속막 및 접착막(Glue layer)인 Ti,TiN이 떨어지는 필링 또는 리프팅(Lifting) 현상이 도시된 'X'와 같은 부위에서 주로 발생하는 바, 도 4에서는 이러한 불량 사례를 와이어 본딩이 완료된 후 본드 패드에 본드 풀 테스트(Bond Pull Test; 이하 BPT라 함)를 수행하였을 때 나타나는 금속 오픈(Metal open) 현상을 화살표를 통해 나타내고 있다.
특히, 금속 패드 구조의 하부에 절연막 외에 금속 배선이 형성되는 경우(두 금속이 같이 통전된 경우 또는 절연막으로 구분되어 있는 경우 모두 포함)에는 필링현상이 더욱 심각하게 나타난다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 와이어 본딩시 풀업 테스트의 풀업 포스에 의한 금속 패드(또는 접착막)가 떨어지는 필링 또는 리프팅 현상을 방지할 수 있는 반도체소자의 금속 패드 및 그의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따른 외이어 본딩시 풀업 테스트를 개략적으로 도시한 단면도.
도 2는 종래기술에 따른 금속 패드가 형성된 반도체소자를 간략히 도시한 단면도.
도 3은 도 2의 비아 콘택 형성을 위한 복수의 비아홀 패턴을 도시한 평면도.
도 4는 종래기술에 따른 금속 패드의 필링 현상을 도시한 사진.
도 5는 본 발명의 일실시예에 따른 금속 패드가 형성된 반도체소자를 개략적으로 도시한 단면도.
도 6은 도 5의 비아 콘택 형성을 위한 복수의 비아홀 패턴을 도시한 평면도.
*도면의 주요 부분에 대한 부호의 설명
50 : 기판 51 : 금속 배선
52 : 절연막 53a ∼ 53e : 비아 콘택
54 : 금속 배선
상기의 목적을 달성하기 위한 본 발명은, 금속 배선; 상기 금속배선 상에 형성된 절연막; 상기 절연막의 관통하여 상기 금속배선에 접속된 복수의 비아 콘택; 및 상기 비아 콘택 상에 형성된 금속 패드를 포함하며, 상기 복수의 비아 콘택은 상기 금속 패드의 가장자리에서 중심부로 갈수록 그 폭이 점점 작아지도록 형성된 것을 특징으로 하는 반도체 장치를 제공한다.
또한, 상기의 목적을 달성하기 위한 본 발명은, 금속 배선 상에 절연막을 형성하는 단계; 상기 절연막을 식각하여 후속 금속 패드가 형성될 가장자리에서 그 중심부로 갈수록 그 폭이 점점 작아지는 복수의 비아홀을 형성하는 단계; 상기 비아홀을 매립하며, 상기 절연막과 평탄화된 복수의 비아 콘택을 형성하는 단계; 및 상기 비아 콘택 상에 금속 패드를 형성하는 단계를 포함하는 반도체 장치 제조 방법을 제공한다.
본 발명은, 금속 패드가 형성되는 부위의 복수의 비아홀의 사이즈 및 배치를 금속 패드의 가장자리에서 중심쪽으로 감에 따라 작아지도록 함으로써, 이후 금속 패드를 형성한 후 와이어 본딩시 외부로부터 가해지는 열적/기계적 스트레스를 효율적으로 흡수케하고 특히, 와이어 본딩시 금속 패드의 중심부에 집중적으로 가해지는 수직 방향의 인장력에 대한 내구성을 증대시킴으로써, 금속 패드의 필링 또는 리프팅 현상을 방지하고자 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도 5는 본 발명의 일실시예에 따른 금속 패드가 형성된 반도체소자를 개략적으로 도시한 단면도이고, 도 6은 도 5의 비아 콘택 형성을 위한 복수의 비아홀 패턴을 도시한 평면도이다.
도 5를 참조하면, 반도체소자를 이루기 위한 트랜지스터 및 게이트전극 등의 여러 요소가 형성된 기판(50) 상에 금속 배선(51) 형성되어 있으며, 그 상부에 후속 공정에 형성될 금속 패턴(54)과의 전기적 도통을 위해 절연막(52)을 관통하여 형성된 복수의 비아홀을 매립하는 비아 콘택들(53a ∼ 53e)이 형성되어 있으며, 복수의 비아 콘택(53a ∼ 53e) 상부에는 금속 패드(54)가 형성되어 있다. 여기서, 금속 배선(51)과 복수의 비아 콘택(53a ∼ 53e) 및 금속 패드(54)는 구리(Cu), 알루미늄(Al), 은(Ag) 또는 금(Au) 등의 금속을 이용하여 형성한다.
그리고, 금속 패드(54)과 절연막(52)의 접촉면에 접착막으로서 Ta, TaN 또는 이들의 복합막을 추가로 더 포함할 수 있다.
한편, 본 실시예에서는 비아 콘택들(53a ∼ 53e) 중 최외곽의 가장자리에 위치하는 '53a'와 '53e'는 그 폭 사이즈가 비슷하고, '53b', '53d' 및 '53c'로 중심부로 갈수록 그 폭이 점차 작아지게 하였는 바, 이를 간단한 수식으로 나타내면, (a ≒ a') ＞ (b ≒ b') ＞ (c ≒ c')이다.
바람직하게, 중심부에 위치한 비아 콘택(53c)의 사이즈는 최외곽의 비아 콘택(53a, 53e) 사이즈에 비해 20％ ∼ 70％ 정도 작게하며, 비아 콘택(53c)의 수도 최고 2배 즉, 1배 ∼ 4배 정도로 많도록 한다.
이렇듯, 비아 콘택들(53a ∼ 53e) 각각의 폭 사이즈를 금속 패드(54)의 가장자리에서 부터 중심부로 갈수록 작게하는 것은 와이어 본딩 과정에서 금속 패드(54)의 중심부에서 집중적으로 스트레스를 받기 때문에 금속 패드(54)의 가장자리에서 중심 부근으로 갈수록 비아홀의 크기를 작고 촘촘하게 배침함으로써, 와이어 본딩 과정에서 금속 패드(54)가 떨어져 나가는 것을 방지할 수 있다.
도 6을 참조하면, 복수의 비아홀(53')이 배치되어 잇으며, 이들은 가장자리에서 그 중심부로 갈수록 그 폭이 줄어 들고 있으며, 또한 각 비아홀(53') 간의 간격 또한 줄어들어 있음을 알 수 있다.
도면에서는 원형의 비아홀(53')을 그 예로 하였으나, 이외에도 다각형이나 타원형 등 다양한 형태로 형성 가능하다.
따라서, 금속 패드(54)를 형성한 후 와이어 본딩시 외부로부터 가해지는 열적/기계적 스트레스를 효율적으로 흡수케하고 특히, 와이어 본딩시 금속 패드(54)의 중심부에 집중적으로 가해지는 수직 방향의 인장력에 대한 내구성을 증대시킴으로써, 금속 패드(54)의 필링 또는 리프팅 현상을 방지할 수 있다.
이하, 전술한 도 5의 금속 패드 형성 공정을 살펴 본다.
기판(50)상에 형성된 복수개의 소자(도시하지 않음)들을 서로 전기적으로 연결시키는 금속 배선(51)을 형성한 다음, 금속 배선(51) 상에 절연막(52)을 증착한다.
금속 배선(51)은 전기 전도성이 우수한 금, 은, 구리 또는 알루미늄 등을 사용하고 절연막(52)은 통상의 층간 절연용으로 사용되는 실리콘산화막을 사용한다.
이어서, 도 6의 비아홀 마스크 패턴을 준비하고 이를 마스크로 절연막(52)을 선택적으로 식각하여 금속 패드의 가장자리에 해당하는 부분에서의 폭이 크고 중심부로 갈수록 그 폭이 작게 비아홀 간의 간격이 좁도록 촘촘하게 비아홀을 형성한다.
이어서, 비아 콘택 형성용 금속막을 증착하여 비아홀을 매립하여 금속 배선(51)에 전기적으로 도통시킨 다음, 화학기계적연마(Chemical Mechanical Polishing; 이하 CMP라 함) 등의 평탄화 공정을 통해 절연막(52)이 드러나도록 금속막을 제거하여 서로 분리되며, 각각의 사이즈가 다른 복수의 비아 콘택(53a ∼ 53e)을 형성한다.
이어서, 비아 콘택(53a ∼ 53e)을 포함한 절연막(52)상에 접착막으로서 Ta, TaN 또는 이들의 복합막을 형성하는 바, 이는 생략 가능하므로 그 설명을 생략한다.
이어서, 접착막 또는 비아 콘택(53a ∼ 53e)을 포함하는 전면에 금속 패드용 금속막을 증착한다.
이어서, 상기 금속 패드용 금속막(및 접착막)을 선택적으로 패터닝하여 비아 콘택비아 콘택(53a ∼ 53e)에 접속되는 금속 패드(54)를 형성한다.
전술한 바와 같이 이루어지는 본 발명은, 금속 패드가 형성되는 부위의 복수의 비아홀의 사이즈 및 배치를 금속 패드의 가장자리에서 중심쪽으로 감에 따라 작고 촘촘해지도록 함으로써, 이후 금속 패드를 형성한 후 와이어 본딩시 외부로부터 가해지는 열적/기계적 스트레스를 효율적으로 흡수케하고 특히, 와이어 본딩시 금속 패드의 중심부에 집중적으로 가해지는 수직 방향의 인장력에 대한 내구성을 증대시킴으로써, 금속 패드의 필링 또는 리프팅 현상을 방지할 수 있음을 실시예를 통해 알아 보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은, 와이어 본딩 공정시 풀업 테스트에 의한 금속 패드의 필링 현상을 방지할 수 있어 궁극적으로, 반도체 소자의 수율을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (10)

  1. 금속 배선;
    상기 금속배선 상에 형성된 절연막;
    상기 절연막의 관통하여 상기 금속배선에 접속된 복수의 비아 콘택; 및
    상기 비아 콘택 상에 형성된 금속 패드를 포함하며,
    상기 복수의 비아 콘택은 상기 금속 패드의 가장자리에서 중심부로 갈수록 그 폭이 점점 작아지도록 형성된 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 복수의 비아 콘택은, 그 중심부로 갈수록 서로의 간격이 좁아지는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    중심부에 위치하는 상기 비아 콘택은 가장자리에 위치하는 상기 비아 콘택 사이즈에 비해 20％ 내지 70％ 작은 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 비아 콘택은, 그 평면 형상이 원형 또는 다각형 형상을 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 비아 콘택과 상기 금속 배선 및 상기 금속 패드는, 알루미늄, 구리, 은 또는 금 중 어느 하나의 금속을 포함하는 것을 특징으로 하는 반도체 장치.
  6. 금속 배선 상에 절연막을 형성하는 단계;
    상기 절연막을 식각하여 후속 금속 패드가 형성될 가장자리에서 그 중심부로 갈수록 그 폭이 점점 작아지는 복수의 비아홀을 형성하는 단계;
    상기 비아홀을 매립하며, 상기 절연막과 평탄화된 복수의 비아 콘택을 형성하는 단계; 및
    상기 비아 콘택 상에 금속 패드를 형성하는 단계
    를 포함하는 반도체 장치 제조 방법.
  7. 제 6 항에 있어서,
    상기 복수의 비아홀을 형성하는 단계에서, 상기 금속 배선의 중심부로 갈수록 상기 비아홀 간의 간격이 좁아지도록 형성하는 것을 특징으로 하는 반도체 장치 제조 방법.
  8. 제 6 항에 있어서,
    상기 금속 배선의 중심부에 위치하는 상기 비아홀은 가장자리에 위치하는 상기 비아홀 사이즈에 비해 20％ 내지 70％ 작도록 형성하는 것을 특징으로 하는 반도체 장치 제조 방법.
  9. 제 6 항에 있어서,
    상기 비아홀은, 그 평면 형상이 원형 또는 다각형 형상을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  10. 제 6 항에 있어서,
    상기 비아 콘택과 상기 금속 배선 및 상기 금속 패드는, 알루미늄, 구리, 은 또는 금 중 어느 하나의 금속을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
KR1020020086446A 2002-12-30 2002-12-30 반도체 소자 및 그 제조 방법 KR100874430B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086446A KR100874430B1 (ko) 2002-12-30 2002-12-30 반도체 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086446A KR100874430B1 (ko) 2002-12-30 2002-12-30 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20040059940A true KR20040059940A (ko) 2004-07-06
KR100874430B1 KR100874430B1 (ko) 2008-12-17

Family

ID=37351897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086446A KR100874430B1 (ko) 2002-12-30 2002-12-30 반도체 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100874430B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043748B1 (ko) * 2007-12-18 2011-06-27 주식회사 하이닉스반도체 필링 방지를 위한 본딩패드 및 그 형성 방법
KR101046673B1 (ko) * 2010-01-25 2011-07-05 주식회사 티엘아이 파손 가능성을 저감하는 반도체 칩의 본딩 패드
KR20230146197A (ko) 2022-04-12 2023-10-19 주식회사늘푸른씨앤에이 정보시스템감리시 db 품질점검가이드 변경에 민첩하게 적용가능한 db 품질점검 시스템 및 방법론

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043748B1 (ko) * 2007-12-18 2011-06-27 주식회사 하이닉스반도체 필링 방지를 위한 본딩패드 및 그 형성 방법
KR101046673B1 (ko) * 2010-01-25 2011-07-05 주식회사 티엘아이 파손 가능성을 저감하는 반도체 칩의 본딩 패드
KR20230146197A (ko) 2022-04-12 2023-10-19 주식회사늘푸른씨앤에이 정보시스템감리시 db 품질점검가이드 변경에 민첩하게 적용가능한 db 품질점검 시스템 및 방법론

Also Published As

Publication number Publication date
KR100874430B1 (ko) 2008-12-17

Similar Documents

Publication Publication Date Title
KR100563887B1 (ko) 반도체 장치 및 그 제조 방법
US6544880B1 (en) Method of improving copper interconnects of semiconductor devices for bonding
KR100636770B1 (ko) 반도체 장치 및 그 제조 방법
KR100608184B1 (ko) 반도체 장치 및 그 제조 방법
KR20060088518A (ko) 반도체 장치 및 그 제조 방법
US8178957B2 (en) Electronic component device, and method of manufacturing the same
US9960130B2 (en) Reliable interconnect
KR20060041997A (ko) 반도체 장치 및 그 제조 방법
KR20070096016A (ko) 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법
JP2002164437A (ja) ボンディングおよび電流配分を分散したパワー集積回路および方法
US8802554B2 (en) Patterns of passivation material on bond pads and methods of manufacture thereof
JP3651346B2 (ja) 半導体装置およびその製造方法
KR20020012061A (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
KR101349373B1 (ko) 반도체 소자 및 그 제조 방법
JP3970211B2 (ja) 半導体装置及びその製造方法
KR100874430B1 (ko) 반도체 소자 및 그 제조 방법
JP4511148B2 (ja) 半導体装置の製造方法
JP4282514B2 (ja) 半導体装置の製造方法
JP2005311117A (ja) 半導体装置及びその製造方法
KR20100124161A (ko) 반도체 패키지의 제조방법
KR20020024940A (ko) 금속패드 및 그의 제조 방법
KR20090087707A (ko) 반도체 디바이스 및 그 제조 방법
KR100336576B1 (ko) 웨이퍼 레벨 패키지
JP4769926B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee