KR20020024940A - 금속패드 및 그의 제조 방법 - Google Patents

금속패드 및 그의 제조 방법 Download PDF

Info

Publication number
KR20020024940A
KR20020024940A KR1020000056792A KR20000056792A KR20020024940A KR 20020024940 A KR20020024940 A KR 20020024940A KR 1020000056792 A KR1020000056792 A KR 1020000056792A KR 20000056792 A KR20000056792 A KR 20000056792A KR 20020024940 A KR20020024940 A KR 20020024940A
Authority
KR
South Korea
Prior art keywords
metal
metal pad
insulating film
interlayer insulating
film
Prior art date
Application number
KR1020000056792A
Other languages
English (en)
Inventor
이성권
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000056792A priority Critical patent/KR20020024940A/ko
Publication of KR20020024940A publication Critical patent/KR20020024940A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]

Abstract

본 발명은 와이어본딩시 풀업테스트에 의한 금속패드의 필링현상을 방지하기 위한 금속패드 및 그의 제조 방법에 관한 것으로, 본 발명의 금속패드는 반도체기판상에 형성된 복수개의 소자들을 전기적으로 연결시키는 다층 금속배선, 상기 다층 금속배선 사이에 형성된 층간절연막, 상기 다층 금속배선 중에서 외부소자와 와이어본딩이 이루어지는 금속패드를 포함하는 반도체소자에 있어서, 상기 다층 금속배선은 상기 층간절연막을 선택적으로 식각하여 형성된 비아홀을 통해 서로 접속되며, 상기 금속패드의 하부에는 상기 층간절연막만이 구성된다.

Description

금속패드 및 그의 제조 방법{METAL PAD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 와이어본딩(Wire bonding) 공정시 풀업테스트(Pull-up test)에 의해 금속패드(Metal pad)가 떨어지는 필링(Peeling) 현상을 방지하도록 한 금속패드 및 그의 제조 방법에 관한 것이다.
일반적으로 반도체소자의 제조 공정 중 패키지(Package) 공정에 있어서, 와이어본딩(Wire bonding)은 칩(Chip)의 금속패드(Metal pad)와 외부소자와의 연결을 위한 리드프레임(Leadframe)을 전기적으로 연결시키는 공정이다.
이러한 와이어본딩의 신뢰성 확보를 위한 풀업테스트(Pull-up test)를 실시하는데, 상기 풀업테스트는 금속패드(11)에 접속된 와이어(12)의 강도를 검사하기 위한 테스트로서 캐필러리(Capillary)(13)를 이용한 와이어본딩시 동시에 실시한다 (도 1 참조).
도 2는 종래기술에 따른 금속패드를 간략히 도시한 도면으로서, 4000Å 두께의 알루미늄으로 이루어진 금속배선(14)상에 절연막(15)으로서 제 1 IMO(Inter Metal Oxide), SOG 및 제 2 IMO의 적층막을 형성한 후, 상기 절연막(15)을 선택적으로 식각하여 후속 금속패드(18)와 금속배선(14)의 전기적 통로인 비아홀을 형성한다. 이어서, 상기 비아홀을 포함한 전면에 알루미늄을 형성하고, 상기 알루미늄을 선택적으로 패터닝하여 상기 비아콘택(116)을 형성한다. 이어서, 상기 비아콘택(16)을 포함한 절연막(15)상에 9000Å 두께의 알루미늄을 형성하고 선택적으로 패터닝하여 상기 비아콘택(16)을 통해 하부의 금속배선(14)과 연결되는 금속패드(18)를 형성한다. 이 때, 상기 금속패드(18)와 절연막(15)과의 접착력을 증가시키기 위해 접착막(17)으로서 Ti, TiN을 형성한다.
그러나, 종래기술에서는 하부의 절연막과 금속패드와의 접착력 부족으로 인해 와이어본딩공정시 풀업테스트의 풀업포스(Pull up force)에 의해 금속패드로 이용되는 알루미늄(Al) 및 접착막(Glue layer)인 Ti, TiN이 떨어지는 필링(Peeling) 또는 리프팅(Lifting) 현상(19)이 발생하는 문제점이 있다(도 3 참조).
특히, 금속패드 구조의 하부에 절연막외에 금속배선이 형성되는 경우(두 금속이 같이 통전된 경우 또는 절연막으로 구분되어 있는 경우 모두 포함)에는 필링현상이 더욱 심각하게 나타난다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 와이어본딩시 풀업테스트의 풀업포스에 의해 금속패드로 이용되는 알루미늄 및 접착막이 떨어지는 필링 또는 리프팅 현상을 방지하는데 적합한 금속패드 및 그의 제조 방법을 제공함에 그 목적이 있다.
도 1은 종래기술에 따른 와이어본딩시의 풀업테스트를 도시한 도면,
도 2는 종래기술에 따른 금속패드를 도시한 도면,
도 3은 종래기술에 따른 금속패드의 필링현상을 도시한 도면,
도 4는 본 발명의 실시예에 따른 금속패드 및 그의 제조 방법을 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22a, 22b : 금속배선
23 : 층간절연막 24a, 24b : 비아콘택
25 : 접착막 26 : 금속패드
상기의 목적을 달성하기 위한 본 발명의 금속패드는 반도체기판상에 형성된 복수개의 소자들을 전기적으로 연결시키는 다층 금속배선, 상기 다층 금속배선 사이에 형성된 층간절연막, 상기 다층 금속배선 중에서 외부소자와 와이어본딩이 이루어지는 금속패드를 포함하는 반도체소자에 있어서, 상기 다층 금속배선은 상기층간절연막을 선택적으로 식각하여 형성된 비아홀을 통해 서로 접속되며, 상기 금속패드의 하부에는 상기 층간절연막만이 구성되는 것을 특징으로 하고, 본 발명의 금속패드의 제조 방법은 반도체기판상에 소정 간격 거리를 두고 다수의 금속배선을 형성하는 단계; 상기 다수의 금속배선을 포함한 전면에 층간절연막을 형성하는 단계; 상기 층간절연막을 선택적으로 식각하여 비아홀을 형성하는 단계; 및 상기 비아홀을 통해 상기 금속배선들과 서로 접속되고 상기 금속배선들 사이의 층간절연막상에 와이어본딩이 이루어지는 금속패드를 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 금속패드의 구조를 도시한 도면이다.
도 4에 도시된 바와 같이, 반도체기판(21)상에 형성된 복수개의 소자(도시 생략)들을 전기적으로 연결시키는 금속배선(22a, 22b), 상기 금속배선(22a, 22b) 사이에 형성된 층간절연막(23), 상기 금속배선(22a, 22b)들 사이의 층간절연막(23)상에 형성되어 외부소자와 와이어본딩이 이루어지는 금속패드(26)를 포함한다.
여기서, 상기 금속배선(22a, 22b)과 금속패드(26)는 상기 층간절연막(23)을 선택적으로 식각하여 형성된 비아콘택(24a, 24b)을 통해 서로 접속되는 다층 구조의 금속배선을 형성하며, 상기 금속패드(26)의 하부에는 상기 층간절연막(23)만이 구성된다.
그리고, 상기 금속패드(26)과 층간절연막(23)의 접촉면에는 접착막(25)으로서 Ta, TaN 또는 이들의 복합막이 형성된다.
도 4를 참조하여 본 발명의 실시예에 따른 금속패드의 제조 방법에 대해서 설명하기로 한다.
먼저 소정공정이 완료된 반도체기판(21)상에 알루미늄을 형성한 후, 상기 알루미늄을 선택적으로 식각하여 일정 간격을 갖는 금속배선(22a, 22b)을 각각 형성한다. 여기서, 금속배선들(22a, 22b)의 거리를 두는 이유는 후속 금속패드의 하부에 절연막외에는 어느 물질도 존재하지 않도록 하기 위함이다.
이어서, 상기 금속배선(22a, 22b)을 포함한 전면에 층간절연막(23)으로서 실리콘산화막을 형성한 후, 상기 층간절연막(23)상에 비아마스크(도시 생략)를 형성하고 상기 비아마스크를 이용하여 하부의 층간절연막(23)을 선택적으로 식각하므로써 금속배선(22a, 22b)을 노출시키는 비아홀을 각각 형성한다. 이 때, 상기 비아홀은 상기 금속배선(22a, 22b)의 각 모서리 부분에 형성된다.
이어서, 상기 비아홀을 포함한 전면에 알루미늄을 형성한 후, 상기 알루미늄을 선택적으로 패터닝하여 상기 비아홀에 매립되는 비아콘택(24a, 24b)을 형성한다.
이어서, 상기 비아콘택(24a, 24b)을 포함한 층간절연막(23)상에 접착막(25)으로서 Ta, TaN 또는 이들의 복합막을 형성하고, 상기 접착막(25)상에 금속패드용 알루미늄을 형성한다.
이어서, 상기 금속패드용 알루미늄 및 접착막(25)을 선택적으로 패터닝하여상기 비아콘택(24a, 24b)에 동시에 접속되는 접착막(25) 및 금속패드(26)를 형성한다.
이 때, 상기 금속패드(26)와 층간절연막(23)과의 접착막(25)으로서 Ta, TaN 또는 이들의 복합막을 이용하면 통상의 Ti, TiN보다 접착력이 더 우수한 것으로 알려져 있다. 또한, 접착막으로서 Ta, TaN을 이용하는 경우 그 두께는 1000Å미만으로 하고, 금속패드의 두께가 증가할 수록 접착력 특성이 열화되므로 특히 제 2 금속패드(26)의 두께를 10000Å이하로 한다.
그리고, 상기 금속배선(22a, 22b) 및 금속패드(26)는 모두 알루미늄을 이용하는 다층 배선 구조를 갖는데, 알루미늄외에 구리, 금 또는 은 중 어느 하나의 박막을 이용할 수 있다.
상술한 것처럼, 본 발명의 실시예에서는 와이어본딩이 이루어지는 금속패드 하부에 절연막외에 다른 물질을 형성하지 않으며, 금속패드와 절연막의 접착력을 증가시키기 위해 Ta, TaN 또는 이들의 복합막을 이용한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명의 금속패드의 제조 방법은 와이어본딩이 이루어지는 금속패드의 하부에 절연막외의 물질을 형성하지 않으므로써 금속패드와 절연막간의 접촉부분을 증가시켜 와이어본딩의 풀업테스트에 의한 금속패드의 필링현상을 방지할 수 있는 효과가 있다.

Claims (7)

  1. 반도체기판상에 형성된 복수개의 소자들을 전기적으로 연결시키는 다층 금속배선, 상기 다층 금속배선 사이에 형성된 층간절연막, 상기 다층 금속배선 중에서 외부소자와 와이어본딩이 이루어지는 금속패드를 포함하는 반도체소자에 있어서,
    상기 다층 금속배선은 상기 층간절연막을 선택적으로 식각하여 형성된 비아홀을 통해 서로 접속되며, 상기 금속패드의 하부에는 상기 층간절연막만이 구성되는 것을 특징으로 하는 반도체소자의 금속패드.
  2. 제 1 항에 있어서,
    상기 금속패드와 층간절연막의 접촉면에는 Ta, TaN 또는 이들의 복합막이 형성된 것을 특징으로 하는 반도체소자의 금속패드.
  3. 제 1 항에 있어서,
    상기 금속패드는 알루미늄, 구리, 금 또는 은 중 어느 하나의 금속박막을 이용하는 것을 특징으로 하는 반도체소자의 금속패드.
  4. 반도체소자의 제조 방법에 있어서,
    반도체기판상에 소정 간격 거리를 두고 다수의 금속배선을 형성하는 단계;
    상기 다수의 금속배선을 포함한 전면에 층간절연막을 형성하는 단계;
    상기 층간절연막을 선택적으로 식각하여 비아홀을 형성하는 단계; 및
    상기 비아홀을 통해 상기 금속배선들과 서로 접속되고 상기 금속배선들 사이의 층간절연막상에 와이어본딩이 이루어지는 금속패드를 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 금속패드의 제조 방법.
  5. 제 4 항에 있어서,
    상기 금속패드와 층간절연막의 접촉면에 접착막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 금속패드의 제조 방법.
  6. 제 5 항에 있어서,
    상기 접착막은 Ta, TaN 또는 이들의 복합막을 이용하는 것을 특징으로 하는 금속패드의 제조 방법.
  7. 제 4 항에 있어서,
    상기 금속패드는 알루미늄, 금, 은 또는 구리 중 어느 하나의 금속박막을 이용하는 것을 특징으로 하는 금속패드의 제조 방법.
KR1020000056792A 2000-09-27 2000-09-27 금속패드 및 그의 제조 방법 KR20020024940A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000056792A KR20020024940A (ko) 2000-09-27 2000-09-27 금속패드 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000056792A KR20020024940A (ko) 2000-09-27 2000-09-27 금속패드 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20020024940A true KR20020024940A (ko) 2002-04-03

Family

ID=19690732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000056792A KR20020024940A (ko) 2000-09-27 2000-09-27 금속패드 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20020024940A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100967202B1 (ko) * 2003-03-28 2010-07-05 매그나칩 반도체 유한회사 반도체소자의 금속패드
KR101349373B1 (ko) * 2007-07-31 2014-01-10 삼성전자주식회사 반도체 소자 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100967202B1 (ko) * 2003-03-28 2010-07-05 매그나칩 반도체 유한회사 반도체소자의 금속패드
KR101349373B1 (ko) * 2007-07-31 2014-01-10 삼성전자주식회사 반도체 소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US10672750B2 (en) Semiconductor device
KR100329407B1 (ko) 반도체 소자의 전극 구조
JP2001244365A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP3651346B2 (ja) 半導体装置およびその製造方法
US6252178B1 (en) Semiconductor device with bonding anchors in build-up layers
KR20050001337A (ko) 반도체장치
KR20000043574A (ko) 반도체 패키지 및 그의 제조방법
KR100345166B1 (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
TW536780B (en) Semiconductor device bonding pad resist to stress and method of fabricating the same
KR101349373B1 (ko) 반도체 소자 및 그 제조 방법
JP2904123B2 (ja) 多層フィルムキャリアの製造方法
US20040232531A1 (en) Semiconductor package device and method for fabricating the same
KR20020024940A (ko) 금속패드 및 그의 제조 방법
TW200843063A (en) Structure of semiconductor chip and package structure having semiconductor chip embedded therein
US20060170087A1 (en) Semiconductor device
KR100874430B1 (ko) 반도체 소자 및 그 제조 방법
TWI810948B (zh) 基板結構及其製造方法
JP2005101186A (ja) 積層型半導体集積回路
JPH0786340A (ja) 半導体素子の接続方法
TWI399839B (zh) 內置於半導體封裝構造之中介連接器
TWI406374B (zh) 銅製程晶片之封裝構造
KR20040023311A (ko) 반도체 소자의 패드 형성 방법
JP4575928B2 (ja) 半導体装置
KR0167291B1 (ko) 반도체소자의 전극배선
KR20060074143A (ko) Ｆｂｇａ 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid