KR20070096016A - 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법 - Google Patents

본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법 Download PDF

Info

Publication number
KR20070096016A
KR20070096016A KR1020077018441A KR20077018441A KR20070096016A KR 20070096016 A KR20070096016 A KR 20070096016A KR 1020077018441 A KR1020077018441 A KR 1020077018441A KR 20077018441 A KR20077018441 A KR 20077018441A KR 20070096016 A KR20070096016 A KR 20070096016A
Authority
KR
South Korea
Prior art keywords
dielectric layer
layer
dielectric
workpiece
over
Prior art date
Application number
KR1020077018441A
Other languages
English (en)
Other versions
KR100918129B1 (ko
Inventor
산 디. 탕
마크. 이. 터틀
케이쓰 알. 쿡
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20070096016A publication Critical patent/KR20070096016A/ko
Application granted granted Critical
Publication of KR100918129B1 publication Critical patent/KR100918129B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073—Bonding areas specifically adapted for connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0496—6th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본드 패드 위에 범프 사이트를 갖는 마이크로전자 워크피스 및 그러한 범프 사이트를 제조하는 방법이 개시된다. 그러한 워크피스의 일 실시예는 예를 들면 집적 회로 및 집적 회로에 전기적으로 결합된 구리 본드 패드와 같은 본드 패드를 포함하는 복수개의 마이크로전자 다이를 갖는 기판을 포함한다. 워크피스는 또한 (a) 대응하는 본드 패드로부터 돌출하는 측벽을 갖는 복수개의 개구를 갖는 유전체 구조 및 (b) 대응하는 본드 패드 위의 복수개의 캡을 포함한다. 개별 캡은 본드 패드 및 개구의 측벽에 부착된 분리된 장벽층 부분과 장벽층 상의 분리된 캡층 부분을 포함한다. 캡은 서로로부터 전기적으로 분리되고 캡층 위에 마스크층을 형성하지 않고 대응하는 본드 패드와 자기 정렬된다.

Description

본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의 범프 사이트 형성 방법{INTERCONNECT STRUCTURES WITH BOND-PADS AND METHODS OF FORMING BUMP SITES ON BOND-PADS}
본 발명은 구리 본드 패드와 같은 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상에 범프 사이트를 형성하는 방법에 관한 것이다.
반도체 장치 및 다른 유형의 마이크로전자 장치는 세라믹 칩 캐리어, 유기 인쇄 회로 기판, 리드 프레임 또는 다른 유형의 삽입 구조에 부착되는 다이를 갖는다. 마이크로전자 다이는 Direct Chip Attach(DCA), 플립-칩 본딩, 또는 다이내의 집적 회로를 삽입 구조의 배선에 전기적으로 연결하는 배선-본딩을 이용하여 삽입 구조에 부착될 수 있다. 종래의 DCA 또는 플립 칩 방법에서, 초소형 범프 또는 도전 재료(예를 들면, 땜 납)의 볼이 다이의 접촉부에 피착된다. 범프는 삽입 구조 상의 대응 단자에 접속된다.
반도체 장치의 배선을 위하여 구리가 널리 이용된다. 예를 들면, 다양한 고성능 장치의 집적 회로의 배선은 구리로 구성된다. 다양한 마이크로전자 다이의 본드 패드 또한 구리로 제조된다. 구리 본드 패드의 일 단점은 구리는 산소와 물이 존재하는 경우에는 용이하게 산화 및 부식된다는 점이다. 결과적으로, 장치의 손상 또는 훼손을 초래할 수 있는 산화 및/또는 부식을 방지하기 위하여 구리 본드 패드는 보호되어야 한다.
도 1은 구리 본드 패드(20)를 갖는 기판(11)을 갖는 마이크로전자 다이(10)의 일부를 도시하는 횡단면도이다. 도 1에서 다이(10)는 제1 유전층(32)(예를 들면, 실리콘 이산화물), 제2 유전층(34)(예를 들면, 실리콘 질화물), 및 제3 유전층(36)(예를 들면, 폴리이미드)을 포함하는 패시베이션층을 더 포함한다. 다이(10)는 장벽층(42) 및 상기 장벽층(42) 위의 금속층(44)을 갖는 캡(40)을 더 포함한다. 제1 및 제2 유전층(32 및 34) 위에 제1 마스크를 구성하고, 본드 패드(20) 위에 제1 및 제2 유전층(32 및 34)을 통과하는 홀을 에칭함에 의해 캡(40)이 형성된다. 다음으로, 장벽층(42) 및 금속층(44)이 워크피스(10) 상에 피착된다. 캡(40)을 형성하는 공정은 레지스트(50)로부터 금속층(44) 상부에 제2 마스크를 구성하고, 제3 유전층(36)의 상부 부분 위의 금속층(44)의 영역을 노출하도록 레지스트(50)를 현상하고, 금속층(44) 및 장벽층(42)을 반응성 이온 에치를 이용하여 제3 유전층(36)까지 에칭하는 것을 더 포함한다. 레지스트(50)는 워크피스(10)로부터 순서대로 스트립되어 구리 본드 패드(20) 위로 캡(40)을 남기게 된다.
도 1에 도시된 구리 상호 결선 구조의 일 문제점은 이러한 공정이 본드 패드(20) 위에 개구를 형성하기 위한 제1 마스크 및 금속층(44) 위에 레지스트(50)의 패턴을 형성하기 위한 제2 마스크를 필요로 하기 때문에 제조 비용이 상대적으로 고가라는 점이다. 반도체 장치에서 필요한 공차를 수득하기 위해서는 매우 고가의 포토리소그라피 장비를 필요로 하므로 마스크를 구성하는 것은 고가이다. 이러한 공정은 또한 금속층(44) 및 장벽층(42)의 부분들을 제거하기 위하여 고가의 반응성 이온 에칭을 이용하므로 비싸다. 이러한 공정은 또한 레지스트(50)가 본드 패드(20) 위로 넘쳐 나오고 이를 제거하는 것은 많은 시간이 걸리므로 더욱 고가가 된다.
도 2는 구리 본드 패드를 보호하기 위하여 캡을 갖는 마이크로전자 다이(100)의 다른 실시예의 일부를 도시하는 횡단면도이다. 도 2에 도시된 다이(100)는 도 1에 도시된 다이(10)와 유사하며, 따라서 두 도면에서 동일 참조 번호는 동일한 부품을 나타낸다. 도 2에 도시된 다이(100)는 본드 패드(20) 상에 도금된 캡(140)을 포함한다. 캡(140)은 제1 마스크를 구성하고, 본드 패드(20) 위로 제1 및 제2 유전층(32 및 34)을 통과하는 홀을 형성함에 의해 제조된다. 본드 패드(20) 위로 홀을 형성한 이후에, 캡(140)은 일련의 상이한 도금 사이클을 이용하여 본드 패드(20) 위에 도금된다. 예를 들면, 도금 공정을 이용하여 팔라듐층(142)이 본드 패드(20) 상에 직접 도금될 수 있다. 다른 도금 공정을 이용하여 팔라듐층(142) 위에 니켈층(144)을 도금하기 위하여 팔라듐층(142)은 시드층 또는 핵생성층(nucleation layer)을 제공한다. 일부 실시예에서, 니켈층(144)을 피착하기 이전에 실버층(146)이 팔라듐층(142) 상에 도금될 수 있으며, 및/또는 골드층(148)이 니켈층(144) 상에 피착될 수 있다.
도 2에 도시된 캡(140)의 문제점은 니켈은 하부 금속층 중 하나에 초기 도금되고, 자신 위에 도금을 계속한다는 점이다. 그러나, 니켈은 유전층을 통한 개구의 측벽에는 접합하지 않아서, 산소 및 수분은 니켈과 유전층(32, 34 및 36) 사이의 인터페이스를 따라서 전이할 수 있다. 그러므로, 접촉부(140)는 구리 본드 패드(20)를 산화 및 부식으로부터 충분히 보호하지 않는다.
도 1은 종래 기술의 일 측면에 따른 구리 본드 패드를 갖는 마이크로전자 장치의 횡단면도.
도 2는 종래 기술의 다른 측면에 따른 구리 본드 패드를 갖는 마이크로전자 장치의 횡단면도.
도 3은 본 발명에 따른 복수개의 구리 본드 패드 및 구리 본드 패드 상의 보호 캡을 갖는 마이크로전자 워크피스의 일부분을 도시하는 횡단면도.
도 4a-4d는 본 발명의 일 실시예에 따라 구리 본드 패드 위에 도전성 캡을 제조하는 공정의 단계들을 나타내는 횡단면도.
도 5a-5c는 본 발명의 다른 실시예에 따라 구리 본드 패드 위에 도전성 캡을 제조하는 공정의 단계들을 나타내는 횡단면도.
1. 개요
본 발명의 수개의 측면은 구리, 은, 금 또는 다른 적절한 도전성 재료로 구성된 본드 패드와 같은 본드 패드 위에 보호 캡을 형성하는 것에 관한 것이다. 보호 캡은 도전성 범프, 배선 본드, 재배선층, 또는 볼이 마이크로전자 장치의 제조시에 부착될 수 있는 사이트를 제공한다. 그러한 범프 사이트를 제조하기 위한 방법의 일 실시예는 집적 회로 및 집적 회로에 전기적으로 결합된 본드 패드를 포함하는 복수개의 다이를 갖는 마이크로전자 워크피스를 제공하는 단계를 포함한다. 이러한 실시예는 워크피스 상에 패시베이션 구조를 생성하는 단계, 본드 패드의 부분을 노출시키기 위하여 패시베이션 구조 내에 개구를 형성하는 단계; 및 패시베이션 구조 위의 외장 금속층 및 본드 패드의 노출부를 피착하는 단계를 더 포함한다. 외장 금속층은 일반적으로 개구가 금속층에 의해 완전히 채워지지 않도록 하는 두께를 갖는다. 공정은 워크피스를 패시베이션 구조내의 종점(endpoint)까지 평탄화시키는 단계를 더 포함한다. 평탄화 단계는 평탄화 매체에 대향하여 워크피스를 위치시키는 단계 및 패시베이션 구조로부터 외장 금속층 및 장벽층의 부분들을 제거하는 방식으로 워크피스 및/또는 평탄화 매체를 서로에 대해 이동시키는 단계를 포함한다. 결과적으로, 평탄화 공정은 본드 패드 위로 자기 정렬된 보호 캡을 구성하기 위하여 패시베이션 구조 내에 형성된 개구 내에 금속층의 나머지 부분들을 전기적으로 고립시킨다.
구리 본드 패드 상에 범프 사이트를 제조하는 다른 실시예 및 방법은 집적 회로 및 집적 회로에 전기적으로 결합된 본드 패드를 포함하는 복수개의 다이를 갖는 마이크로전자 워크피스를 제공하는 단계를 포함한다. 이 실시예는 유전체 구조를 통과하는 개구를 포함하는 유전체 구조를 구성하는 단계를 더 포함한다. 개구는 본드 패드를 적어도 부분적으로 노출하도록 정렬된 측벽 및 측벽에 대해 횡방향으로 돌출한 숄더를 갖는다. 이 실시예는 도전층이 개구 내의 숄더와 동일하게 설치되는 스텝(step)을 갖도록 유전체 구조 및 본드 패드의 노출된 부분 위에 도전층을 피착하는 단계를 더 포함한다. 도전층의 상부 부분은 구리 본드 패드 위로 자기 정렬 캡을 형성하도록 유전체 구조의 상부로부터 제거된다. 예를 들면, 도전층의 상부 부분은 워크피스를 평탄화 매체에 대향하여 위치시키고 워크피스 및/또는 평탄화 매체를 서로에 대해 이동시킴에 의해 유전체 구조로부터 제거될 수 있다. 이러한 공정은 도전층을 피착하기 이전에 유전체 구조 및 본드 패드의 노출된 부분 상의 중간층을 형성하여, 중간층 상에 도전층을 피착하는 단계를 선택적으로 포함한다. 증간층은 예를 들면 (a) 본드 패드와 도전층 사이의 재료의 확산 또는 이동(migration)을 방지하는 장벽층 및/또는 (b) 유전체 구조 및/또는 본드 패드에 우수한 접착성을 제공하는 접착층일 수 있다. 도전층은 알루미늄, 니켈 또는 다른 적당한 금속일 수 있다.
구리 본드 패드 상에 범프 사이트를 형성하는 방법의 다른 실시예는 집적 회로 및 집적 회로에 전기적으로 결합된 구리 본드 패드를 포함하는 복수개의 다이를 갖는 마이크로전자 워크피스를 제공하는 단계를 포함한다. 이 방법은 개별 본드 패드를 적어도 부분적으로 노출하는 패턴으로 정렬된 개구를 갖도록 워크피스상에 유전체 구조를 구성하는 단계를 더 포함한다. 이 방법은 유전체 구조 및 본드 패드의 노출된 부분 상에 장벽층을 형성하고, 장벽층상에 알루미늄층을 피착하고, 희생재료로 알루미늄층을 코팅하는 단계를 포함한다. 범프 사이트는 기계적 또는 화학-기계적 평탄화 공정을 이용하여 희생 재료, 알루미늄층 및 장벽층의 상부 부분을 제거함에 의해 형성된다. 희생 재료의 나머지 부분은 구리 본드 패드 상의 알루미늄층의 부분들을 노출시키도록 워크피스로부터 제거될 수 있다.
본 발명에 따라 본드 패드 상에 범프 사이트를 제조하는 또 다른 방법은 집적 회로 및 집적 회로에 전기적으로 결합된 마이크로전자 워크피스를 제공하는 단계를 포함한다. 이 실시예는 대응하는 본드 패드에 정렬시킨 개구를 가지도록 워크피스상에 유전체 구조를 구성하고 유전체 구조 및 본드 패드 위에 도전성 캡층을 피착하는 단계를 더 포함한다. 캡층은 유전체 구조의 것보다 적은 두께를 가져서, 유전체 구조내의 개구는 캡층에 의해 완전히 채워지지는 않는다. 이 방법은 적어도 분리된 캡층 부분을 포함하는 캡을 구성하기 위하여 캡층 위에 마스크를 형성하지 않고 워크피스로부터 캡층의 부분들을 제거하는 단계를 더 포함한다. 캡은 대응하는 구리 본드 패드와 함께 자기 정렬된다.
본 발명의 다른 측면은 구리 본드 패드 위에 범프 사이트를 갖는 마이크로전자 워크피스에 관한 것이다. 그러한 워크피스의 예로는 집적 회로 및 집적 회로에 전기적으로 결합된 본드 패드를 포함하는 복수개의 마이크로전자 다이를 갖는 기판을 포함한다. 워크피스는 (a) 대응하는 본드 패드로부터 돌출하는 측벽을 갖는 복수개의 개구를 갖는 유전체 구조, 및 (b) 대응하는 본드 패드위의 복수개의 캡을 더 포함한다. 개별 캡은 도전성 분리된 캡층 부분을 포함한다. 캡은 캡층 위에 마스크층을 형성하지 않고 서로로부터 전기적으로 분리되고, 대응하는 본드 패드와 함께 자기 정렬된다. 캡은 일반적으로 유전체 구조의 경우보다 더 얇은 두께를 가져서, 유전체 구조내의 개구는 캡에 의해 완전히 채워지지 않는다.
본 발명에 따른 마이크로전자 워크피스의 다른 실시예는 집적 회로 및 집적 회로에 전기적으로 결합된 본드 패드를 포함하는 복수개의 마이크로전자 다이를 갖는 기판을 포함한다. 이 실시예는 워크피스 상의 유전체 구조 및 본드 패드 위의 복수개의 도전성 캡을 더 포함한다. 유전체 구조는 평탄화된 상부 표면 및 대응하는 구리 본드 패드로부터 돌출된 측벽을 갖는 복수개의 개구를 갖는다. 개별 도전성 캡은 개구 내에 도전층을 갖는다. 일 실시예에서, 캡은 (a) 본드 패드 및 개구의 측벽에 부착된 제1 층, 및 (b) 제1 층 상의 제2 층을 포함할 수 있다. 제2 층은 일반적으로는 알루미늄 또는 다른 적절한 도전성 재료이다. 캡은 유전체 구조의 평탄화된 상부 표면으로부터 연장하는 평탄화된 부분을 더 포함한다. 워크피스는 캡에 부착된 도전성 볼 또는 배선 본드와 같은 복수개의 외장 전기 커넥터를 더 포함할 수 있다.
본 발명에 따른 마이크로전자 워크피스의 다른 실시예는 집적 회로 및 집적 회로에 전기적으로 결합된 구리 본드 패드를 포함하는 복수개의 마이크로전자 다이를 갖는 기판을 포함한다. 이 실시예는 워크피스상의 유전체 구조 및 서로 전기적으로 고립되고 대응하는 본드 패드 위에 위치한 복수개의 도전성 캡을 더 포함한다. 이 실시예의 유전체 구조는 워크피스 상의 제1 유전층, 제1 유전층 상의 제2 유전층, 및 제2 유전층 상의 제3 유전층을 포함한다. 유전체 구조는 대응하는 구리 본드 패드와 정렬된 측벽을 갖는 복수개의 개구를 더 포함한다. 개별 개구는 제2와 제3 유전층 사이 또는 측벽을 따르는 다른 적절한 위치에 측방향 숄더를 갖는다. 도전성 캡은 본드 패드 위의 대응하는 개구 내에 위치되고, 개별 캡은 대응하는 개구의 숄더에 맞물리는 스텝을 갖는다.
본 발명의 수개의 실시예는 반도체 장치상의 구리 본드 패드를 참조로 이하에서 설명되며, 이하에 설명된 구조는 다른 유형의 마이크로전자 장치에 대해서도 이용될 수 있다. 또한, 밴드 패드는 구리 본드 패드에 국한되지 않으나, 다르게는 은, 금 또는 다른 적절한 재료일 수 있다. 더욱이, 본 발명의 다른 실시예는 이하 설명하는 것과는 다른 구성 또는 부품을 가질 수 있다. 그러므로 본 발명의 수개의 실시예는 부가적 구성 요소를 가질 수 있으며, 도 3 내지 5c를 참조로 설명되는 구성 요소의 일부를 가지지 않을 수도 있다.
2. 구리 본드 패드 상의 자기 정렬된 캡의 실시예
도 3은 땜납 볼, 배선 본드, 재배선층의 금속화, 또는 다른 외장 노출 도전성 커넥터에 대한 접촉 사이트를 제공하기 위하여 본드 패드상의 복수개의 보호 캡을 포함하는 마이크로전자 워크피스(300)의 일부를 도시하는 횡단면도이다. 마이크로전자 워크피스(300)는 기판(310)의 내부 및/또는 상에 형성된 복수개의 다이(320)를 갖는 기판(310)을 포함한다. 다이(320)는 집적 회로(330) 및 집적 회로(330)에 전기적으로 결합된 본드 패드(340)를 포함한다. 본드 패드(340)는 일반적으로 구리 패드이나, 본드 패드(340)는 은 패드, 금 패드, 또는 다른 적절한 도전성 패드일 수 있다. 워크피스(300)는 본드 패드(340) 위에 일정한 패턴으로 정렬된 복수개의 개구(352)를 갖는 유전체 구조체(350)를 더 포함한다. 보다 상세하게는 개구(352)는 외장 장치에 결합되는 개별 본드 패드(340)의 적어도 일부를 노출하도록 구성된다. 워크피스는 본드 패드(340)를 덮으며 개구(352)의 측벽에 부착되는 복수개의 캡(360)을 더 포함한다. 이하에 더욱 상세히 설명하는 것처럼, 캡(360)은 대응하는 본드 패드(340)와 자기 정렬되어, 개별 마스크가 개구(352)내에서 캡(360)을 전기적으로 고립하는 데 이용되지 않는다. 도 1 및 2에 도시된 종래의 구조와 비교하여, 캡(360)은 (a) 제조에 있어 휠씬 저렴하며, (b) 산소 및 습도에 대항하여 더 나은 보호성을 제공한다.
도 4a-4d는 도 3에 도시된 캡(360)의 일 구성 요소를 제조하는 공정의 순차적 단계에서의 워크피스(300)를 도시하는 횡단면도이다. 도 3-4d에서 동일한 부품에 대해 동일한 도면 부호를 병기하였다. 도 4a는 이 공정의 초기 단계를 도시하는 것으로서, 유전체 구조(350)는 기판(310) 상에 피착되었지만, 본드 패드(340)는 아직 유전체 구조(350)를 통과하여 노출되지는 않았다. 이 실시예에서, 유전체 구조(350)는 제1 유전층(410), 제1 유전층(410) 상의 제2 유전층(412), 제2 유전층(412) 상의 제3 유전층(414)을 포함한다. 제1 유전층(410)은 실리콘 이산화물일 수 있고, 제2 유전층(412)은 실리콘 질화물일 수 있다. 제1 및 제2 유전층(410 및 412)은 약 0.5㎛ 내지 4㎛의 결합 두께를 가지며, 이들 층은 일반적으로 약 1㎛ 내지 1.5㎛의 총 두께를 갖는다. 제3 유전층(414)은 제2 유전층(412) 상의 영구 마스크를 형성하기 위한 중합체 또는 다른 적절한 유전 재료일 수 있다. 예를 들면, 제3 유전층(414)은 약 2-10마이크론의 두께로 피착되는 광 활성 재료일 수 있다. 제3 유전층(414)의 일 특정 실시예는 4마이크론 두께의 폴리벤즈옥사졸(polybenzoxazole:PBO) 층이다. 이하 상세히 설명되는 것처럼, 제3 유전층(414)은 순차 평탄화 공정에서 본드 패드(340) 위에 디싱(dishing)을 방지하도록 구성된다. 제3 유전층(414)은 보다 상세하게는 순차적인 화학 기계적 평탄화 단계 동안 과도한 부식으로부터 본드 패드(340) 및 본드 패드(340) 위의 금속층을 보호하기에 충분한 두께를 갖는다. 워크피스(300)는 구리가 유전체 구조(350)로 확산되는 것을 방지하기 위하여 구리 본드 패드(340)와 유전체 구조(350) 사이에서 확산 장벽(415)을 더 포함할 수 있다. 일 실시예에서, 확산 장벽(415)은 300Å 두께의 실리콘 탄화물층이다. 유전층(410, 412, 414 및 415)은 모두 적절한 화학 기상 증착, 스퍼터링 또는 이들 재료들을 피착하기 위한 다른 기지의 공정을 이용하여 피착될 수 있다.
도 4b는 순차 단계로서, 개구(352)가 본드 패드(340)의 일부분을 노출하기 위하여 유전체 구조(350)를 통과하여 형성되었다. 개구(352)는 측벽(420) 및 측벽(420)을 따르는 숄더(422)를 갖는다. 숄더(422)는 측벽(420)에 대해 횡방향으로 연장하는 측방향 노치(notch) 또는 림(rim)일 수 있다. 예를 들면, 개구(352)는 일반적으로 본드 패드(340)의 최상층 표면에 평행하게 약 20㎛ 내지 120㎛의 횡단 면적, 보다 일반적으로는 40㎛ 내지 100㎛의 횡단 면적을 갖는다. 일 실시예에서, 제3 유전층(414)은 PBO로 구성되고, 개구(352)는 본드 패드(340)와 정렬된 홀을 갖는 마스크를 생성하기 위하여 PBO를 노출 및 현상시킴에 의해 형성된다. 다음으로 본드 패드(340) 위의 제2 유전층(412), 제1 유전층(410) 및 확산 장벽(415)이 본드 패드(340)의 상부 표면을 노출하도록 에칭된다. 개구(352)를 에칭한 이후에, 워크피스(300)는 광 플라즈마 클린-업을 이용하여 세정된다. 플라즈마 클린-업은 또한 제2 유전층(412)과 제3 유전층(414) 사이의 인터페이스에서 숄더(422)를 형성하기 위하여 제3 유전층(414)을 부식시킨다.
도 4c는 캡을 위한 도전성 재료가 워크피스 상에서 피착된 이후의 순차 단계에서의 워크피스(300)를 도시하는 도면이다. 일 실시예에서, 워크피스(300)는 유전체 구조(350) 및 본드 패드(340) 위에 피착된 제1 도전층(430) 및 제1 도전층(430) 위에 피착된 제2 도전층(440)을 포함한다. 예를 들면, 제1 도전층(430)은 (a) 본드 패드(340)와 제2 도전층(440) 사이에서 재료의 이동 또는 확산을 방지하기 위한 장벽, 및/또는 (b) 유전체 구조(350) 및 본드 패드(340)에 대한 접착을 제공하는 선택적인 중간층일 수 있다. 구리 본드 패드의 경우에, 제1 도전층(430)은 일반적으로 약 300Å 내지 500Å 두께를 갖는 장벽/접착층이며, 제2 도전층(440)은 일반적으로 약 5000Å 내지 30000Å의 두께를 갖는 금속층이다. 제1 도전층(430)은 Ta, TaN, TiN, WNx 또는 구리가 유전체 구조(350) 및/또는 제2 도전층(440)으로 확산하는 것을 방지하는 다른 적절한 재료로 구성될 수 있다. 제2 도전층(440)은 약 8000Å 내지 20000Å의 두께를 갖는 알루미늄층일 수 있다. 제2 도전층(440)은 다르게는 니켈 또는 다른 적절한 금속일 수 있다. 니켈 제2 도전층(440)의 경우에, 구리가 니켈쪽으로 확산되지 않으므로 제1 도전층(430)이 필요하지 않다. 제1 및 제2 도전층(430 및 440)은 측벽(420) 및 숄더(422)에 정합한다. 결과적으로, 제1 및 제2 도전층(430 및 440)은 숄더(422)와 동일하게 설치되는 스텝(442)을 갖는다. 스텝(442)과 숄더(422) 사이의 인터페이스는 산소 및 습도가 본드 패드(340)에 도달하는 것을 차단하기 위한 강력한 장벽을 제공한다. 제1 및 제2 도전층(430 및 440)은 또한 유전체 구조(350)의 경우보다 얇은 결합 두께를 가져서, 이들 도전층은 유전체 구조(350) 내의 개구를 완전히 채우지는 않는다. 일 실시예에서, 제1 및 제2 도전층(430 및 440)의 결합 두께는 약 1㎛ 내지 3㎛여서, 도전층을 피착한 직후에 개구(352) 내에 도전 재료가 없는 큰 보이드(void)가 존재한다.
도 4d는 캡(460)이 본드 패드(340) 위에 형성된 이후의 워크피스(300)를 도시한다. 캡(460)은 도 3에 도시된 캡(360) 중 하나의 실시예이다. 캡(460)은 제3 유전층(414)의 최상층 표면으로부터 제1 및 제2 도전층(430 및 440)의 상부 부분을 제거하기 위하여 워크피스(300)를 평탄화함에 의해 형성된다. 워크피스(300)는 워크피스(300)를 평탄화 매체(도시 없음)에 대향하여 위치시키고, 워크피스 및/또는 평탄화 매체를 서로에 대해 이동시킴에 의해 평탄화될 수 있다. 평탄화 공정은 본드 패드(340) 위로 제1 및 제2 도전층(430 및 440)의 부분을 과도하게 부식시키지 않고 제3 유전층(414)의 최상층 표면으로부터 제1 및 제2 도전층(430 및 440)의 상부 부분을 제거한다. 제3 유전층(414)의 상대적으로 큰 두께로 인하여 폴리싱 패드가 제2 도전층(440) 내에 허용 불가능한 "디싱"을 초래할 정도까지 개구로 돌출하는 것을 방지하므로, 제3 유전층(414)은 본드 패드(340) 위의 제1 및 제2 도전층(430 및 440)의 부분을 보호한다. 본드 패드(340) 위의 제2 도전층(440)의 부분에 디싱이 없지만, 일부 디싱은 허용 가능하다. 도 4d에 도시된 것처럼, 제3 유전층(414)은 평탄화된 상부 표면(450)을 가지며, 캡(460)은 평탄화된 상부 표면(450)의 연장인 평탄화된 부분(462)을 갖는다. 평탄화 공정은 제2 도전층(440) 위로 제2 마스크를 형성할 필요 없이 본드 패드(340)상에 캡(460)을 전기적으로 고립시킨다. 그러므로 캡(460)은 본드 패드(340)와 자기(self) 정렬된다.
도 4d에 도시된 캡(460)의 일 측면은 도 1을 참조로 상술한 캡(40)에 비해 생산이 저렴할 것으로 예측된다는 점이다. 캡(460)은 유전체 구조(350)를 통과하는 개구(352)를 형성하기 위하여 단지 단일 마스크만을 이용하여 제조된다. 도 4d를 참조로 설명된 평탄화 공정이 제2 마스크를 이용하지 않고 유전체 구조(350)의 상부 표면으로부터 제1 및 제2 도전층(430 및 440)의 상부 표면을 제거하므로, 캡(460)은 본드 패드(340)와 자기 정렬된다. 도 4d에 도시된 캡(460)과는 대조적으로, 도 1에 도시된 캡(40)은 유전체층을 통과하는 개구를 형성하기 위한 제1 마스크 및 레지스트(50)를 패턴하기 위한 제2 마스크를 필요로 한다. 더우기, 도 1에 도시된 캡(40)은 도전층의 노출된 부분을 제거하기 위하여 고가의 반응성 이온 에칭을 필요로 하며, 레지스트(50)는 반드시 캡(40)으로부터 스트립되어야 한다. 캡(40)을 형성하기 위해 이용되는 단일 평탄화 공정은 워크피스 상에 제2 마스크를 형성하고, 반응성 이온 에칭을 이용하여 금속층을 에칭하고, 레지스트를 세정하는 것에 비해 훨씬 저렴하다. 그러므로, 도 4d에 도시된 캡(460)은 생산 비용면에서 효율적인 것으로 기대된다.
도 4d에 도시된 캡(460)의 일 측면은 또한 구리 본드 패드(40)의 매우 우수한 보호를 제공할 것으로 기대된다. 첫째, 제1 도전층(430)은 측벽(420)에 본드 또는 접착하고, 제2 도전층(440)은 제1 도전층(430)에 본드한다. 둘째, 캡(460)과 유전체 구조(350) 사이의 인터페이스의 길이는 상대적으로 길다. 결과적으로, 산소 및 습도가 구리 본드 패드(340)에 도달할 확률은 더 적다. 셋째, 숄더(422)와 스텝(442) 사이의 인터페이스는 공기 및 습도가 구리 본드 패드(340)에 도달하는 것을 더욱 방지한다. 제2 도전층(440)은 일반적으로 유전체 구조(350) 보다 더 높은 열 확산 계수를 갖는다. 결과적으로, 제2 도전층(440)이 제2 도전층(440)이 피착된 이후에 냉각되는 경우, 유전체 구조(350)가 접촉하는 것보다 더욱 내부적으로 아래로 접촉하여, 스텝(442)은 숄더(422)에 대해 아래 방향으로 눌려진다. 제2 도전층(440)은 산소, 습도 또는 다른 오염물이 본드 패드(340)에 도달하는 것을 더욱 방지하고자 스텝(442)과 숄더(422) 사이에 실(seal)을 효과적으로 형성한다.
캡(460)의 다른 측면은 유전체 구조가 마스크 없이 제1 및 제2 도전층(430 및 440)의 상부 부분을 제거하기 위하여 화학-기계적 평탄화를 이용하는 것을 가능하게 한다는 점이다. 본 발명의 이전에는, 화학-기계적 평탄화는 폴리싱 패드가 개구로 돌출하고 캡의 디싱을 초래할 것이므로 제1 및 제2 도전층(430 및 440)의 상부 부분을 제거하기 위한 실행 가능한 선택 사항이 아닌 것으로 간주되었다. 도 4a-4d에 도시된 공정의 실시예는 유전체 구조(350)를 본드 패드(340) 위의 영역에서의 제2 도전층(440)의 디싱을 방지하거나 또는 적어도 약화시키도록 구성함에 의해 화학-기계적 평탄화의 이용을 가능하게 한다. 예를 들면, 도 4a-4d에 도시된 공정의 일 특정 실시예는 제3 유전층(414)을 약 4마이크론 두께까지 형성하여, 평탄화 패드가 제1 및 제2 도전층(430 및 440)의 상부 부분이 제3 유전층(414)으로부터 제어되기 이전에 허용 불가능한 정도로 제2 도전층(440)으로 "디시(dish)"하지 않는다.
도 5a-5c는 도 3에 도시된 캡(360) 중 하나의 다른 실시예를 한정하는 캡을 형성하기 위한 방법을 도시한다. 도 3-5c에서 동일한 참조 번호는 동일한 부품을 나타낸다. 도 5a는 이 실시예의 초기 단계로서, 워크피스(300)는 제1 유전층(510) 및 제2 유전층(512)을 포함하는 유전체 구조(505)를 갖는다. 제1 유전층(510)은 실리콘 이산화물일 수 있고, 제2 유전층(512)은 실리콘 질화물일 수 있다. 워크피스(300)는 구리가 유전체 구조(505)로 확산되는 것을 방지하기 위하여 구리 본드 패드(340) 및 유전체 구조(505) 사이에 장벽층(513)을 더 포함할 수 있다. 유전체(505)는 본드 패드(340)로부터 돌출하는 측벽(520)을 갖는 개구(352)를 더 포함한다. 제1 및 제2 유전층(510 및 512)은 기판(310) 상에 피착될 수 있으며, 다음으로 개구(352)는 마스크를 이용하여 제1 및 제2 유전층(510 및 512)을 통과하여 에칭될 수 있다. 마스크는 다음으로 워크피스(300)로부터 스트리핑(stripping)된다.
도 5b는 이 방법의 다음 단계에서의 워크피스(300)를 도시한다. 이 단계에서, 워크피스는 제2 유전층(512) 및 본드 패드(340) 위에 피착되는 제1 도전층(530)을 포함한다. 워크피스는 제1 도전층(530) 위에 피착되는 제2 도전층(540) 및 제2 도전층(540) 위에 피착되는 희생 재료(550)를 더 포함한다. 제1 도전층(530)은 장벽층일 수 있고, 제2 도전층(540)은 알루미늄 또는 다른 적절한 금속일 수 있으며, 희생 재료(550)는 레지스트일 수 있다. 제1 및 제2 도전층(530 및 540)의 구조 및 성분은 도 4a-d를 참조로 상술한 제1 및 제2 도전층(430 및 440)과 동일할 수 있다.
도 5c는 본드 패드(340) 위로 캡(560)을 형성하기 위하여 평탄화 공정을 이용하여 제1 및 제2 도전층(530 및 540)의 상부 부분이 제거된 이후의 워크피스(300)를 도시한다. 이 실시예에서, 제1 및 제2 도전층(530 및 540)의 상부 부분은 워크피스(300)를 평탄화 매체에 대항하여 가압하고 워크피스 및/또는 평탄화 매체를 서로에 대해 화학-기계적 평탄화 공정으로 이동시킴에 의해 워크피스(300)로부터 제거된다. 결과적으로, 제2 유전층(512)은 평탄화된 표면(515)을 가지며, 캡(560)은 평탄화된 부분(562)을 갖는다.
전술한 것으로부터, 본 발명의 특정 실시예는 단지 이해를 목적으로 기술된 것으로, 본 발명의 기술 사상 및 범위에서 벋어나지 않고도 다양한 변형이 가능하다 할 것이다. 예를 들면, 도 4d 및 5c를 참조로 상술한 평탄화 공정은 순수한 기계적 공정 또는 화학 기계적 공정일 수 있다. 더욱이, 본드 패드, 도전층 및 유전층은 상이한 재료로 구성될 수 있으며, 상술한 것과는 다른 두께를 가질 수 있다. 또한, 재배선 구조가 유전체 구조 및 캡의 상부에 제조될 수 있어서, 재배선 구조의 금속화는 본드 패드 위에서 캡에 전기적으로 결합된다. 따라서, 본 발명은 첨부된 청구 범위를 제외하고는 한정되지 않는다.

Claims (59)

  1. 마이크로전자 장치 제조시 본드 패드 상에 범프 사이트를 형성하는 방법에 있어서,
    복수개의 다이를 갖는 마이크로전자 워크피스를 제공하는 단계 - 개별 다이는 집적 회로 및 상기 집적 회로에 전기적으로 결합되는 본드 패드를 포함함 - ;
    상기 워크피스 상에 패시베이션 구조를 형성하는 단계;
    상기 본드 패드를 적어도 부분적으로 노출하도록 상기 패시베이션 구조 내에 개구를 생성하는 단계;
    상기 패시베이션 구조 및 상기 본드 패드 위에 외장 금속층을 피착하는 단계; 및
    상기 패시베이션 구조로부터 상기 외장 금속층의 부분을 제거하는 방식으로 상기 워크피스를 평탄화 매체에 대향하여 위치시키고 상기 워크피스 및/또는 상기 평탄화 매체를 서로에 대해 이동시킴에 의해 상기 워크피스를 평탄화하는 단계
    를 포함하는 방법.
  2. 청구항 1에 있어서, 상기 금속층을 피착하는 단계는 상기 금속층이 상기 워크피스를 평탄화하기 이전에 상기 패시베이션 구조 내의 개구를 완전히 채우지 않도록 상기 패시베이션 구조의 두께보다 더 얇도록 상기 금속층을 피착하는 단계를 포함하는, 방법.
  3. 청구항 1에 있어서, 상기 외장 금속층을 피착하기 이전에 상기 패시베이션 및 본드 패드 상에 중간층을 형성하는 단계를 더 포함하는, 방법.
  4. 청구항 1에 있어서, 상기 본드 패드는 구리이고, 상기 중간층은 구리가 상기 외장 금속층으로 확산되는 것을 방지하는 장벽층인, 방법.
  5. 청구항 1에 있어서, 상기 본드 패드는 구리를 포함하며, 상기 방법은 상기 본드 패드 및 상기 패시베이션 구조 위에 중간층을 피착하는 단계를 더 포함하며,
    상기 패시베이션 구조를 형성하는 단계는 워크피스 위에 제1 유전층을, 상기 제1 유전층 위에 제2 유전층을, 상기 제2 유전층 위에 광활성 제3 유전층을 피착하는 단계를 포함하며,
    상기 패시베이션 구조 내에 개구를 생성하는 단계는 상기 광활성 제3 유전층이 상기 본드 패드와 정렬된 홀을 가지도록 현상하는 단계, 대응하는 본드 패드로부터 돌출하는 측벽을 갖는 개구를 형성하기 위하여 제1 및 제2 유전층을 통과하여 에칭하는 단계, 및 상기 측벽에 횡방향으로 연장하는 상기 개구 내의 숄더를 형성하는 단계를 포함하며,
    상기 외장 금속층을 피착하는 단계는 상기 중간층 위에 알루미늄층을 피착하는 단계를 포함하며,
    상기 워크피스를 평탄화하는 단계는 상기 본드 패드 위에 자기 정렬된 캡을 남기도록 상기 제3 유전층의 최상층 표면으로부터 상기 장벽층 및 상기 외장 금속층의 부분들의 화학-기계적 평탄화 단계를 포함하는, 방법.
  6. 청구항 5에 있어서, 상기 제3 유전층은 PBO를 포함하는, 방법.
  7. 청구항 5에 있어서, 상기 중간층은 탄탈, 티타늄 및/또는 텅스텐을 포함하는 장벽층인, 방법.
  8. 청구항 1에 있어서, 상기 방법은 상기 외장 금속층을 피착하기 이전에 상기 본드 패드 및 상기 개구의 측벽 위에 확산 장벽 재료를 피착하는 단계, 상기 워크피스를 평탄화하기 이전에 상기 금속층 위에 희생 재료를 피착하는 단계, 및 상기 워크피스를 평탄화한 이후에 상기 희생 재료의 나머지 부분을 스트리핑하는 단계를 더 포함하며,
    패시베이션 구조를 형성하는 단계는 상기 워크피스 위에 제1 유전층을 피착하고, 상기 제1 유전층 위에 제2 유전층을 피착하는 단계를 포함하며,
    상기 패시베이션 구조 내에 개구를 생성하는 단계는 상기 제2 유전층 위에 마스크를 형성하는 단계, 상기 본드 패드 위에 상기 개구를 형성하기 위하여 상기 제1 및 제2 유전층을 에칭하는 단계, 및 상기 마스크를 제거하는 단계를 포함하며,
    외장 금속층을 피착하는 단계는 상기 장벽 재료 위에 알루미늄층을 피착하는 단계를 포함하며,
    상기 워크피스를 평탄화하는 단계는 상기 워크피스로부터 상기 희생 재료의 나머지 부분을 스트리핑하기 이전에 상기 본드 패드 위에 자기 정렬된 캡을 남기도록 상기 제2 유전층의 최상층 표면으로부터 상기 장벽 재료 및 상기 외장 금속층의 부분들을 화학 기계적으로 평탄화하는 단계를 포함하는, 방법.
  9. 청구항 1에 있어서, 상기 패시베이션 구조는 상기 워크피스 위의 제1 유전층, 상기 제1 유전층 상의 제2 유전층, 및 상기 제2 유전층 상의 광활성 재료로 구성된 제3 유전층을 가지며, 상기 패시베이션 구조 내에 개구를 생성하는 단계는 상기 본드 패드와 정렬된 홀을 갖도록 상기 광활성 제3 유전층을 현상하고, 상기 제1, 제2 및 제3 유전층을 통과하여 연장하고 대응하는 본드 패드로부터 돌출하는 측벽을 갖는 개구를 형성하도록 상기 제1 및 제2 유전층을 통과하여 에칭하는 단계를 포함하는, 방법.
  10. 청구항 9에 있어서, 상기 개구를 형성하는 단계는 상기 측벽으로 횡방향으로 연장하는 개구 내의 숄더를 형성하는 단계를 더 포함하는, 방법.
  11. 청구항 1에 있어서, 상기 패시베이션 구조를 형성하는 단계는 상기 워크피스 위에 하위 유전층을 피착하는 단계, 상기 하위 유전층 위에 상위 유전층을 제조하는 단계, 및 상기 하위 및 상위 유전층을 통과하는 개구를 형성하는 단계를 포함하고, 상기 상위 유전층은 평탄화 단계 동안 본드 패드 위의 장벽층 부분으로의 디싱을 방지하도록 구성된 두께를 갖는, 방법.
  12. 청구항 11에 있어서, 상기 제3 유전층은 약 4㎛의 두께를 갖는, 방법.
  13. 청구항 1에 있어서, 상기 패시베이션 구조를 형성하는 단계는 상기 워크피스 위에 제1 유전층을 피착하는 단계, 상기 제1 유전층위로 제2 유전층을 피착하는 단계, 상기 제2 유전층 위에 PBO의 광활성 제3 유전층을 피착하는 단계, 상기 본드 패드와 정렬된 홀을 가지도록 상기 제3 유전층을 현상하는 단계, 및 상기 개구를 형성하도록 상기 제1 및 제2 유전층을 통과하여 에칭하는 단계를 포함하며, 상기 개구는 상기 제1, 제2 및 제3 유전층을 통과하여 연장하고 상기 본드 패드로부터 돌출하는, 방법.
  14. 청구항 13에 있어서, 상기 PBO의 제3 유전층은 약 4㎛의 두께를 갖는, 방법.
  15. 마이크로전자 장치 제조시 본드 패드 상에 범프 사이트를 형성하는 방법으로서,
    복수개의 다이를 갖는 마이크로전자 워크피스를 제공하는 단계 - 개별 다이는 집적 회로 및 상기 집적 회로에 전기적으로 결합된 본드 패드를 포함함 - ;
    유전체 구조를 구성하는 단계 - 상기 유전체 구조는 대응하는 본드 패드와 정렬된 개구를 가지며, 상기 개구는 (a) 상기 본드 패드를 적어도 부분적으로 노출하도록 배치된 측벽 및 (b) 상기 측벽에 대하여 횡방향으로 돌출하는 숄더를 포함함 - ;
    상기 유전체 구조 및 상기 본드 패드 위에 금속층을 피착하는 단계 - 상기 금속층은 상기 개구 내의 숄더와 동일하게 설치되는 스텝(step)을 가짐 - ; 및
    상기 워크피스를 평탄화 매체에 대향하여 위치시키고 상기 워크피스 및/또는 상기 평탄화 매체를 서로에 대해 이동시킴에 의해 상기 본드 패드 위에 자기 정렬된 캡을 형성하기 위하여 상기 유전체 구조의 상부 부분으로부터 상기 금속층의 부분을 제거하는 단계
    를 포함하는, 방법.
  16. 청구항 15에 있어서, 유전체 구조를 구성하는 상기 단계는 상기 워크피스 위에 제1 유전층을 피착하는 단계, 상기 제1 유전층 위에 제2 유전층을 피착하는 단계, 상기 제2 유전층 위에 광활성 제3 유전층을 피착하는 단계, 상기 본드 패드와 정렬된 홀을 가지도록 상기 제3 유전층을 현상하는 단계, 및 상기 개구를 형성하도록 상기 제1 및 제2 유전층을 통과하여 에칭하는 단계를 포함하며, 상기 개구의 측벽은 상기 제1, 제2 및 제3 유전층을 통과하여 연장하고 상기 본드 패드로부터 돌출하는, 방법.
  17. 청구항 16에 있어서, 상기 제2 유전층의 상부 표면이 상기 제3 유전층의 하부 표면을 넘어서 상기 개구 안쪽으로 측방향으로 돌출하도록 상기 제3 유전층을 부식시킴에 의해 상기 숄더를 형성하는 단계를 더 포함하는, 방법.
  18. 청구항 16에 있어서, 상기 제3 유전층은 PBO를 포함하는, 방법.
  19. 청구항 16에 있어서, 상기 제3 유전층은 평탄화 단계 동안 상기 본드 패드 위의 알루미늄층의 부분을 통과하는 디싱을 방지하도록 구성된 두께를 갖는, 방법.
  20. 청구항 15에 있어서, (a) 상기 금속층을 피착하기 이전에 상기 유전체 구조 상으로 중간층을 피착하는 단계, 및 (b) 분리된 장벽층 부분 및 분리된 금속층 부분을 갖는 자기 정렬된 캡을 형성하기 위하여 상기 워크피스를 평탄화함에 의해 상기 유전체 구조의 상부 부분으로부터 상기 금속층 및 상기 중간층 모두의 부분들을 제거하는 단계를 더 포함하는, 방법.
  21. 청구항 20에 있어서, 상기 본드 패드는 구리, 은 및/또는 금을 포함하는, 방법.
  22. 마이크로전자 장치의 제조시 구리 본드 패드 상에 범프 사이트를 형성하는 방법으로서,
    복수개의 다이를 갖는 마이크로전자 워크피스를 제공하는 단계 - 개별 다이는 집적 회로 및 상기 집적 회로에 전기적으로 결합된 구리 본드 패드를 포함함 - ;
    상기 워크피스 상에 유전체 구조를 구성하는 단계 - 상기 유전체 구조는 개별 구리 본드 패드를 적어도 부분적으로 노출하도록 정렬된 개구를 가짐 - ;
    상기 유전체 구조 및 상기 본드 패드의 상기 노출된 부분상에 장벽층을 형성하는 단계;
    상기 장벽층 상에 알루미늄층을 피착하는 단계;
    상기 알루미늄층을 희생 재료로 코팅하는 단계;
    상기 워크피스를 평탄화 매체에 대향하여 위치시키고 상기 워크피스 및/또는 상기 평탄화 매체를 서로에 대해 이동시킴에 의해 상기 유전체 구조의 상부 부분으로부터 상기 희생 재료, 상기 알루미늄층 및 상기 장벽층의 부분들을 제거하는 단계; 및
    상기 희생 재료의 나머지 부분들을 상기 워크피스로부터 제거하는 단계
    를 포함하는 방법.
  23. 마이크로전자 장치 제조시 본드 패드 상에 범프 사이트를 형성하는 방법으로서,
    복수개의 다이를 갖는 마이크로전자 워크피스를 제공하는 단계 - 개별 다이는 집적 회로 및 상기 집적 회로에 전기적으로 결합된 본드 패드를 포함함 - ;
    상기 워크피스 상에 유전체 구조를 구성하는 단계 - 상기 유전체 구조는 대응하는 본드 패드와 정렬된 개구를 가짐 - ;
    상기 유전체 구조 및 상기 본드 패드 위에 도전성 캡층을 피착하는 단계; 및
    대응하는 구리 본드 패드와 자기 정렬된 분리된 캡층 부분들을 포함하는 캡을 형성하기 위하여 상기 캡층 위에 마스크를 형성하지 않고 상기 워크피스로부터 상기 캡층의 부분을 제거하는 단계
    를 포함하는 방법.
  24. 청구항 23에 있어서, 유전체 구조를 구성하는 상기 단계는 상기 워크피스 위에 제1 유전층을 피착하는 단계, 상기 제1 유전층 위에 제2 유전층을 피착하는 단계, 상기 제2 유전층 위에 광활성 제3 유전층을 피착하는 단계, 상기 본드 패드와 정렬된 홀을 갖도록 상기 제3 유전층을 현상하는 단계, 및 상기 개구를 형성하기 위하여 상기 제1 및 제2 유전층을 통과하여 에칭하는 단계를 포함하며, 상기 개구는 상기 제1, 제2 및 제3 유전층을 통과하여 연장하고 상기 본드 패드로부터 돌출하는 측벽을 갖는, 방법.
  25. 청구항 24에 있어서, 상기 제2 유전층의 상부 표면이 상기 제3 유전층의 하부 표면을 넘어서 상기 개구 안쪽으로 측방향으로 돌출하도록 상기 제3 유전층을 부식시킴에 의해 상기 개구 내에 숄더를 형성하는 단계를 더 포함하는, 방법.
  26. 청구항 24에 있어서, 마스크를 형성하지 않고 상기 캡층의 부분을 제거하는 상기 단계는 화학-기계적 평탄화 공정을 이용하여 상기 워크피스를 평탄화하는 단계를 포함하는, 방법.
  27. 청구항 23에 있어서, 상기 본드 패드 및 상기 개구의 측벽 위의 확산 장벽 재료를 피착함에 의해 상기 유전체 구조 위에 도전성 장벽층을 형성하는 단계를 더 포함하며,
    상기 워크피스 위에 제1 유전층을 피착하고, 상기 제1 유전층 위에 제2 유전층을 피착하고, 상기 제2 유전층 위에 광활성 제3 유전층을 피착함에 의해 패시베이션 구조를 형성하는 단계 및 상기 본드 패드와 정렬된 홀을 갖도록 상기 광활성 제3 유전층을 현상하고 (a) 대응하는 본드 패드로부터 돌출하는 측벽 및 (b) 상기 측벽에 횡방향으로 연장하는 숄더를 갖는 개구를 형성하도록 상기 제1 및 제2 유전층을 통과하여 에칭함에 의해 상기 패시베이션 구조를 통과하는 개구를 생성하는 단계를 포함하며,
    캡층을 피착하는 상기 단계는 상기 확산 장벽 재료에 알루미늄층을 피착하는 단계를 포함하며, 상기 알루미늄층 및 확산 장벽 재료는 상기 개구 내의 숄더와 동일하게 설치되는 스텝을 가지며,
    마스크를 형성하지 않고 상기 캡층 및 상기 장벽층의 부분을 제거하는 상기 단계는 본드 패드 위에 자기 정렬된 캡을 남겨두도록 상기 제3 유전층의 최상층 표면으로부터 상기 알루미늄층 및 상기 확산 장벽 재료의 부분들을 화학-기계적으로 평탄화하는 단계를 포함하는, 방법.
  28. 청구항 23에 있어서, 상기 본드 패드 및 상기 개구의 측벽 위에 확산 장벽 재료를 피착하고, 상기 워크피스를 평탄화하기 이전에 상기 탭층 위에 희생 재료를 피착하고, 상기 워크피스를 평탄화한 이후에 상기 희생 재료의 나머지 부분을 스트리핑함에 의해 상기 유전체 구조 위로 도전성 장벽층을 형성하는 단계를 더 포함하며,
    유전체 구조를 구성하는 상기 단계는 상기 워크피스 위에 제1 유전층을 피착하고, 상기 제1 유전층 위에 제2 유전층을 피착함에 의해 패시베이션 구조를 형성하는 단계 및 대응하는 상기 본드 패드로부터 돌출하는 측벽을 가지는 개구를 형성하도록 상기 제1 및 제2 유전층을 통과하는 에칭에 의해 상기 패시베이션 구조를 통과하는 개구를 생성하는 단계를 포함하며,
    캡층을 피착하는 상기 단계는 상기 확산 장벽 재료 위에 알루미늄층을 피착하는 단계를 포함하며,
    마스크를 형성하지 않고 상기 캡층 및 상기 장벽층의 부분을 제거하는 상기 단계는 상기 희생 재료의 나머지 부분을 상기 워크피스로부터 스트리핑하기 이전에 상기 본드 패드 위에 자기 정렬된 캡을 남겨두도록 상기 제2 유전층의 최상층 표면으로부터 상기 알루미늄층 및 상기 확산 장벽 재료의 부분들을 화학-기계적으로 평탄화하는 단계를 포함하는, 방법.
  29. 마이크로전자 워크피스로서,
    집적 회로 및 상기 집적 회로에 전기적으로 결합된 본드 패드를 포함하는 복수개의 마이크로전자 다이를 갖는 기판;
    대응하는 본드 패드로부터 돌출하는 측벽을 갖는 복수개의 개구를 갖는 유전체 구조; 및
    상기 본드 패드위의 분리된 도전성 캡층 부분들을 포함하는 복수개의 캡 - 상기 캡은 상기 캡층 위에 마스크층을 형성하지 않고 서로 전기적으로 분리되고 대응하는 본드 패드와 자기 정렬됨 -
    을 포함하는, 마이크로전자 워크피스.
  30. 청구항 29에 있어서, 상기 유전체 구조는 실리콘 이산화물을 포함하는 제1 유전층, 실리콘 질화물을 포함하는 제2 유전층 및 PBO를 포함하는 제3 유전층을 포함하는, 마이크로전자 워크피스.
  31. 청구항 29에 있어서, 상기 유전체 구조는 상기 워크피스 위의 제1 유전층, 상기 제1 유전층 상의 제2 유전층, 및 상기 제2 유전층 상의 제3 유전층을 갖는, 마이크로전자 워크피스.
  32. 청구항 31에 있어서, 상기 제3 유전층은 약 2㎛ 내지 10㎛이 두께를 가지며, 상기 캡은 상기 유전체 구조보다 얇은 두께를 갖는, 마이크로전자 워크피스.
  33. 청구항 31에 있어서, 상기 제3 유전층은 약 4㎛의 두께를 갖는 PBO 층을 포함하는, 마이크로전자 워크피스.
  34. 청구항 29에 있어서, 상기 개구는 상기 측벽으로 횡방향으로 연장하는 측벽을 따라 형성되는 숄더를 더 포함하는, 마이크로전자 워크피스.
  35. 청구항 34에 있어서,
    상기 유전체 구조는 상기 워크피스 위의 제1 유전층, 상기 제1 유전층 상의 제2 유전층, 및 상기 제2 유전층 상의 제3 유전층을 가지며,
    상기 숄더는 상기 제3 유전층의 하부 표면을 넘어서 상기 개구 안쪽으로 측방향으로 돌출하는 상기 제2 유전층의 상부 표면의 노출된 부분을 포함하는, 마이크로전자 워크피스.
  36. 청구항 29에 있어서, 상기 유전체 구조는 상기 워크피스 위의 제1 유전층 및 상기 제1 유전층 위의 제2 유전층을 포함하며, 상기 제2 유전층은 상기 탭들 사이에 노출된 최상층 표면을 갖는, 마이크로전자 워크피스.
  37. 청구항 29에 있어서, 상기 캡층과 상기 본드 패드 사이에 중간층을 더 포함하는, 마이크로전자 워크피스.
  38. 청구항 29에 있어서, 상기 본드 패드는 구리, 은 및/또는 금을 포함하는, 마이크로전자 워크피스.
  39. 청구항 29에 있어서, 상기 유전체 구조는 평탄화된 상부 표면을 가지며, 상기 캡은 상기 평탄화된 최상층 표면으로부터 연장하는 평탄화된 부분을 갖는, 마이크로전자 워크피스.
  40. 마이크로전자 워크피스로서,
    집적 회로 및 상기 집적 회로에 전기적으로 결합된 본드 패드를 포함하는 복수개의 마이크로전자 다이를 갖는 기판;
    상기 워크피스상의 유전체 구조 - 상기 유전체 구조는 평탄화된 상부 표면 및 대응하는 본드 패드로부터 돌출하는 측벽을 갖는 복수개의 개구를 가짐 - ; 및
    상기 본드 패드 위의 복수개의 도전성 캡 - 개별 캡은 상기 유전체 구조의 상기 평탄화된 상부 표면으로부터 연장하는 평탄화된 부분을 가지며, 상기 유전체 구조보다 얇은 두께를 가짐 -
    를 포함하는, 마이크로전자 워크피스.
  41. 청구항 40에 있어서, 상기 캡은 구리의 확산을 방지하는 제1 도전층 및 제2 도전층을 포함하는, 마이크로전자 워크피스.
  42. 청구항 41에 있어서, 상기 제2 도전층은 알루미늄을 포함하는, 마이크로전자 워크피스.
  43. 청구항 40에 있어서, 상기 유전체 구조는 실리콘 이산화물을 포함하는 제1 유전층, 실리콘 질화물을 포함하는 제2 유전층, 및 PBO를 포함하는 제3 유전층을 포함하는, 마이크로전자 워크피스.
  44. 청구항 40에 있어서, 상기 유전체 구조는 상기 워크피스 위의 제1 유전층, 상기 제1 유전층 상의 제2 유전층, 및 상기 제2 유전층 상의 제3 유전층을 포함하는, 마이크로전자 워크피스.
  45. 청구항 44에 있어서, 상기 제3 유전층은 약 2㎛ 내지 10㎛의 두께를 갖는, 마이크로전자 워크피스.
  46. 청구항 44에 있어서, 상기 제3 유전층은 약 4㎛ 두께를 갖는 PBO층을 포함하는, 마이크로전자 워크피스.
  47. 청구항 44에 있어서, 상기 개구는 상기 측벽에 횡방향으로 연장하는 상기 측벽을 따른 숄더를 더 포함하는, 마이크로전자 워크피스.
  48. 청구항 47에 있어서,
    상기 유전체 구조는 상기 워크피스 위의 제1 유전층, 상기 제1 유전층 상의 제2 유전층, 및 상기 제2 유전층 상의 제3 유전층을 가지며,
    상기 숄더는 상기 제3 유전층의 하부 표면을 넘어 상기 개구 안쪽으로 측방향으로 돌출하는 상기 제2 유전층의 상부 표면의 노출된 부분을 포함하는, 마이크로전자 워크피스.
  49. 청구항 40에 있어서, 상기 유전체 구조는 상기 워크피스 위의 제1 유전층 및 상기 제1 유전층 상의 제2 유전층을 포함하며, 상기 제2 유전층은 상기 캡들 사이에 노출된 최상층 표면을 가지는, 마이크로전자 워크피스.
  50. 마이크로전자 워크피스로서,
    집적 회로 및 상기 집적 회로에 전기적으로 결합된 본드 패드를 포함하는 복수개의 마이크로전자 다이를 갖는 기판;
    상기 워크피스 상의 유전체 구조 - 상기 유전체 구조는 상기 워크피스 상의 제1 유전층, 상기 제1 유전층 상의 제2 유전층, 상기 제2 유전층 상의 제3 유전층, 및 대응하는 본드 패드와 정렬된 상기 유전체 구조를 통과하는 측벽을 갖는 복수개의 개구를 포함하며, 개별 개구는 상기 제2 및 제3 유전층 사이에 측방향 숄더를 가짐 - ;
    서로로부터 전기적으로 고립되고, 상기 본드 패드 위의 대응하는 개구 내에 위치한 복수개의 도전성 캡 - 개별 캡은 대응하는 개구의 숄더와 동일하게 설치된 스텝을 가짐 -
    을 포함하는 마이크로전자 워크피스.
  51. 청구항 50에 있어서, 상기 제1 유전층은 실리콘 이산화물을 포함하고, 상기 제2 유전층은 실리콘 질화물을 포함하며, 상기 제3 유전층은 PBO를 포함하는, 마이크로전자 워크피스.
  52. 청구항 50에 있어서, 상기 제3 유전층은 약 2㎛ 내지 10㎛의 두께를 갖는, 마이크로전자 워크피스.
  53. 청구항 50에 있어서, 상기 제3 유전층은 약 4㎛의 두께를 갖는 PBO층을 포함하는, 마이크로전자 워크피스.
  54. 청구항 50에 있어서, 상기 숄더는 상기 제3 유전층의 하부 표면을 넘어서 상기 개구 안쪽으로 측방향으로 돌출하는 상기 제2 유전층의 상부 표면의 노출된 부분을 포함하는, 마이크로전자 워크피스.
  55. 청구항 50에 있어서,
    상기 제1 유전층은 실리콘 이산화물을 포함하고, 상기 제2 유전층을 실리콘 질화물을 포함하고, 상기 제3 유전층은 약 4㎛ 두께를 갖는 PBO 층을 포함하며,
    상기 숄더는 상기 제3 유전층의 하부 표면을 넘어서 상기 개구 안쪽으로 측방향으로 돌출하는 상기 제2 유전층의 상부 표면의 노출된 부분을 포함하며;
    개별 캡은 장벽 재료 및 상기 장벽 재료를 덮는 알루미늄을 포함하는, 마이크로전자 워크피스.
  56. 마이크로전자 워크피스로서,
    집적 회로 및 상기 집적 회로에 전기적으로 결합된 본드 패드를 포함하는 복수개의 마이크로전자 다이를 갖는 기판;
    상기 워크피스상의 유전체 구조 - 상기 유전체 구조는 평탄화된 상부 표면 및 대응하는 본드 패드로부터 돌출하는 측벽을 갖는 복수개의 개구를 가짐 - ;
    상기 본드 패드 위의 복수개의 도전성 캡 - 개별 캡은 상기 유전체 구조의 평탄화된 상부 표면으로부터 연장하는 평탄화된 부분을 가짐 - ; 및
    상기 캡에 부착되는 외부로 노출된 전도성 커넥터
    를 포함하는, 마이크로전자 워크피스.
  57. 마이크로전자 워크피스로서,
    집적 회로 및 상기 집적 회로에 전기적으로 결합된 본드 패드를 포함하는 복수개의 마이크로전자 다이를 갖는 기판;
    상기 워크피스 상의 유전체 구조 - 상기 유전체 구조는 평탄화된 상부 표면 및 대응하는 본드 패드로부터 돌출하는 측벽을 갖는 복수개의 개구를 가지며, 상기 유전체 구조는 약 4㎛ 내지 10㎛의 두께를 가지며, 상기 개구는 약 20㎛ 내지 120㎛의 횡단면적을 가짐 - ; 및
    상기 본드 패드 위의 복수개의 도전성 캡 - 개별 캡은 상기 유전체 구조의 평탄화된 상부 표면으로부터 연장하는 평탄화된 부분을 가지며, 상기 개구가 상기 도전성 캡에 의해 완전히 채워지지 않도록 상기 유전체의 경우에 비해 얇은 두께를 가짐 -
    을 포함하는, 마이크로전자 워크피스.
  58. 청구항 57에 있어서, 상기 본드 패드에 전기적으로 결합된 외부로 노출된 전기 커넥터를 더 포함하는, 마이크로전자 워크피스.
  59. 청구항 57에 있어서, 상기 본드 패드는 구리, 은 및/또는 금을 포함하는, 마이크로전자 워크피스.
KR1020077018441A 2005-01-10 2007-08-10 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법 KR100918129B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/032,975 US7282433B2 (en) 2005-01-10 2005-01-10 Interconnect structures with bond-pads and methods of forming bump sites on bond-pads
US11/032,975 2005-01-10

Publications (2)

Publication Number Publication Date
KR20070096016A true KR20070096016A (ko) 2007-10-01
KR100918129B1 KR100918129B1 (ko) 2009-09-17

Family

ID=36282804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077018441A KR100918129B1 (ko) 2005-01-10 2007-08-10 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법

Country Status (6)

Country Link
US (3) US7282433B2 (ko)
EP (2) EP1842233B1 (ko)
JP (1) JP5321873B2 (ko)
KR (1) KR100918129B1 (ko)
TW (1) TWI387018B (ko)
WO (1) WO2006074470A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037832B1 (ko) * 2008-05-09 2011-05-31 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
WO2013033034A2 (en) * 2011-08-26 2013-03-07 Lawrence Livermore National Security, Llc Method for making high-density electrical interconnections using rivet bonds

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7282433B2 (en) * 2005-01-10 2007-10-16 Micron Technology, Inc. Interconnect structures with bond-pads and methods of forming bump sites on bond-pads
TW200638497A (en) * 2005-04-19 2006-11-01 Elan Microelectronics Corp Bumping process and bump structure
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US20070045812A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
US7271086B2 (en) * 2005-09-01 2007-09-18 Micron Technology, Inc. Microfeature workpieces and methods of forming a redistribution layer on microfeature workpieces
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US20070145367A1 (en) * 2005-12-27 2007-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit structure
KR100731081B1 (ko) * 2005-12-30 2007-06-22 동부일렉트로닉스 주식회사 패시베이션 형성 방법
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7745319B2 (en) 2006-08-22 2010-06-29 Micron Technology, Inc. System and method for fabricating a fin field effect transistor
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
KR20090075883A (ko) * 2006-10-31 2009-07-09 어드밴스드 마이크로 디바이시즈, 인코포레이티드 알루미늄 단자 금속층이 없는 금속화층 스택
DE102006051491A1 (de) * 2006-10-31 2008-05-15 Advanced Micro Devices, Inc., Sunnyvale Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
US8981548B2 (en) 2007-05-25 2015-03-17 Stats Chippac Ltd. Integrated circuit package system with relief
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7939949B2 (en) * 2007-09-27 2011-05-10 Micron Technology, Inc. Semiconductor device with copper wirebond sites and methods of making same
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8084854B2 (en) 2007-12-28 2011-12-27 Micron Technology, Inc. Pass-through 3D interconnect for microelectronic dies and associated systems and methods
US8253230B2 (en) 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
EP2304783A1 (en) * 2008-05-28 2011-04-06 MVM Technologies, Inc. Maskless process for solder bumps production
JP2010251687A (ja) * 2009-03-26 2010-11-04 Sanyo Electric Co Ltd 半導体装置
US8148257B1 (en) * 2010-09-30 2012-04-03 Infineon Technologies Ag Semiconductor structure and method for making same
KR101210352B1 (ko) 2011-02-15 2012-12-10 에스케이하이닉스 주식회사 반도체 패키지 및 그의 제조방법
US20130140671A1 (en) * 2011-12-06 2013-06-06 Win Semiconductors Corp. Compound semiconductor integrated circuit with three-dimensionally formed components
TWI473226B (zh) * 2012-01-09 2015-02-11 Win Semiconductors Corp 具有三維元件之化合物半導體積體電路
CN103208472B (zh) * 2012-01-12 2016-03-02 稳懋半导体股份有限公司 具有三维元件的复合物半导体集成电路
US9609752B1 (en) 2013-03-15 2017-03-28 Lockheed Martin Corporation Interconnect structure configured to control solder flow and method of manufacturing of same
US9487396B2 (en) * 2014-09-04 2016-11-08 Invensense, Inc. Release chemical protection for integrated complementary metal-oxide-semiconductor (CMOS) and micro-electro-mechanical (MEMS) devices
US9627224B2 (en) * 2015-03-30 2017-04-18 Stmicroelectronics, Inc. Semiconductor device with sloped sidewall and related methods

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5114826A (en) * 1989-12-28 1992-05-19 Ibm Corporation Photosensitive polyimide compositions
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
US5749997A (en) * 1995-12-27 1998-05-12 Industrial Technology Research Institute Composite bump tape automated bonding method and bonded structure
US5706977A (en) * 1996-03-04 1998-01-13 The Procter & Gamble Company Modular display device
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
US5702977A (en) * 1997-03-03 1997-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation method employing self-aligned and planarized trench fill dielectric layer
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6251528B1 (en) * 1998-01-09 2001-06-26 International Business Machines Corporation Method to plate C4 to copper stud
US6107180A (en) * 1998-01-30 2000-08-22 Motorola, Inc. Method for forming interconnect bumps on a semiconductor die
KR19990083024A (ko) * 1998-04-08 1999-11-25 윌리엄 비. 켐플러 구리 메탈리제이션를 위한 ｐｏ 플로우
US6268114B1 (en) * 1998-09-18 2001-07-31 Taiwan Semiconductor Manufacturing Company, Ltd Method for forming fine-pitched solder bumps
DE19843624C1 (de) * 1998-09-23 2000-06-15 Siemens Ag Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
US6130141A (en) * 1998-10-14 2000-10-10 Lucent Technologies Inc. Flip chip metallization
US6500750B1 (en) * 1999-04-05 2002-12-31 Motorola, Inc. Semiconductor device and method of formation
US6251775B1 (en) * 1999-04-23 2001-06-26 International Business Machines Corporation Self-aligned copper silicide formation for improved adhesion/electromigration
US6133136A (en) * 1999-05-19 2000-10-17 International Business Machines Corporation Robust interconnect structure
JP4420538B2 (ja) * 1999-07-23 2010-02-24 アバゴ・テクノロジーズ・ワイヤレス・アイピー（シンガポール）プライベート・リミテッド ウェーハパッケージの製造方法
US6423625B1 (en) * 1999-08-30 2002-07-23 Taiwan Semiconductor Manufacturing Company Ltd. Method of improving the bondability between Au wires and Cu bonding pads
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
US6451681B1 (en) * 1999-10-04 2002-09-17 Motorola, Inc. Method of forming copper interconnection utilizing aluminum capping film
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
TW441059B (en) * 2000-05-10 2001-06-16 Siliconware Precision Industries Co Ltd Semiconductor package substrate structure
US6294471B1 (en) * 2000-09-27 2001-09-25 Vanguard International Semiconductor Corporation Method of eliminating dishing effect in polishing of dielectric film
US6534396B1 (en) * 2000-10-10 2003-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. Patterned conductor layer pasivation method with dimensionally stabilized planarization
TW449813B (en) 2000-10-13 2001-08-11 Advanced Semiconductor Eng Semiconductor device with bump electrode
KR100370238B1 (ko) * 2000-10-20 2003-01-30 삼성전자 주식회사 반도체 소자의 본드패드 및 그 형성방법
US6542270B2 (en) * 2000-12-08 2003-04-01 Motorola, Inc. Interference-robust coded-modulation scheme for optical communications and method for modulating illumination for optical communications
US6534863B2 (en) * 2001-02-09 2003-03-18 International Business Machines Corporation Common ball-limiting metallurgy for I/O sites
JP2003100744A (ja) * 2001-09-21 2003-04-04 Ricoh Co Ltd 半導体装置及びその製造方法
US20030116845A1 (en) * 2001-12-21 2003-06-26 Bojkov Christo P. Waferlevel method for direct bumping on copper pads in integrated circuits
TW531874B (en) * 2002-04-11 2003-05-11 Taiwan Semiconductor Mfg Method for manufacturing pre-solder bumps of buildup substrate
US6596619B1 (en) * 2002-05-17 2003-07-22 Taiwan Semiconductor Manufacturing Company Method for fabricating an under bump metallization structure
TW557562B (en) * 2002-08-12 2003-10-11 Via Tech Inc Flip chip bonding structure and technology
JP2004281491A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体装置及びその製造方法
US20040232560A1 (en) * 2003-05-22 2004-11-25 Chao-Yuan Su Flip chip assembly process and substrate used therewith
JP2004356453A (ja) * 2003-05-30 2004-12-16 Trecenti Technologies Inc 半導体装置およびその製造方法
US7282433B2 (en) 2005-01-10 2007-10-16 Micron Technology, Inc. Interconnect structures with bond-pads and methods of forming bump sites on bond-pads

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037832B1 (ko) * 2008-05-09 2011-05-31 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
WO2013033034A2 (en) * 2011-08-26 2013-03-07 Lawrence Livermore National Security, Llc Method for making high-density electrical interconnections using rivet bonds
WO2013033034A3 (en) * 2011-08-26 2013-04-25 Lawrence Livermore National Security, Llc Method for making high-density electrical interconnections using rivet bonds

Also Published As

Publication number Publication date
US7939948B2 (en) 2011-05-10
US20060151880A1 (en) 2006-07-13
WO2006074470A1 (en) 2006-07-13
KR100918129B1 (ko) 2009-09-17
US7528064B2 (en) 2009-05-05
EP1842233B1 (en) 2017-05-24
US7282433B2 (en) 2007-10-16
US20090179330A1 (en) 2009-07-16
EP1842233A1 (en) 2007-10-10
JP5321873B2 (ja) 2013-10-23
TW200629451A (en) 2006-08-16
US20080032494A1 (en) 2008-02-07
JP2008527727A (ja) 2008-07-24
WO2006074470B1 (en) 2006-11-16
TWI387018B (zh) 2013-02-21
EP3220416A1 (en) 2017-09-20
EP3220416B1 (en) 2018-10-03

Similar Documents

Publication Publication Date Title
KR100918129B1 (ko) 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법
US7132750B2 (en) Semiconductor component having conductors with wire bondable metalization layers
KR100354596B1 (ko) 알루미늄 콘택트 형성 방법 및 집적 회로 구조체
CN100383938C (zh) 半导体装置及其制造方法
US5567981A (en) Bonding pad structure having an interposed rigid layer
USRE46618E1 (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
JP4775007B2 (ja) 半導体装置及びその製造方法
JP4564166B2 (ja) ウエハ・パッシベーション層の形成方法
US20060164110A1 (en) Semiconductor device and method of fabricating the same
KR20070104919A (ko) 플립 칩 장치를 제조하기 위한 구조 및 방법
US20110198751A1 (en) Bond pad with multiple layer over pad metallization and method of formation
US9035455B2 (en) Semiconductor device
US7495335B2 (en) Method of reducing process steps in metal line protective structure formation
US7553743B2 (en) Wafer bonding method of system in package
US6479376B1 (en) Process improvement for the creation of aluminum contact bumps
US7112881B2 (en) Semiconductor device
US6734042B2 (en) Semiconductor device and method for fabricating the same
US10796956B2 (en) Contact fabrication to mitigate undercut

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 10