JPH02220440A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02220440A JPH02220440A JP1040177A JP4017789A JPH02220440A JP H02220440 A JPH02220440 A JP H02220440A JP 1040177 A JP1040177 A JP 1040177A JP 4017789 A JP4017789 A JP 4017789A JP H02220440 A JPH02220440 A JP H02220440A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- film
- conductive material
- electrode
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000007747 plating Methods 0.000 claims abstract description 28
- 239000004020 conductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005260 corrosion Methods 0.000 claims abstract description 15
- 230000007797 corrosion Effects 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 14
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 description 69
- 239000010931 gold Substances 0.000 description 13
- 239000010949 copper Substances 0.000 description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法、特に半導体チップとパッケージ
を接続するためのバンプ電極の形成方法に関し、 コスト低減及びスループットを向上でき、高信鯨性のあ
るバンプ電極の形成方法を提供することを目的とし、 基板にバンプ電極を形成する半導体装置の製造方法にお
いて、前記基板の電極形成部を除く領域に第1のレジス
ト膜を形成し、第1のレジスト膜上にそれよりも厚(第
2のレジスト膜を形成する工程と、前記第2のレジスト
膜をマスクとして電極形成部に第1の導電材からなるバ
ンプ電極を形成する工程と、前記第2のレジスト膜を剥
離する工程と、前記第1のレジスト膜をマスクとしてバ
ンプ電極の周囲に、前記第1の導電材より耐腐食性のあ
る第2の導電材からなる金属膜をメッキする工程と、前
記第1のレジスト膜を剥離する工程とを含むことを特徴
とする半導体装置の製造方法を含み構成する。
を接続するためのバンプ電極の形成方法に関し、 コスト低減及びスループットを向上でき、高信鯨性のあ
るバンプ電極の形成方法を提供することを目的とし、 基板にバンプ電極を形成する半導体装置の製造方法にお
いて、前記基板の電極形成部を除く領域に第1のレジス
ト膜を形成し、第1のレジスト膜上にそれよりも厚(第
2のレジスト膜を形成する工程と、前記第2のレジスト
膜をマスクとして電極形成部に第1の導電材からなるバ
ンプ電極を形成する工程と、前記第2のレジスト膜を剥
離する工程と、前記第1のレジスト膜をマスクとしてバ
ンプ電極の周囲に、前記第1の導電材より耐腐食性のあ
る第2の導電材からなる金属膜をメッキする工程と、前
記第1のレジスト膜を剥離する工程とを含むことを特徴
とする半導体装置の製造方法を含み構成する。
本発明は、半導体装置の製造方法、特に半導体チップと
パッケージを接続するためのバンプ電極の形成方法に関
する。
パッケージを接続するためのバンプ電極の形成方法に関
する。
近年、半導体集積回路(IC)の高集積化、高信頼性、
コスト低減などの要求に伴い、各種メッキ技術が要求さ
れている。
コスト低減などの要求に伴い、各種メッキ技術が要求さ
れている。
例えば、高集積化のために箱型のストレートバンプ電極
の形成が必要であり、高信頼性のためには耐腐食性のあ
るメッキ膜が要求され、コスト低減には安いメッキ膜が
要請されている。
の形成が必要であり、高信頼性のためには耐腐食性のあ
るメッキ膜が要求され、コスト低減には安いメッキ膜が
要請されている。
従来、半導体基板に選択的にメッキするためにはレジス
トパターンをマスクとしているが、レジストが薄いと横
方向にもメッキがつき、メッキが厚膜レジストが用いら
れている。また、高信頼性のためにメッキには耐腐食性
のある金(Au)メッキが用いられている。
トパターンをマスクとしているが、レジストが薄いと横
方向にもメッキがつき、メッキが厚膜レジストが用いら
れている。また、高信頼性のためにメッキには耐腐食性
のある金(Au)メッキが用いられている。
ところが、Auメッキを使用するためにコストがかかり
、またAuメッキは高速でメッキできず時間がかかり過
ぎるという欠点があった。
、またAuメッキは高速でメッキできず時間がかかり過
ぎるという欠点があった。
また、銅(Cu)メッキを使用すると、コスト低減とス
ループットの向上になるが、Cuは耐腐食性が悪いため
、高信頼性が得られないといった問題があった。
ループットの向上になるが、Cuは耐腐食性が悪いため
、高信頼性が得られないといった問題があった。
そこで、第3図(a)及びし)に示すように、基板1の
電極部形成領域を除く領域に厚膜レジスト2を形成し、
この厚膜レジスト2をマスクとして、Cuのバンプ電極
3をメッキ形成し、その後にAuメッキによりバンプ電
橋3上にAu膜4を形成しく同図(a))、次に、厚膜
レジスト2を剥離しく同図(b))した場合には、バン
プ電極3の側壁がAuメッキされずに腐食されてしまう
。
電極部形成領域を除く領域に厚膜レジスト2を形成し、
この厚膜レジスト2をマスクとして、Cuのバンプ電極
3をメッキ形成し、その後にAuメッキによりバンプ電
橋3上にAu膜4を形成しく同図(a))、次に、厚膜
レジスト2を剥離しく同図(b))した場合には、バン
プ電極3の側壁がAuメッキされずに腐食されてしまう
。
すなわち、高信頼性のバンプ電極を形成するためにAu
を使用した場合には、コスト低減とスルーブツトの向上
ができず、また、Cuを使用した場合には、高信頼性に
問題があった。
を使用した場合には、コスト低減とスルーブツトの向上
ができず、また、Cuを使用した場合には、高信頼性に
問題があった。
そこで本発明は、コスト低減及びスループットを向上で
き、高信頼性のあるバンプ電極の形成方法を提供するこ
とを目的とする。
き、高信頼性のあるバンプ電極の形成方法を提供するこ
とを目的とする。
上記課題は、基板にバンプ電極を形成する半導体装置の
製造方法において、前記基板の電極形成部を除く領域に
第1のレジスト膜を形成し、第1のレジスト膜上にそれ
よりも厚く第2のレジスト膜を形成する工程と、前記第
2のレジスト膜をマスクとして電極形成部に第1の導電
材からなるバンプ電極を形成する工程と、前記第2のレ
ジスト膜を剥離する工程と、前記第1のレジスト膜をマ
スクとしてバンプ電極の周囲に、前記第1の導電材より
耐腐食性のある第2の導電材からなる金属膜をメッキす
る工程と、前記第1のレジスト膜を剥離する工程とを含
むことを特徴とする半導体装置の製造方法によって解決
される。
製造方法において、前記基板の電極形成部を除く領域に
第1のレジスト膜を形成し、第1のレジスト膜上にそれ
よりも厚く第2のレジスト膜を形成する工程と、前記第
2のレジスト膜をマスクとして電極形成部に第1の導電
材からなるバンプ電極を形成する工程と、前記第2のレ
ジスト膜を剥離する工程と、前記第1のレジスト膜をマ
スクとしてバンプ電極の周囲に、前記第1の導電材より
耐腐食性のある第2の導電材からなる金属膜をメッキす
る工程と、前記第1のレジスト膜を剥離する工程とを含
むことを特徴とする半導体装置の製造方法によって解決
される。
第1図(a)〜(C)は本発明の原理説明図である。
まず、同図(a)に示すように、基板11の電極形成部
を除く領域に第1のレジスト膜12を形成し、かつこの
第1のレジスト膜12上に第2のレジスト膜13を第1
のレジスト膜12よりも十分に厚く形成してから、第2
のレジスト膜13をマスクとして電極形成部に第1の導
電材からなるバンプ電極14を形成する。
を除く領域に第1のレジスト膜12を形成し、かつこの
第1のレジスト膜12上に第2のレジスト膜13を第1
のレジスト膜12よりも十分に厚く形成してから、第2
のレジスト膜13をマスクとして電極形成部に第1の導
電材からなるバンプ電極14を形成する。
次に、同図ら)に示すように、第2のレジスト膜13を
剥離した後、第1のレジスト膜12をマスクとしてバン
プ電極14の周囲に、第1の導電材のバンプ電極14よ
り耐腐食性のある第2の導電材からなる金属膜15をメ
ッキする。
剥離した後、第1のレジスト膜12をマスクとしてバン
プ電極14の周囲に、第1の導電材のバンプ電極14よ
り耐腐食性のある第2の導電材からなる金属膜15をメ
ッキする。
次に、同図(C)に示すように、第1のレジスト膜12
を剥離する。
を剥離する。
以上の工程により周囲に耐腐食性のある金属膜15をメ
ッキしたバンプ電極14が形成される。
ッキしたバンプ電極14が形成される。
すなわち本発明によれば、基板11の電極形成部にメッ
キ速度の速いCuなとの第1の導電材からなるバンプ電
極14を形成し、このバンプ電極14の周囲に、耐腐食
性のあるAuなとの第2の導電材からなる金属膜15を
メッキすることで、バンプ電極の耐腐食性の面では問題
がなく、また、コスト及びスループットも向上する。
キ速度の速いCuなとの第1の導電材からなるバンプ電
極14を形成し、このバンプ電極14の周囲に、耐腐食
性のあるAuなとの第2の導電材からなる金属膜15を
メッキすることで、バンプ電極の耐腐食性の面では問題
がなく、また、コスト及びスループットも向上する。
[実施例]
以下、本発明を図示の一実施例により具体的に説明する
。
。
第2図(a)〜(d)は本発明実施例のバンプ電極の製
造工程断面図である。
造工程断面図である。
まず、同図(a)に示すように、ウェハ基板21には、
アルミニュウム(M)配線22が形成され、カバー膜と
して、1.OIJ@程度の膜厚のPSG膜23.0.3
ps程度の膜厚のSiN膜24.2.On程度の膜厚の
P、1膜25が順次形成され、電極部として開口部26
が形成される。
アルミニュウム(M)配線22が形成され、カバー膜と
して、1.OIJ@程度の膜厚のPSG膜23.0.3
ps程度の膜厚のSiN膜24.2.On程度の膜厚の
P、1膜25が順次形成され、電極部として開口部26
が形成される。
次に、同図(b)に示すように、全面にバリアメタルと
して、チタン(Ti)膜27を5000人、続いてパラ
ジウム(Pd)膜28を3000人それぞれスパッター
法により形成し、その上に膜厚が1〜2n程度の第1の
レジスト膜(例えば、富士ハント株式会社製のノボラッ
ク系レジストであるHPR204) 29をパターニン
グし、その上に膜厚が30μ輌程度の第2のレジスト膜
(例えば、東京応化株式会社製のアクリル系レジストで
あるBMR−5F100O) 30を塗布しパターニン
グする。このとき、第1のレジストW1429の開口部
の方が第2のレジスト膜30の開口部よりやや大きく形
成する。その後、第2のレジスト膜30をマスクとして
Cuメッキを行い、電極形成部の開口部内に25−程度
の高さのバンプ電極31を箱形に形成する。
して、チタン(Ti)膜27を5000人、続いてパラ
ジウム(Pd)膜28を3000人それぞれスパッター
法により形成し、その上に膜厚が1〜2n程度の第1の
レジスト膜(例えば、富士ハント株式会社製のノボラッ
ク系レジストであるHPR204) 29をパターニン
グし、その上に膜厚が30μ輌程度の第2のレジスト膜
(例えば、東京応化株式会社製のアクリル系レジストで
あるBMR−5F100O) 30を塗布しパターニン
グする。このとき、第1のレジストW1429の開口部
の方が第2のレジスト膜30の開口部よりやや大きく形
成する。その後、第2のレジスト膜30をマスクとして
Cuメッキを行い、電極形成部の開口部内に25−程度
の高さのバンプ電極31を箱形に形成する。
次に、同図(C)に示すように、第2のレジスト膜30
をアクリル系レジスト専用のウェット剥離液でウェット
剥離(例えば、東京応化株式会社製のBMR剥離液)を
行い、その後、第1のレジスト膜29をマスクとしてA
uメッキを行いバンプ電極31の表面に膜厚が約2.O
n程度のAu膜32を形成する。
をアクリル系レジスト専用のウェット剥離液でウェット
剥離(例えば、東京応化株式会社製のBMR剥離液)を
行い、その後、第1のレジスト膜29をマスクとしてA
uメッキを行いバンプ電極31の表面に膜厚が約2.O
n程度のAu膜32を形成する。
次に、同図(d)に示すように、第1のレジスト膜29
をアッシングによるドライ剥離またはウェット剥離(例
えば、東京応化株式会社製の502剥離液)によって除
去する。その後、^U膜32をマスクとして、バリアメ
タルであるPd膜28、Ti膜27を王水と過酸化水素
アンモニアによりエツチングする。
をアッシングによるドライ剥離またはウェット剥離(例
えば、東京応化株式会社製の502剥離液)によって除
去する。その後、^U膜32をマスクとして、バリアメ
タルであるPd膜28、Ti膜27を王水と過酸化水素
アンモニアによりエツチングする。
上記方法によれば、基板21の電極形成部にメッキ速度
の速いCuなどの導電材からなるバンプ電極31が形成
され、このバンプ電極31のすべての周囲に、耐腐食性
のある^U膜32をメッキすることで、バンプ電極31
の耐腐食性の面では問題がなくなった。また、この実施
例では、^Uメッキ液がCuメッキ液よりも5倍程度の
価格であるためコストが175になり、スル−プットは
Auメッキが1μ−74分、Cuメッキが1μm/1.
5分で2〜3倍に向上した。
の速いCuなどの導電材からなるバンプ電極31が形成
され、このバンプ電極31のすべての周囲に、耐腐食性
のある^U膜32をメッキすることで、バンプ電極31
の耐腐食性の面では問題がなくなった。また、この実施
例では、^Uメッキ液がCuメッキ液よりも5倍程度の
価格であるためコストが175になり、スル−プットは
Auメッキが1μ−74分、Cuメッキが1μm/1.
5分で2〜3倍に向上した。
なお、上記実施例では、Cuのバンプ電極31の周囲に
Au膜32を形成しているが、メッキ速度の速い第1の
導電材の周囲にそれより耐腐食性のある第2の導電材か
らなる金属膜を形成すればよい。
Au膜32を形成しているが、メッキ速度の速い第1の
導電材の周囲にそれより耐腐食性のある第2の導電材か
らなる金属膜を形成すればよい。
また、本発明の方法で形成したバンプ電極は、リードフ
レームの配線に接合するTAB法、フリップチップボン
ディングによるCCB法などにそれぞれ適用することが
できる。
レームの配線に接合するTAB法、フリップチップボン
ディングによるCCB法などにそれぞれ適用することが
できる。
以上説明した様に本発明によれば、電極形成部に形成し
た第1の導電材からなるバンプ電極の周囲に、耐腐食性
のある第2の導電材からなる金属膜をメッキすることで
、バンプ電極の耐腐食性が向上し、また、コスト及びス
ループットも向上する効果がある。
た第1の導電材からなるバンプ電極の周囲に、耐腐食性
のある第2の導電材からなる金属膜をメッキすることで
、バンプ電極の耐腐食性が向上し、また、コスト及びス
ループットも向上する効果がある。
第1図(a)〜(C)は本発明の原理説明図、第2図(
a)〜(d)は本発明実施例のバンプ電極の製造工程断
面図、 第3図(a)及び(b)は従来のバンプ電極の製造工程
断面図である。 図中、 11は基板、 12は第1のレジスト膜、 13は第2のレジスト膜、 14はバンプ電極、 15は金属膜、 21はウェハ基板、 22は^l配線、 23はPSG膜、 24はSiN膜、 25はP、l膜、 26は開口部、 27はTi膜、 28はPd1g、 29は第1のレジスト膜、 30は第2のレジスト膜、 31はバンプ電極、 32はAu膜 を示す。
a)〜(d)は本発明実施例のバンプ電極の製造工程断
面図、 第3図(a)及び(b)は従来のバンプ電極の製造工程
断面図である。 図中、 11は基板、 12は第1のレジスト膜、 13は第2のレジスト膜、 14はバンプ電極、 15は金属膜、 21はウェハ基板、 22は^l配線、 23はPSG膜、 24はSiN膜、 25はP、l膜、 26は開口部、 27はTi膜、 28はPd1g、 29は第1のレジスト膜、 30は第2のレジスト膜、 31はバンプ電極、 32はAu膜 を示す。
Claims (1)
- 【特許請求の範囲】 基板(11)にバンプ電極(14)を形成する半導体装
置の製造方法において、 前記基板(11)の電極形成部を除く領域に第1のレジ
スト膜(12)を形成し、第1のレジスト膜(12)上
にそれよりも厚く第2のレジスト膜(13)を形成する
工程と、 前記第2のレジスト膜(13)をマスクとして電極形成
部に第1の導電材からなるバンプ電極(14)を形成す
る工程と、 前記第2のレジスト膜(13)を剥離する工程と、前記
第1のレジスト膜(12)をマスクとしてバンプ電極(
14)の周囲に、前記第1の導電材より耐腐食性のある
第2の導電材からなる金属膜(15)をメッキする工程
と、 前記第1のレジスト膜(12)を剥離する工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1040177A JP2717835B2 (ja) | 1989-02-22 | 1989-02-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1040177A JP2717835B2 (ja) | 1989-02-22 | 1989-02-22 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02220440A true JPH02220440A (ja) | 1990-09-03 |
JP2717835B2 JP2717835B2 (ja) | 1998-02-25 |
Family
ID=12573494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1040177A Expired - Lifetime JP2717835B2 (ja) | 1989-02-22 | 1989-02-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2717835B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004273591A (ja) * | 2003-03-06 | 2004-09-30 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2011035249A (ja) * | 2009-08-04 | 2011-02-17 | Fujitsu Ltd | 半導体素子の製造方法 |
JP2014103411A (ja) * | 2005-06-24 | 2014-06-05 | Megit Acquisition Corp | 線路デバイスの製造方法 |
-
1989
- 1989-02-22 JP JP1040177A patent/JP2717835B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004273591A (ja) * | 2003-03-06 | 2004-09-30 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2014103411A (ja) * | 2005-06-24 | 2014-06-05 | Megit Acquisition Corp | 線路デバイスの製造方法 |
JP2016195263A (ja) * | 2005-06-24 | 2016-11-17 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 線路デバイスの製造方法 |
JP2011035249A (ja) * | 2009-08-04 | 2011-02-17 | Fujitsu Ltd | 半導体素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2717835B2 (ja) | 1998-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910006967B1 (ko) | 반도체 장치의 범프 전극 구조 및 그 형성 방법 | |
US20050242446A1 (en) | Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor | |
USRE48421E1 (en) | Flip chip and method of making flip chip | |
US6784089B2 (en) | Flat-top bumping structure and preparation method | |
US20040222520A1 (en) | Integrated circuit package with flat metal bump and manufacturing method therefor | |
JPH02220440A (ja) | 半導体装置の製造方法 | |
JP2800729B2 (ja) | 金属層のエッチング方法 | |
USRE48422E1 (en) | Method of making flip chip | |
JP2748530B2 (ja) | 半導体装置の製造方法 | |
JPH03101233A (ja) | 電極構造及びその製造方法 | |
JPS63122248A (ja) | 半導体装置の製造方法 | |
JPH10189635A (ja) | 半導体装置の接合方法 | |
JPH08213401A (ja) | バンプ電極及びその製造方法 | |
JPS6336548A (ja) | 半導体装置及びその製造方法 | |
JPH02159033A (ja) | 半導体装置 | |
JP2874184B2 (ja) | 半導体装置の製造方法 | |
JPH0350734A (ja) | 集積回路の製造方法 | |
JPH03190240A (ja) | 半導体装置の製造方法 | |
JPS63305533A (ja) | 半導体装置の製造方法 | |
JP2958519B2 (ja) | 半導体装置の接合方法 | |
JPH1126466A (ja) | 半導体装置の製造方法 | |
JPH03132036A (ja) | 半導体装置の製造方法 | |
JPH02244722A (ja) | 半導体素子のバンプ電極形成方法 | |
JPH0645336A (ja) | 半導体装置の製造方法 | |
JPH04250628A (ja) | 半導体装置の製造方法 |