JPH02220440A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02220440A JPH02220440A JP1040177A JP4017789A JPH02220440A JP H02220440 A JPH02220440 A JP H02220440A JP 1040177 A JP1040177 A JP 1040177A JP 4017789 A JP4017789 A JP 4017789A JP H02220440 A JPH02220440 A JP H02220440A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- film
- conductive material
- electrode
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000007747 plating Methods 0.000 claims abstract description 28
- 239000004020 conductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005260 corrosion Methods 0.000 claims abstract description 15
- 230000007797 corrosion Effects 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 14
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 description 69
- 239000010931 gold Substances 0.000 description 13
- 239000010949 copper Substances 0.000 description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法、特に半導体チップとパッケージ
を接続するためのバンプ電極の形成方法に関し、 コスト低減及びスループットを向上でき、高信鯨性のあ
るバンプ電極の形成方法を提供することを目的とし、 基板にバンプ電極を形成する半導体装置の製造方法にお
いて、前記基板の電極形成部を除く領域に第１のレジス
ト膜を形成し、第１のレジスト膜上にそれよりも厚（第
２のレジスト膜を形成する工程と、前記第２のレジスト
膜をマスクとして電極形成部に第１の導電材からなるバ
ンプ電極を形成する工程と、前記第２のレジスト膜を剥
離する工程と、前記第１のレジスト膜をマスクとしてバ
ンプ電極の周囲に、前記第１の導電材より耐腐食性のあ
る第２の導電材からなる金属膜をメッキする工程と、前
記第１のレジスト膜を剥離する工程とを含むことを特徴
とする半導体装置の製造方法を含み構成する。
を接続するためのバンプ電極の形成方法に関し、 コスト低減及びスループットを向上でき、高信鯨性のあ
るバンプ電極の形成方法を提供することを目的とし、 基板にバンプ電極を形成する半導体装置の製造方法にお
いて、前記基板の電極形成部を除く領域に第１のレジス
ト膜を形成し、第１のレジスト膜上にそれよりも厚（第
２のレジスト膜を形成する工程と、前記第２のレジスト
膜をマスクとして電極形成部に第１の導電材からなるバ
ンプ電極を形成する工程と、前記第２のレジスト膜を剥
離する工程と、前記第１のレジスト膜をマスクとしてバ
ンプ電極の周囲に、前記第１の導電材より耐腐食性のあ
る第２の導電材からなる金属膜をメッキする工程と、前
記第１のレジスト膜を剥離する工程とを含むことを特徴
とする半導体装置の製造方法を含み構成する。
本発明は、半導体装置の製造方法、特に半導体チップと
パッケージを接続するためのバンプ電極の形成方法に関
する。
パッケージを接続するためのバンプ電極の形成方法に関
する。
近年、半導体集積回路（ＩＣ）の高集積化、高信頼性、
コスト低減などの要求に伴い、各種メッキ技術が要求さ
れている。
コスト低減などの要求に伴い、各種メッキ技術が要求さ
れている。
例えば、高集積化のために箱型のストレートバンプ電極
の形成が必要であり、高信頼性のためには耐腐食性のあ
るメッキ膜が要求され、コスト低減には安いメッキ膜が
要請されている。
の形成が必要であり、高信頼性のためには耐腐食性のあ
るメッキ膜が要求され、コスト低減には安いメッキ膜が
要請されている。
従来、半導体基板に選択的にメッキするためにはレジス
トパターンをマスクとしているが、レジストが薄いと横
方向にもメッキがつき、メッキが厚膜レジストが用いら
れている。また、高信頼性のためにメッキには耐腐食性
のある金（Ａｕ）メッキが用いられている。
トパターンをマスクとしているが、レジストが薄いと横
方向にもメッキがつき、メッキが厚膜レジストが用いら
れている。また、高信頼性のためにメッキには耐腐食性
のある金（Ａｕ）メッキが用いられている。
ところが、Ａｕメッキを使用するためにコストがかかり
、またＡｕメッキは高速でメッキできず時間がかかり過
ぎるという欠点があった。
、またＡｕメッキは高速でメッキできず時間がかかり過
ぎるという欠点があった。
また、銅（Ｃｕ）メッキを使用すると、コスト低減とス
ループットの向上になるが、Ｃｕは耐腐食性が悪いため
、高信頼性が得られないといった問題があった。
ループットの向上になるが、Ｃｕは耐腐食性が悪いため
、高信頼性が得られないといった問題があった。
そこで、第３図（ａ）及びし）に示すように、基板１の
電極部形成領域を除く領域に厚膜レジスト２を形成し、
この厚膜レジスト２をマスクとして、Ｃｕのバンプ電極
３をメッキ形成し、その後にＡｕメッキによりバンプ電
橋３上にＡｕ膜４を形成しく同図（ａ））、次に、厚膜
レジスト２を剥離しく同図（ｂ））した場合には、バン
プ電極３の側壁がＡｕメッキされずに腐食されてしまう
。
電極部形成領域を除く領域に厚膜レジスト２を形成し、
この厚膜レジスト２をマスクとして、Ｃｕのバンプ電極
３をメッキ形成し、その後にＡｕメッキによりバンプ電
橋３上にＡｕ膜４を形成しく同図（ａ））、次に、厚膜
レジスト２を剥離しく同図（ｂ））した場合には、バン
プ電極３の側壁がＡｕメッキされずに腐食されてしまう
。
すなわち、高信頼性のバンプ電極を形成するためにＡｕ
を使用した場合には、コスト低減とスルーブツトの向上
ができず、また、Ｃｕを使用した場合には、高信頼性に
問題があった。
を使用した場合には、コスト低減とスルーブツトの向上
ができず、また、Ｃｕを使用した場合には、高信頼性に
問題があった。
そこで本発明は、コスト低減及びスループットを向上で
き、高信頼性のあるバンプ電極の形成方法を提供するこ
とを目的とする。
き、高信頼性のあるバンプ電極の形成方法を提供するこ
とを目的とする。
上記課題は、基板にバンプ電極を形成する半導体装置の
製造方法において、前記基板の電極形成部を除く領域に
第１のレジスト膜を形成し、第１のレジスト膜上にそれ
よりも厚く第２のレジスト膜を形成する工程と、前記第
２のレジスト膜をマスクとして電極形成部に第１の導電
材からなるバンプ電極を形成する工程と、前記第２のレ
ジスト膜を剥離する工程と、前記第１のレジスト膜をマ
スクとしてバンプ電極の周囲に、前記第１の導電材より
耐腐食性のある第２の導電材からなる金属膜をメッキす
る工程と、前記第１のレジスト膜を剥離する工程とを含
むことを特徴とする半導体装置の製造方法によって解決
される。
製造方法において、前記基板の電極形成部を除く領域に
第１のレジスト膜を形成し、第１のレジスト膜上にそれ
よりも厚く第２のレジスト膜を形成する工程と、前記第
２のレジスト膜をマスクとして電極形成部に第１の導電
材からなるバンプ電極を形成する工程と、前記第２のレ
ジスト膜を剥離する工程と、前記第１のレジスト膜をマ
スクとしてバンプ電極の周囲に、前記第１の導電材より
耐腐食性のある第２の導電材からなる金属膜をメッキす
る工程と、前記第１のレジスト膜を剥離する工程とを含
むことを特徴とする半導体装置の製造方法によって解決
される。
第１図（ａ）〜（Ｃ）は本発明の原理説明図である。
まず、同図（ａ）に示すように、基板１１の電極形成部
を除く領域に第１のレジスト膜１２を形成し、かつこの
第１のレジスト膜１２上に第２のレジスト膜１３を第１
のレジスト膜１２よりも十分に厚く形成してから、第２
のレジスト膜１３をマスクとして電極形成部に第１の導
電材からなるバンプ電極１４を形成する。
を除く領域に第１のレジスト膜１２を形成し、かつこの
第１のレジスト膜１２上に第２のレジスト膜１３を第１
のレジスト膜１２よりも十分に厚く形成してから、第２
のレジスト膜１３をマスクとして電極形成部に第１の導
電材からなるバンプ電極１４を形成する。
次に、同図ら）に示すように、第２のレジスト膜１３を
剥離した後、第１のレジスト膜１２をマスクとしてバン
プ電極１４の周囲に、第１の導電材のバンプ電極１４よ
り耐腐食性のある第２の導電材からなる金属膜１５をメ
ッキする。
剥離した後、第１のレジスト膜１２をマスクとしてバン
プ電極１４の周囲に、第１の導電材のバンプ電極１４よ
り耐腐食性のある第２の導電材からなる金属膜１５をメ
ッキする。
次に、同図（Ｃ）に示すように、第１のレジスト膜１２
を剥離する。
を剥離する。
以上の工程により周囲に耐腐食性のある金属膜１５をメ
ッキしたバンプ電極１４が形成される。
ッキしたバンプ電極１４が形成される。
すなわち本発明によれば、基板１１の電極形成部にメッ
キ速度の速いＣｕなとの第１の導電材からなるバンプ電
極１４を形成し、このバンプ電極１４の周囲に、耐腐食
性のあるＡｕなとの第２の導電材からなる金属膜１５を
メッキすることで、バンプ電極の耐腐食性の面では問題
がなく、また、コスト及びスループットも向上する。
キ速度の速いＣｕなとの第１の導電材からなるバンプ電
極１４を形成し、このバンプ電極１４の周囲に、耐腐食
性のあるＡｕなとの第２の導電材からなる金属膜１５を
メッキすることで、バンプ電極の耐腐食性の面では問題
がなく、また、コスト及びスループットも向上する。
［実施例］
以下、本発明を図示の一実施例により具体的に説明する
。
。
第２図（ａ）〜（ｄ）は本発明実施例のバンプ電極の製
造工程断面図である。
造工程断面図である。
まず、同図（ａ）に示すように、ウェハ基板２１には、
アルミニュウム（Ｍ）配線２２が形成され、カバー膜と
して、１．ＯＩＪ＠程度の膜厚のＰＳＧ膜２３．０．３
ｐｓ程度の膜厚のＳｉＮ膜２４．２．Ｏｎ程度の膜厚の
Ｐ、１膜２５が順次形成され、電極部として開口部２６
が形成される。
アルミニュウム（Ｍ）配線２２が形成され、カバー膜と
して、１．ＯＩＪ＠程度の膜厚のＰＳＧ膜２３．０．３
ｐｓ程度の膜厚のＳｉＮ膜２４．２．Ｏｎ程度の膜厚の
Ｐ、１膜２５が順次形成され、電極部として開口部２６
が形成される。
次に、同図（ｂ）に示すように、全面にバリアメタルと
して、チタン（Ｔｉ）膜２７を５０００人、続いてパラ
ジウム（Ｐｄ）膜２８を３０００人それぞれスパッター
法により形成し、その上に膜厚が１〜２ｎ程度の第１の
レジスト膜（例えば、富士ハント株式会社製のノボラッ
ク系レジストであるＨＰＲ２０４） ２９をパターニン
グし、その上に膜厚が３０μ輌程度の第２のレジスト膜
（例えば、東京応化株式会社製のアクリル系レジストで
あるＢＭＲ−５Ｆ１００Ｏ） ３０を塗布しパターニン
グする。このとき、第１のレジストＷ１４２９の開口部
の方が第２のレジスト膜３０の開口部よりやや大きく形
成する。その後、第２のレジスト膜３０をマスクとして
Ｃｕメッキを行い、電極形成部の開口部内に２５−程度
の高さのバンプ電極３１を箱形に形成する。
して、チタン（Ｔｉ）膜２７を５０００人、続いてパラ
ジウム（Ｐｄ）膜２８を３０００人それぞれスパッター
法により形成し、その上に膜厚が１〜２ｎ程度の第１の
レジスト膜（例えば、富士ハント株式会社製のノボラッ
ク系レジストであるＨＰＲ２０４） ２９をパターニン
グし、その上に膜厚が３０μ輌程度の第２のレジスト膜
（例えば、東京応化株式会社製のアクリル系レジストで
あるＢＭＲ−５Ｆ１００Ｏ） ３０を塗布しパターニン
グする。このとき、第１のレジストＷ１４２９の開口部
の方が第２のレジスト膜３０の開口部よりやや大きく形
成する。その後、第２のレジスト膜３０をマスクとして
Ｃｕメッキを行い、電極形成部の開口部内に２５−程度
の高さのバンプ電極３１を箱形に形成する。
次に、同図（Ｃ）に示すように、第２のレジスト膜３０
をアクリル系レジスト専用のウェット剥離液でウェット
剥離（例えば、東京応化株式会社製のＢＭＲ剥離液）を
行い、その後、第１のレジスト膜２９をマスクとしてＡ
ｕメッキを行いバンプ電極３１の表面に膜厚が約２．Ｏ
ｎ程度のＡｕ膜３２を形成する。
をアクリル系レジスト専用のウェット剥離液でウェット
剥離（例えば、東京応化株式会社製のＢＭＲ剥離液）を
行い、その後、第１のレジスト膜２９をマスクとしてＡ
ｕメッキを行いバンプ電極３１の表面に膜厚が約２．Ｏ
ｎ程度のＡｕ膜３２を形成する。
次に、同図（ｄ）に示すように、第１のレジスト膜２９
をアッシングによるドライ剥離またはウェット剥離（例
えば、東京応化株式会社製の５０２剥離液）によって除
去する。その後、＾Ｕ膜３２をマスクとして、バリアメ
タルであるＰｄ膜２８、Ｔｉ膜２７を王水と過酸化水素
アンモニアによりエツチングする。
をアッシングによるドライ剥離またはウェット剥離（例
えば、東京応化株式会社製の５０２剥離液）によって除
去する。その後、＾Ｕ膜３２をマスクとして、バリアメ
タルであるＰｄ膜２８、Ｔｉ膜２７を王水と過酸化水素
アンモニアによりエツチングする。
上記方法によれば、基板２１の電極形成部にメッキ速度
の速いＣｕなどの導電材からなるバンプ電極３１が形成
され、このバンプ電極３１のすべての周囲に、耐腐食性
のある＾Ｕ膜３２をメッキすることで、バンプ電極３１
の耐腐食性の面では問題がなくなった。また、この実施
例では、＾Ｕメッキ液がＣｕメッキ液よりも５倍程度の
価格であるためコストが１７５になり、スル−プットは
Ａｕメッキが１μ−７４分、Ｃｕメッキが１μｍ／１．
５分で２〜３倍に向上した。
の速いＣｕなどの導電材からなるバンプ電極３１が形成
され、このバンプ電極３１のすべての周囲に、耐腐食性
のある＾Ｕ膜３２をメッキすることで、バンプ電極３１
の耐腐食性の面では問題がなくなった。また、この実施
例では、＾Ｕメッキ液がＣｕメッキ液よりも５倍程度の
価格であるためコストが１７５になり、スル−プットは
Ａｕメッキが１μ−７４分、Ｃｕメッキが１μｍ／１．
５分で２〜３倍に向上した。
なお、上記実施例では、Ｃｕのバンプ電極３１の周囲に
Ａｕ膜３２を形成しているが、メッキ速度の速い第１の
導電材の周囲にそれより耐腐食性のある第２の導電材か
らなる金属膜を形成すればよい。
Ａｕ膜３２を形成しているが、メッキ速度の速い第１の
導電材の周囲にそれより耐腐食性のある第２の導電材か
らなる金属膜を形成すればよい。
また、本発明の方法で形成したバンプ電極は、リードフ
レームの配線に接合するＴＡＢ法、フリップチップボン
ディングによるＣＣＢ法などにそれぞれ適用することが
できる。
レームの配線に接合するＴＡＢ法、フリップチップボン
ディングによるＣＣＢ法などにそれぞれ適用することが
できる。
以上説明した様に本発明によれば、電極形成部に形成し
た第１の導電材からなるバンプ電極の周囲に、耐腐食性
のある第２の導電材からなる金属膜をメッキすることで
、バンプ電極の耐腐食性が向上し、また、コスト及びス
ループットも向上する効果がある。
た第１の導電材からなるバンプ電極の周囲に、耐腐食性
のある第２の導電材からなる金属膜をメッキすることで
、バンプ電極の耐腐食性が向上し、また、コスト及びス
ループットも向上する効果がある。
第１図（ａ）〜（Ｃ）は本発明の原理説明図、第２図（
ａ）〜（ｄ）は本発明実施例のバンプ電極の製造工程断
面図、 第３図（ａ）及び（ｂ）は従来のバンプ電極の製造工程
断面図である。 図中、 １１は基板、 １２は第１のレジスト膜、 １３は第２のレジスト膜、 １４はバンプ電極、 １５は金属膜、 ２１はウェハ基板、 ２２は＾ｌ配線、 ２３はＰＳＧ膜、 ２４はＳｉＮ膜、 ２５はＰ、ｌ膜、 ２６は開口部、 ２７はＴｉ膜、 ２８はＰｄ１ｇ、 ２９は第１のレジスト膜、 ３０は第２のレジスト膜、 ３１はバンプ電極、 ３２はＡｕ膜 を示す。
ａ）〜（ｄ）は本発明実施例のバンプ電極の製造工程断
面図、 第３図（ａ）及び（ｂ）は従来のバンプ電極の製造工程
断面図である。 図中、 １１は基板、 １２は第１のレジスト膜、 １３は第２のレジスト膜、 １４はバンプ電極、 １５は金属膜、 ２１はウェハ基板、 ２２は＾ｌ配線、 ２３はＰＳＧ膜、 ２４はＳｉＮ膜、 ２５はＰ、ｌ膜、 ２６は開口部、 ２７はＴｉ膜、 ２８はＰｄ１ｇ、 ２９は第１のレジスト膜、 ３０は第２のレジスト膜、 ３１はバンプ電極、 ３２はＡｕ膜 を示す。
Claims (1)
- 【特許請求の範囲】 基板（１１）にバンプ電極（１４）を形成する半導体装
置の製造方法において、 前記基板（１１）の電極形成部を除く領域に第１のレジ
スト膜（１２）を形成し、第１のレジスト膜（１２）上
にそれよりも厚く第２のレジスト膜（１３）を形成する
工程と、 前記第２のレジスト膜（１３）をマスクとして電極形成
部に第１の導電材からなるバンプ電極（１４）を形成す
る工程と、 前記第２のレジスト膜（１３）を剥離する工程と、前記
第１のレジスト膜（１２）をマスクとしてバンプ電極（
１４）の周囲に、前記第１の導電材より耐腐食性のある
第２の導電材からなる金属膜（１５）をメッキする工程
と、 前記第１のレジスト膜（１２）を剥離する工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1040177A JP2717835B2 (ja) | 1989-02-22 | 1989-02-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1040177A JP2717835B2 (ja) | 1989-02-22 | 1989-02-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02220440A true JPH02220440A (ja) | 1990-09-03 |
| JP2717835B2 JP2717835B2 (ja) | 1998-02-25 |
Family
ID=12573494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1040177A Expired - Lifetime JP2717835B2 (ja) | 1989-02-22 | 1989-02-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2717835B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004273591A (ja) * | 2003-03-06 | 2004-09-30 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP2011035249A (ja) * | 2009-08-04 | 2011-02-17 | Fujitsu Ltd | 半導体素子の製造方法 |
| JP2014103411A (ja) * | 2005-06-24 | 2014-06-05 | Megit Acquisition Corp | 線路デバイスの製造方法 |
-
1989
- 1989-02-22 JP JP1040177A patent/JP2717835B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004273591A (ja) * | 2003-03-06 | 2004-09-30 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP2014103411A (ja) * | 2005-06-24 | 2014-06-05 | Megit Acquisition Corp | 線路デバイスの製造方法 |
| JP2016195263A (ja) * | 2005-06-24 | 2016-11-17 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 線路デバイスの製造方法 |
| JP2011035249A (ja) * | 2009-08-04 | 2011-02-17 | Fujitsu Ltd | 半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2717835B2 (ja) | 1998-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910006967B1 (ko) | 반도체 장치의 범프 전극 구조 및 그 형성 방법 | |
| US20050242446A1 (en) | Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor | |
| USRE48421E1 (en) | Flip chip and method of making flip chip | |
| US6784089B2 (en) | Flat-top bumping structure and preparation method | |
| US20040222520A1 (en) | Integrated circuit package with flat metal bump and manufacturing method therefor | |
| JPH02220440A (ja) | 半導体装置の製造方法 | |
| JP2800729B2 (ja) | 金属層のエッチング方法 | |
| USRE48422E1 (en) | Method of making flip chip | |
| JP2748530B2 (ja) | 半導体装置の製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JPH10189635A (ja) | 半導体装置の接合方法 | |
| JPH08213401A (ja) | バンプ電極及びその製造方法 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JPH02159033A (ja) | 半導体装置 | |
| JP2874184B2 (ja) | 半導体装置の製造方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JPS63305533A (ja) | 半導体装置の製造方法 | |
| JP2958519B2 (ja) | 半導体装置の接合方法 | |
| JPH1126466A (ja) | 半導体装置の製造方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPH02244722A (ja) | 半導体素子のバンプ電極形成方法 | |
| JPH0645336A (ja) | 半導体装置の製造方法 | |
| JPH04250628A (ja) | 半導体装置の製造方法 |