JP2800729B2 - 金属層のエッチング方法 - Google Patents
金属層のエッチング方法Info
- Publication number
- JP2800729B2 JP2800729B2 JP7204012A JP20401295A JP2800729B2 JP 2800729 B2 JP2800729 B2 JP 2800729B2 JP 7204012 A JP7204012 A JP 7204012A JP 20401295 A JP20401295 A JP 20401295A JP 2800729 B2 JP2800729 B2 JP 2800729B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- etching
- bump
- gold
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置など
の基板に、例えば外部端子との接続端子を形成するため
に設けられた金属層をエッチングする金属層のエッチン
グ方法に関する。
の基板に、例えば外部端子との接続端子を形成するため
に設けられた金属層をエッチングする金属層のエッチン
グ方法に関する。
【０００２】
【従来の技術】従来より、半導体装置にバンプ電極を形
成し、このバンプ電極をキャリアテープに設けられた金
屬箔リードに直接ボンディングする方式が知られてい
る。この方式はＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｎｄｉｎｇ）方式として、かなり以前より知られ
ていたが、電子機器を小型化する要望と、フォトリソグ
ラフィー技術の急速な進歩に伴ない、近年、改めて見直
され始めている。しかして、このＴＡＢ方式において、
最も重要な技術要素は何と言っても半導体装置にバンプ
電極を形成する点にある。図８に従来のバンプ電極構造
の断面図を示す。同図において参照符号１は、シリコン
ウエハであり、このシリコンウエハ１上にはアルミニウ
ム又はアルミニウム合金で形成された電極パッド２が形
成されている。電極パッド２は、図示はしないが、シリ
コンウエハ１のゲート等の内部電極と接続されているも
のである。電極パッド２の周縁部は、この電極パッド２
に対向して開口３ａが形成された窒化シリコン等の縁絶
膜３で被覆されている。電極パッド２上には、バリアメ
タル層４ａと接着メタル層４ｂで構成されるアンダバン
プ層４が形成される。アンダバンプ層４は、蒸着又はス
パッタにより形成されるもので、同図においては電極パ
ッド２およびこの電極パッド２の周囲の絶縁層４上にの
み示されるが、実際の工程としては絶縁層４上の全面に
形成した上、バンプ電極５を形成した後に、図示の如
く、エッチング処理されるものである。この場合、アン
ダバンプ層４は電極パッド２およびこの電極パッド２の
周囲の絶縁層４に固着され、この固着面積か大きいこと
により十分な接合強度が確保される。アンダバンプ層４
上には、金よりなるバンプ電極５が形成されるが、この
バンプ電極５はメッキにより形成されるものであるた
め、その下地として接着メタル層４上に金薄膜層５ａが
形成される。この後、前述した如く、バンプ電極５をマ
スクとして、バンプ電極５の外側部分のアンダバンプ層
４をエッチングにより除去する。この場合、通常、等方
性のウエットエッチングが用いられる。
成し、このバンプ電極をキャリアテープに設けられた金
屬箔リードに直接ボンディングする方式が知られてい
る。この方式はＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｎｄｉｎｇ）方式として、かなり以前より知られ
ていたが、電子機器を小型化する要望と、フォトリソグ
ラフィー技術の急速な進歩に伴ない、近年、改めて見直
され始めている。しかして、このＴＡＢ方式において、
最も重要な技術要素は何と言っても半導体装置にバンプ
電極を形成する点にある。図８に従来のバンプ電極構造
の断面図を示す。同図において参照符号１は、シリコン
ウエハであり、このシリコンウエハ１上にはアルミニウ
ム又はアルミニウム合金で形成された電極パッド２が形
成されている。電極パッド２は、図示はしないが、シリ
コンウエハ１のゲート等の内部電極と接続されているも
のである。電極パッド２の周縁部は、この電極パッド２
に対向して開口３ａが形成された窒化シリコン等の縁絶
膜３で被覆されている。電極パッド２上には、バリアメ
タル層４ａと接着メタル層４ｂで構成されるアンダバン
プ層４が形成される。アンダバンプ層４は、蒸着又はス
パッタにより形成されるもので、同図においては電極パ
ッド２およびこの電極パッド２の周囲の絶縁層４上にの
み示されるが、実際の工程としては絶縁層４上の全面に
形成した上、バンプ電極５を形成した後に、図示の如
く、エッチング処理されるものである。この場合、アン
ダバンプ層４は電極パッド２およびこの電極パッド２の
周囲の絶縁層４に固着され、この固着面積か大きいこと
により十分な接合強度が確保される。アンダバンプ層４
上には、金よりなるバンプ電極５が形成されるが、この
バンプ電極５はメッキにより形成されるものであるた
め、その下地として接着メタル層４上に金薄膜層５ａが
形成される。この後、前述した如く、バンプ電極５をマ
スクとして、バンプ電極５の外側部分のアンダバンプ層
４をエッチングにより除去する。この場合、通常、等方
性のウエットエッチングが用いられる。
【０００３】上記のような従来技術においては、バンプ
電極５は、頭部が大きいキノコ状とされているため、大
きなピッチとなってしまうことから、電極パッド２のピ
ッチが大変微小化している近年の半導体装置には適用が
困難である、という問題を有している。そこで、現在、
バンプ電極５の巾（又は直径）を小さくする検討が進め
られているが、この検討における重大な課題としては、 バンプ電極の頭部の巾（又は直径）を小さくする技
術の開発 バンプ電極の頭部の巾（又は直径）を小さくした場
合、電極パッドとアンダバンプ層間、アンダバンプ層と
バンプ電極間の接合強度を如何に確保するか バンプ電極の頭部の巾（又は直径）を小さくした場
合、バンプ電極とこのバンプ電極に接着されるキャリア
テープのフィンガリードとの接合強度を如何に確保する
か 等が挙げられる。このため、本願出願人は、上記課題の
中、第項および第項の課題を解決する方法の１つを
昭和６２年１１月１８日付け（特願昭６２−２８９２５
７号）で出願している。
電極５は、頭部が大きいキノコ状とされているため、大
きなピッチとなってしまうことから、電極パッド２のピ
ッチが大変微小化している近年の半導体装置には適用が
困難である、という問題を有している。そこで、現在、
バンプ電極５の巾（又は直径）を小さくする検討が進め
られているが、この検討における重大な課題としては、 バンプ電極の頭部の巾（又は直径）を小さくする技
術の開発 バンプ電極の頭部の巾（又は直径）を小さくした場
合、電極パッドとアンダバンプ層間、アンダバンプ層と
バンプ電極間の接合強度を如何に確保するか バンプ電極の頭部の巾（又は直径）を小さくした場
合、バンプ電極とこのバンプ電極に接着されるキャリア
テープのフィンガリードとの接合強度を如何に確保する
か 等が挙げられる。このため、本願出願人は、上記課題の
中、第項および第項の課題を解決する方法の１つを
昭和６２年１１月１８日付け（特願昭６２−２８９２５
７号）で出願している。
【０００４】
【発明が解決しようとする課題】すなわち、従来の技術
では、バンプ電極５の頭部は、比較的大面積とされてい
るため、これに接着されるフィンガリードとの単位面積
当たりの接合強度は多少、小さいものであっても、全体
としては一応、所定の接合強度は満足されるものであっ
た。しかし、バンプ電極５の頭部の巾（又は直径）を小
さくした場合には、フィンガリードの接合強度が不足す
る、という課題があった。この発明は、上記の実情に鑑
みてなされたものであり、半導体装置などの基板に設け
られた金などからなる金属層をエッチングして、例えば
外部端子との接合強度が充分な接続端子を得るための金
属層のエッチング方法を提供することを目的とする。
では、バンプ電極５の頭部は、比較的大面積とされてい
るため、これに接着されるフィンガリードとの単位面積
当たりの接合強度は多少、小さいものであっても、全体
としては一応、所定の接合強度は満足されるものであっ
た。しかし、バンプ電極５の頭部の巾（又は直径）を小
さくした場合には、フィンガリードの接合強度が不足す
る、という課題があった。この発明は、上記の実情に鑑
みてなされたものであり、半導体装置などの基板に設け
られた金などからなる金属層をエッチングして、例えば
外部端子との接合強度が充分な接続端子を得るための金
属層のエッチング方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】この発明は、上記目的を
達成するために、ＣＦ４Ｃ２Ｆ６、Ｃ３Ｆ８、ＣＨＦ
３、ＳＦ６から選択された少なくとも１種のハロゲン化
ガスと、ＣＦ３Ｃｌ、ＣＦ２Ｃｌ２、ＣＦＣｌ３、ＨＣ
ｌ、ＣＣｌ４から選択された少なくとも１種の塩素系ガ
スとの混合ガスを真空装置内に導入してプラズマを発生
させ、基板に設けられたアルミニウムあるいはアルミニ
ウム合金よりなる電極パッドの上に形成された該電極パ
ッドとは異なる金属よりなる金属層をエッチングするよ
うにしたものである。このようなエッチング方法によれ
ば、金属層の厚み方向への強い異方性エッチングが進行
し、金属層の表面にＶ字状溝が形成される。このように
して形成された金属層のＶ字状溝には、例えば半田など
の接合剤が喰い込むことにより外部端子と強く接合され
ることになる。
達成するために、ＣＦ４Ｃ２Ｆ６、Ｃ３Ｆ８、ＣＨＦ
３、ＳＦ６から選択された少なくとも１種のハロゲン化
ガスと、ＣＦ３Ｃｌ、ＣＦ２Ｃｌ２、ＣＦＣｌ３、ＨＣ
ｌ、ＣＣｌ４から選択された少なくとも１種の塩素系ガ
スとの混合ガスを真空装置内に導入してプラズマを発生
させ、基板に設けられたアルミニウムあるいはアルミニ
ウム合金よりなる電極パッドの上に形成された該電極パ
ッドとは異なる金属よりなる金属層をエッチングするよ
うにしたものである。このようなエッチング方法によれ
ば、金属層の厚み方向への強い異方性エッチングが進行
し、金属層の表面にＶ字状溝が形成される。このように
して形成された金属層のＶ字状溝には、例えば半田など
の接合剤が喰い込むことにより外部端子と強く接合され
ることになる。
【０００６】
【発明の実施の形態】以下、図面とともに、本発明の実
施形態を説明する。図１は半導体装置のバンプ電極構造
を示す。この図において、１０はシリコンウエハであ
り、通常は直径４〜８インチのものが使用される。この
シリコンウエハ１０上にはゲート等の内部電極１１およ
び酸化シリコンよりなる絶縁膜１２が形成されている。
この絶縁膜１２上には内部電極１１に接続された電極パ
ッド１３が形成されている。この電極パッド１３はアル
ミニウム（Ａｌ）、アルミニウム（Ａｌ）−けい素（Ｓ
ｉ）、アルミニウム（Ａｌ）−銅（Ｃｕ）−けい素（Ｓ
ｉ）等のアルミニウム合金よりなっている。この電極パ
ッド１３の周縁部および絶縁膜１２上には窒化シリコン
の絶縁膜１４が形成されている。電極パッド１３と対応
する部分の絶縁膜１４には開口１４ａが形成されてい
る。開口ｌ４ａに対向する電極パッド１３およびこの電
極パッド１３の周縁部を覆っている部分の絶縁膜１４上
には中間接続膜（アンダバンプ層）１５が形成されてい
る。この中間接続膜１５はバリアメタルと接着メタルと
の合金、例えばチタン（Ｔｉ）−タングステン（Ｗ）、
白金（ｐｔ）−チタン（Ｔｉ）、パラジウム（Ｐｄ）−
チタン（Ｔｉ）等の合金よりなる。このようなバリアメ
タルと接着メタルとの合金は、単一層でもバリア機能の
他、金バンプ１６ｂと電極パッド１３の接合強度を確保
する機能を合わせ持つ。好ましくはチタンを原子量比で
１０％、重量比で３０％混合したチタン−タングステン
合金を用い、スパッタリングにより数千Åの厚さに形成
される。中間接続膜１５の外側端は電極パッド１３の外
側端と絶縁膜１４の開口１４ａとの間に位置付けされて
いる。そして、この中間接続膜１５上には金（Ａｕ）よ
りなる金属層（バンプ電極）１６が突出状に形成されて
いる。この金属層１６は金薄膜１６ａと金バンプ１６ｂ
とよりなり、全体の厚さが１０〜２５μｍ程度に形成さ
れ、その外側端は中間接続膜１５の外側端と略同一面と
されている。
施形態を説明する。図１は半導体装置のバンプ電極構造
を示す。この図において、１０はシリコンウエハであ
り、通常は直径４〜８インチのものが使用される。この
シリコンウエハ１０上にはゲート等の内部電極１１およ
び酸化シリコンよりなる絶縁膜１２が形成されている。
この絶縁膜１２上には内部電極１１に接続された電極パ
ッド１３が形成されている。この電極パッド１３はアル
ミニウム（Ａｌ）、アルミニウム（Ａｌ）−けい素（Ｓ
ｉ）、アルミニウム（Ａｌ）−銅（Ｃｕ）−けい素（Ｓ
ｉ）等のアルミニウム合金よりなっている。この電極パ
ッド１３の周縁部および絶縁膜１２上には窒化シリコン
の絶縁膜１４が形成されている。電極パッド１３と対応
する部分の絶縁膜１４には開口１４ａが形成されてい
る。開口ｌ４ａに対向する電極パッド１３およびこの電
極パッド１３の周縁部を覆っている部分の絶縁膜１４上
には中間接続膜（アンダバンプ層）１５が形成されてい
る。この中間接続膜１５はバリアメタルと接着メタルと
の合金、例えばチタン（Ｔｉ）−タングステン（Ｗ）、
白金（ｐｔ）−チタン（Ｔｉ）、パラジウム（Ｐｄ）−
チタン（Ｔｉ）等の合金よりなる。このようなバリアメ
タルと接着メタルとの合金は、単一層でもバリア機能の
他、金バンプ１６ｂと電極パッド１３の接合強度を確保
する機能を合わせ持つ。好ましくはチタンを原子量比で
１０％、重量比で３０％混合したチタン−タングステン
合金を用い、スパッタリングにより数千Åの厚さに形成
される。中間接続膜１５の外側端は電極パッド１３の外
側端と絶縁膜１４の開口１４ａとの間に位置付けされて
いる。そして、この中間接続膜１５上には金（Ａｕ）よ
りなる金属層（バンプ電極）１６が突出状に形成されて
いる。この金属層１６は金薄膜１６ａと金バンプ１６ｂ
とよりなり、全体の厚さが１０〜２５μｍ程度に形成さ
れ、その外側端は中間接続膜１５の外側端と略同一面と
されている。
【０００７】金薄膜１６ａは、メッキにより形成される
金バンプ１６ｂのメッキ用下地層であり、スパッタによ
り中間接続膜１５に付着される。金バンプ１６ｂの頭部
表面には、微細なＶ字状溝１７が形成されている。本発
明の特徴は、金バンプ１６ｂの頭部表面に、これら微細
なＶ字状溝１７を全面に亘って形成する点にあり、その
形成方法の詳細は後述される。
金バンプ１６ｂのメッキ用下地層であり、スパッタによ
り中間接続膜１５に付着される。金バンプ１６ｂの頭部
表面には、微細なＶ字状溝１７が形成されている。本発
明の特徴は、金バンプ１６ｂの頭部表面に、これら微細
なＶ字状溝１７を全面に亘って形成する点にあり、その
形成方法の詳細は後述される。
【０００８】先ず、図２（Ａ）〜（Ｅ）を参照して、シ
リコンウエハ１０に外部電極１６を形成する方法につい
て説明する。まず、図２（Ａ）に示すように、シリコン
ウエハ１０上に内部電極１１および酸化シリコンの絶縁
膜１２を形成し、その上にアルミニウムまたはアルミニ
ウム合金よりなる電極パッド１３を形成する。次に、電
極パッド１３および絶縁膜１２上に亘って窒化シコンの
絶縁膜１４を形成する。絶縁膜１４には電極パッド１３
の外形よりも少し小さい開口１４ａをエッチングによリ
形成し、この開口１４ａから電極パッド１３が露出され
るようにする。この状態で、チタンータングステン等の
合金からなる中間接続用合金および金を順次スパッタリ
ングすることにより、シリコンウエハ１０上の電極パッ
ド１３および絶縁膜１４の全面に亘って、中間接続膜１
５および金薄膜１６ａをそれぞれ数千Å程度の厚さに形
成する。但し、金薄膜ｌ６ａの厚さは数百Å程度でも良
い、この場合、付着する金属粒子を均一にするために、
スパッタリングが最適である。また、この処理を行なう
前には、必要に応じてアルミニウムの酸化膜を除去する
除去処理を行なう。
リコンウエハ１０に外部電極１６を形成する方法につい
て説明する。まず、図２（Ａ）に示すように、シリコン
ウエハ１０上に内部電極１１および酸化シリコンの絶縁
膜１２を形成し、その上にアルミニウムまたはアルミニ
ウム合金よりなる電極パッド１３を形成する。次に、電
極パッド１３および絶縁膜１２上に亘って窒化シコンの
絶縁膜１４を形成する。絶縁膜１４には電極パッド１３
の外形よりも少し小さい開口１４ａをエッチングによリ
形成し、この開口１４ａから電極パッド１３が露出され
るようにする。この状態で、チタンータングステン等の
合金からなる中間接続用合金および金を順次スパッタリ
ングすることにより、シリコンウエハ１０上の電極パッ
ド１３および絶縁膜１４の全面に亘って、中間接続膜１
５および金薄膜１６ａをそれぞれ数千Å程度の厚さに形
成する。但し、金薄膜ｌ６ａの厚さは数百Å程度でも良
い、この場合、付着する金属粒子を均一にするために、
スパッタリングが最適である。また、この処理を行なう
前には、必要に応じてアルミニウムの酸化膜を除去する
除去処理を行なう。
【０００９】この後、図２（Ｂ）に示すように、金薄膜
１６ａ上にフォトレジスト液を滴下してスピンコーティ
ングによリフォトレジスト膜１９を厚く形成する。この
フォトレジスト膜１９は厚さを２０〜３０μｍ程度にす
るために、粘度が数百〜千数百ＣＰＳ（センチポイズ）
で、通常のスピンコーティンダのものよりも数倍ないし
数十倍高いもの（例えば東京応化工業（株）製のＢＭＲ
１０００）を使用する。なお、回転速度は数百ｒｐｍで
ある。この場合、フォトレジストの粘度が百ＣＰＳ以下
であると、所定の厚さにすることはできない。次いで、
このように形成されたフォトレジスト膜１９を乾燥処理
した後、その上面にマスク（図示せず）をアライメント
する。このマスクの透光部は電極パッド１３と絶縁膜１
４の開口１４ａとの外側縁部間に透光部の外側縁部が位
置するような大きさに形成されている。そして、このマ
スクを介してフォトレジスト膜１９を露光し、現像する
ことにより、図２（Ｃ）に示すようにフォトレジスト膜
１９に開口１９ａを設ける。次に開口１９ａを介して露
出された金薄膜１６ａに金を電解メッキすることにより
金バンプ１６ｂを形成する。この金バンプ１６ｂは上面
がフォトレジスト膜１９の上面よりも突出しないところ
でやめその厚さを２０〜３０μｍ程度にする。この結
果、金バンプ１６ｂの上面はほぼ平坦となる。なお、フ
ォトレジスト膜１９の現像に使用する現像液はキシレン
を主成分とする有機溶剤（例えば東京応化工業（株）製
のＣ―３）である。
１６ａ上にフォトレジスト液を滴下してスピンコーティ
ングによリフォトレジスト膜１９を厚く形成する。この
フォトレジスト膜１９は厚さを２０〜３０μｍ程度にす
るために、粘度が数百〜千数百ＣＰＳ（センチポイズ）
で、通常のスピンコーティンダのものよりも数倍ないし
数十倍高いもの（例えば東京応化工業（株）製のＢＭＲ
１０００）を使用する。なお、回転速度は数百ｒｐｍで
ある。この場合、フォトレジストの粘度が百ＣＰＳ以下
であると、所定の厚さにすることはできない。次いで、
このように形成されたフォトレジスト膜１９を乾燥処理
した後、その上面にマスク（図示せず）をアライメント
する。このマスクの透光部は電極パッド１３と絶縁膜１
４の開口１４ａとの外側縁部間に透光部の外側縁部が位
置するような大きさに形成されている。そして、このマ
スクを介してフォトレジスト膜１９を露光し、現像する
ことにより、図２（Ｃ）に示すようにフォトレジスト膜
１９に開口１９ａを設ける。次に開口１９ａを介して露
出された金薄膜１６ａに金を電解メッキすることにより
金バンプ１６ｂを形成する。この金バンプ１６ｂは上面
がフォトレジスト膜１９の上面よりも突出しないところ
でやめその厚さを２０〜３０μｍ程度にする。この結
果、金バンプ１６ｂの上面はほぼ平坦となる。なお、フ
ォトレジスト膜１９の現像に使用する現像液はキシレン
を主成分とする有機溶剤（例えば東京応化工業（株）製
のＣ―３）である。
【００１０】この後、図２（Ｄ）に示すように、フォト
レジスト膜１９をエチルセルソルブ、ジクロルベンゼン
を主成分とする有機溶剤（例えば東京応化工業（株）製
の剥離液ＳＰ）で剥離する。そして、この状態で、金薄
膜ｌ６ａをヨウ素系のエッチング液でエッチングして、
不要な部分、つまり金バンプ１６ｂと対応しない部分の
金薄膜１６ａを除去する。この状態を図２（Ｅ）に示
す。
レジスト膜１９をエチルセルソルブ、ジクロルベンゼン
を主成分とする有機溶剤（例えば東京応化工業（株）製
の剥離液ＳＰ）で剥離する。そして、この状態で、金薄
膜ｌ６ａをヨウ素系のエッチング液でエッチングして、
不要な部分、つまり金バンプ１６ｂと対応しない部分の
金薄膜１６ａを除去する。この状態を図２（Ｅ）に示
す。
【００１１】この後、シリコンウエハ１０（図面は、バ
ンプ電極構造の拡大部分のみを示すが、実際は、４〜８
インチの円盤形状）を図３に示すスパッタ装置２０に格
納して反応性イオン（スパッタ）エッチングを行なう。
スパッタ（エッチング）装置２０は、真空室２１内にプ
レート２２、２３を備えており、ウエハ１０はプレート
２３上に配される。プレート２２には、１３．５６ＭＨ
ｚの高周波信号がマッチングボックス２４、ブロックコ
ンデンサ２５を介して印加される。真空室２１内は、図
示しない真空ポンプにより高真空度に保持され、バルブ
２６の開放により反応性イオンガス２８が真空室２１内
に導入される。反応性イオンガス２８の流入量を流量計
２７で計測してバルブ２６の開閉を制御することにより
真空室２１内は１５〜３０Ｐａ（パスカル：ｌＰａ＝１
／１３３Ｔｏｒｒ）のガス圧力に設定されている。反応
性イオンガスとしては、ハロゲン化ガスと塩素系ガスの
混合ガスを用いる。ハロゲン化ガスとしては、ＣＦ4、
Ｃ2Ｆ6、Ｃ3Ｆ8、ＣＨＦ3、ＳＦ6等を用いることができ
る。また、塩素系ガスとしては、ＣＦ3Ｃｌ、ＣＦ2Ｃｌ
2、ＣＦＣｌ3、Ｃｌ2、ＳｉＣｌ4、ＢＣｌ3、ＨＣｌ、
ＣＣｌ4等を用いることができる。代表的な組合わせと
して、ＳＦ6十ＣＦＣｌ3が挙げられる。
ンプ電極構造の拡大部分のみを示すが、実際は、４〜８
インチの円盤形状）を図３に示すスパッタ装置２０に格
納して反応性イオン（スパッタ）エッチングを行なう。
スパッタ（エッチング）装置２０は、真空室２１内にプ
レート２２、２３を備えており、ウエハ１０はプレート
２３上に配される。プレート２２には、１３．５６ＭＨ
ｚの高周波信号がマッチングボックス２４、ブロックコ
ンデンサ２５を介して印加される。真空室２１内は、図
示しない真空ポンプにより高真空度に保持され、バルブ
２６の開放により反応性イオンガス２８が真空室２１内
に導入される。反応性イオンガス２８の流入量を流量計
２７で計測してバルブ２６の開閉を制御することにより
真空室２１内は１５〜３０Ｐａ（パスカル：ｌＰａ＝１
／１３３Ｔｏｒｒ）のガス圧力に設定されている。反応
性イオンガスとしては、ハロゲン化ガスと塩素系ガスの
混合ガスを用いる。ハロゲン化ガスとしては、ＣＦ4、
Ｃ2Ｆ6、Ｃ3Ｆ8、ＣＨＦ3、ＳＦ6等を用いることができ
る。また、塩素系ガスとしては、ＣＦ3Ｃｌ、ＣＦ2Ｃｌ
2、ＣＦＣｌ3、Ｃｌ2、ＳｉＣｌ4、ＢＣｌ3、ＨＣｌ、
ＣＣｌ4等を用いることができる。代表的な組合わせと
して、ＳＦ6十ＣＦＣｌ3が挙げられる。
【００１２】上記の条件で反応性イオンエッチングを行
なうと、中間接続膜１５および金バンプｌ６ｂに反応性
イオンによるスパッタリング効果が作用し、異方性エッ
チングが進行する。この場合、中間接続膜１５に比し金
バンプ１６ｂの厚さは極めて大きいので、中間接続膜１
５は完全に除去されるが、金バンプ１６ｂは頭部の表面
にスパッタリングによる、微細な、しかし、比較的深い
Ｖ字状溝が形成される。
なうと、中間接続膜１５および金バンプｌ６ｂに反応性
イオンによるスパッタリング効果が作用し、異方性エッ
チングが進行する。この場合、中間接続膜１５に比し金
バンプ１６ｂの厚さは極めて大きいので、中間接続膜１
５は完全に除去されるが、金バンプ１６ｂは頭部の表面
にスパッタリングによる、微細な、しかし、比較的深い
Ｖ字状溝が形成される。
【００１３】図６は、金バンプ１６ｂをメッキ形成した
時点の状態、すなわち、図２（Ｃ）〜（Ｅ）の状態にお
ける金バンプ１６ｂの顕徴鏡写真である。図６における
金バンプ１６ｂの頭部表面にも微細な凹凸面は観察され
る。しかし、この状態における金バンプ１６ｂの頭部表
面には、先端側が球状に隆起した微小な凸部が形成され
ている。また、図７は、反応性イオンエッチングを実施
した後の状態、すなわち、図１に示す状態における金バ
ンプ１６ｂの顕微鏡写真である。この状態の金バンプｌ
６ｂの頭部表面には、先端側が鋭く尖った微小な隆起物
が観察される。このように両者を比較すると、反応性イ
オンエッチング処理を実施する前と後では、金バンプ１
６ｂの頭部表面の構造が全く異なることが認識される。
時点の状態、すなわち、図２（Ｃ）〜（Ｅ）の状態にお
ける金バンプ１６ｂの顕徴鏡写真である。図６における
金バンプ１６ｂの頭部表面にも微細な凹凸面は観察され
る。しかし、この状態における金バンプ１６ｂの頭部表
面には、先端側が球状に隆起した微小な凸部が形成され
ている。また、図７は、反応性イオンエッチングを実施
した後の状態、すなわち、図１に示す状態における金バ
ンプ１６ｂの顕微鏡写真である。この状態の金バンプｌ
６ｂの頭部表面には、先端側が鋭く尖った微小な隆起物
が観察される。このように両者を比較すると、反応性イ
オンエッチング処理を実施する前と後では、金バンプ１
６ｂの頭部表面の構造が全く異なることが認識される。
【００１４】次に、図４および図５を参照して、上記の
ように構成された半導体装置の金属層１６にフィンガリ
ードを接続する場合について説明する。まず、シリコン
ウエハ１０をダイシングにより切断して、複数の半導体
チップ３０に分離する。この半導体チップ３０の１つに
は上述した外部電極１６が多数配列されている。また、
フィンガリード４１は、銅箔をテープキャリア４０にラ
ミネートした上、エッチングにより所定の形状に形成さ
れたもので、各フィンガリード４１には半田４２がメッ
キされている。各フィンガリード４１の一端はテープキ
ャリア４０の中央に形成された四角い孔４３内に突出
し、この突出した各端部が半導体チップ３０の各金属層
１６と対応して配列されている。この場合、フィンガリ
ード４１の表面にメッキされる半田４２はすず（Ｓｎ）
と鉛（Ｐｂ）が８：２程度の合金からなり、その厚さが
０．２〜０．６μｍ程度である。
ように構成された半導体装置の金属層１６にフィンガリ
ードを接続する場合について説明する。まず、シリコン
ウエハ１０をダイシングにより切断して、複数の半導体
チップ３０に分離する。この半導体チップ３０の１つに
は上述した外部電極１６が多数配列されている。また、
フィンガリード４１は、銅箔をテープキャリア４０にラ
ミネートした上、エッチングにより所定の形状に形成さ
れたもので、各フィンガリード４１には半田４２がメッ
キされている。各フィンガリード４１の一端はテープキ
ャリア４０の中央に形成された四角い孔４３内に突出
し、この突出した各端部が半導体チップ３０の各金属層
１６と対応して配列されている。この場合、フィンガリ
ード４１の表面にメッキされる半田４２はすず（Ｓｎ）
と鉛（Ｐｂ）が８：２程度の合金からなり、その厚さが
０．２〜０．６μｍ程度である。
【００１５】半導体チップ３０の各金属層１６にフィン
ガリード４１を接続する場合には、各金属層１６にそれ
ぞれフィンガリード４１を対応させて熱圧着する。この
熱圧着の条件は温度が２００〜４００℃で、圧着力が３
０〜３６０ｇ／mm2で、時間が１〜５ｓｅｃである。こ
のように金属層１６にフィンガリード４１が熱圧着され
ると、金バンプ１６ｂとフィンガリード４１の表面の半
田４２はＡｕ−Ｓｎ共晶接合される。しかも、金バンプ
１６ｂには、微細なＶ字状溝１７が形成されており、こ
のＶ字状溝１７に半田４２が喰い付くので、半田の金バ
ンプ粗面へのアンカー効果が得られ、信頼性の高い接合
が達成される。なお、実施形態において金薄膜１６ａを
ウエットエッチングとしているのは、エッチングにより
除去された金を回収して再使用するためであり、このエ
ッチングはアンダバンプ層と同様、反応性イオンエッチ
ングにより同時に除去することは当然可能なことであ
る。
ガリード４１を接続する場合には、各金属層１６にそれ
ぞれフィンガリード４１を対応させて熱圧着する。この
熱圧着の条件は温度が２００〜４００℃で、圧着力が３
０〜３６０ｇ／mm2で、時間が１〜５ｓｅｃである。こ
のように金属層１６にフィンガリード４１が熱圧着され
ると、金バンプ１６ｂとフィンガリード４１の表面の半
田４２はＡｕ−Ｓｎ共晶接合される。しかも、金バンプ
１６ｂには、微細なＶ字状溝１７が形成されており、こ
のＶ字状溝１７に半田４２が喰い付くので、半田の金バ
ンプ粗面へのアンカー効果が得られ、信頼性の高い接合
が達成される。なお、実施形態において金薄膜１６ａを
ウエットエッチングとしているのは、エッチングにより
除去された金を回収して再使用するためであり、このエ
ッチングはアンダバンプ層と同様、反応性イオンエッチ
ングにより同時に除去することは当然可能なことであ
る。
【００１６】
【発明の効果】説明したように、この発明の金属層のエ
ッチング方法によれば、金属層の厚み方向への強い異方
性エッチングが進行し、金属層の表面にＶ字状溝が形成
される。従って、このようにして形成された金属層のＶ
字状溝には、例えば半田などの接合剤が喰い込むことに
なるので、外部端子との接合の信頼性が向上する、など
の効果を奏する。
ッチング方法によれば、金属層の厚み方向への強い異方
性エッチングが進行し、金属層の表面にＶ字状溝が形成
される。従って、このようにして形成された金属層のＶ
字状溝には、例えば半田などの接合剤が喰い込むことに
なるので、外部端子との接合の信頼性が向上する、など
の効果を奏する。
【図１】この発明のエッチング方法によって形成された
金属層を有する半導体装置を示す拡大断面図。
金属層を有する半導体装置を示す拡大断面図。
【図２】（Ａ）〜（Ｅ）は、それぞれ、図１に示す半導
体装置を形成するための各工程を示す拡大断面図。
体装置を形成するための各工程を示す拡大断面図。
【図３】この発明の方法によって、金属層をエッチング
するための反応性イオンエッチング装置の断面図。
するための反応性イオンエッチング装置の断面図。
【図４】図１に示された半導体装置をキャリアテープに
搭載した状態を示す平面図。
搭載した状態を示す平面図。
【図５】図１に示された半導体装置の金属層とキャリア
テープのフィンガリードとの接合状態を示す拡大断面
図。
テープのフィンガリードとの接合状態を示す拡大断面
図。
【図６】この発明の反応性イオンエッチングを行う前の
金属層（バンプ電極）の粒子構造の顕微鏡写真。
金属層（バンプ電極）の粒子構造の顕微鏡写真。
【図７】この発明の反応性イオンエッチング処理後の金
属層（バンプ電極）の粒子構造の顕微鏡写真。
属層（バンプ電極）の粒子構造の顕微鏡写真。
【図８】従来の金属層（バンプ電極）の構造を示す拡大
断面図。
断面図。
１０ シリコンウエハ １３ 電極パッド １５ アンダバンプ層 １６ 金属層（バンプ電極） １７ Ｖ字状溝 ２０ 反応性イオンエッチング装置 ２８ 反応性イオンガス
Claims (5)
- 【請求項１】ＣＦ４、Ｃ２Ｆ６、Ｃ３Ｆ８、ＣＨＦ３、
ＳＦ６から選択された少なくとも１種のハロゲン化ガス
と、ＣＦ３Ｃｌ、ＣＦ２Ｃｌ２、ＣＦＣＬ３、ＨＣｌ、
ＣＣｌ４から選択された少なくとも１種の塩素系ガスと
の混合ガスを真空装置内に導入してプラズマを発生さ
せ、基板に設けられたアルミニウムあるいはアルミニウ
ム合金よりなる電極パッドの上に形成された該電極パッ
ドとは異なる金属よりなる金属層をエッチングする金属
層のエッチング方法。 - 【請求項２】ＣＦ４、Ｃ２Ｆ６、Ｃ３Ｆ８、ＣＨＦ３、
ＳＦ６から選択された少なくとも１種のハロゲン化ガス
と、ＣＦ３Ｃｌ、ＣＦ２Ｃｌ２、ＣＦＣｌ３、ＨＣｌ、
ＣＣｌ４から選択された少なくとも１種の塩素系ガスと
の混合ガスを真空装置内に導入してプラズマを発生さ
せ、半導体装置に形成された金からなる金属層をエッチ
ングする金属層のエッチング方法。 - 【請求項３】前記金属層は、外部端子に接続される接続
端子であり、エッチングによって、前記接続端子の表面
にＶ字状溝を形成することを特徴とする請求項２記載の
金属層のエッチング方法。 - 【請求項４】前記金属層は、前記半導体装置の表面全体
を覆う下層および該下層上に形成された上層とを有し、
エッチングによって、下層を除去するとともに上層の表
面にＶ字状溝を形成することを特徴とする請求項２記載
の金属層のエッチング方法。 - 【請求項５】前記ハロゲン化ガスはＳＦ６であり、前記
塩素系ガスはＣＦＣｌ３であることを特徴とする請求項
１乃至４記載の金属層のエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7204012A JP2800729B2 (ja) | 1995-07-19 | 1995-07-19 | 金属層のエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7204012A JP2800729B2 (ja) | 1995-07-19 | 1995-07-19 | 金属層のエッチング方法 |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10012003A Division JP2958520B2 (ja) | 1998-01-07 | 1998-01-07 | 半導体装置の接合方法 |
| JP10012001A Division JP2958871B2 (ja) | 1998-01-07 | 1998-01-07 | 半導体装置の製造方法 |
| JP10012002A Division JP2958519B2 (ja) | 1998-01-07 | 1998-01-07 | 半導体装置の接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0845918A JPH0845918A (ja) | 1996-02-16 |
| JP2800729B2 true JP2800729B2 (ja) | 1998-09-21 |
Family
ID=16483315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7204012A Expired - Lifetime JP2800729B2 (ja) | 1995-07-19 | 1995-07-19 | 金属層のエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2800729B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6296780B1 (en) | 1997-12-08 | 2001-10-02 | Applied Materials Inc. | System and method for etching organic anti-reflective coating from a substrate |
| KR100292248B1 (ko) * | 1998-06-03 | 2001-07-12 | 최동환 | 플라즈마를 이용한 인듐 범프의 제조방법 |
| US6306312B1 (en) * | 1999-06-30 | 2001-10-23 | Lam Research Corporation | Method for etching a gold metal layer using a titanium hardmask |
| DE10046296C2 (de) | 2000-07-17 | 2002-10-10 | Infineon Technologies Ag | Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung |
| JP5397336B2 (ja) * | 2010-07-14 | 2014-01-22 | 株式会社大真空 | 圧電振動片、および圧電振動子 |
| US10535523B1 (en) * | 2018-08-30 | 2020-01-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Formation and in-situ etching processes for metal layers |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2681058B2 (ja) * | 1986-04-03 | 1997-11-19 | アネルバ株式会社 | ドライエッチング方法 |
-
1995
- 1995-07-19 JP JP7204012A patent/JP2800729B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0845918A (ja) | 1996-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5108950A (en) | Method for forming a bump electrode for a semiconductor device | |
| US7265440B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| US7456090B2 (en) | Method to reduce UBM undercut | |
| JP4564166B2 (ja) | ウエハ・パッシベーション層の形成方法 | |
| US6924553B2 (en) | Semiconductor chip and wiring board with bumps formed on pads/land and on passivation/insulation film and manufacturing method of the same | |
| US20050242446A1 (en) | Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor | |
| US7320932B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000183090A (ja) | チップサイズパッケージ及びその製造方法 | |
| JP2800729B2 (ja) | 金属層のエッチング方法 | |
| US20040222520A1 (en) | Integrated circuit package with flat metal bump and manufacturing method therefor | |
| JP2003068779A (ja) | 半導体装置及びその製造方法 | |
| JP2958520B2 (ja) | 半導体装置の接合方法 | |
| JP2958871B2 (ja) | 半導体装置の製造方法 | |
| JP2958519B2 (ja) | 半導体装置の接合方法 | |
| JP3446021B2 (ja) | 半導体装置のバンプ電極構造およびその形成方法 | |
| JPH0828366B2 (ja) | 半導体装置の電極形成方法 | |
| JPH0828365B2 (ja) | 半導体装置のバンプ電極の形成方法 | |
| JPH0373535A (ja) | 半導体装置およびその製造方法 | |
| JP2001028371A (ja) | 半導体装置及びその製造方法 | |
| JP2717835B2 (ja) | 半導体装置の製造方法 | |
| JP3003394B2 (ja) | 突起電極の製造方法 | |
| JP2000357701A (ja) | 半導体装置及びその製造方法 | |
| JPH1126466A (ja) | 半導体装置の製造方法 | |
| JPH0793309B2 (ja) | 半導体装置の接続方法 | |
| JPH03190240A (ja) | 半導体装置の製造方法 |