DE10046296C2 - Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung - Google Patents

Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung

Info

Publication number
DE10046296C2
DE10046296C2 DE10046296A DE10046296A DE10046296C2 DE 10046296 C2 DE10046296 C2 DE 10046296C2 DE 10046296 A DE10046296 A DE 10046296A DE 10046296 A DE10046296 A DE 10046296A DE 10046296 C2 DE10046296 C2 DE 10046296C2
Authority
DE
Germany
Prior art keywords
adhesive layer
layer
pressure contact
contact
chip component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10046296A
Other languages
English (en)
Other versions
DE10046296A1 (de
Inventor
Hans-Juergen Hacke
Manfred Wosler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE10046296A priority Critical patent/DE10046296C2/de
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to PCT/DE2001/002098 priority patent/WO2002007209A1/de
Priority to AU2001270467A priority patent/AU2001270467A1/en
Priority to CNB018130070A priority patent/CN1254858C/zh
Priority to EP01949241A priority patent/EP1301942A1/de
Priority to DE10192774T priority patent/DE10192774D2/de
Priority to JP2002513013A priority patent/JP2004504723A/ja
Priority to TW090116849A priority patent/TW507338B/zh
Publication of DE10046296A1 publication Critical patent/DE10046296A1/de
Application granted granted Critical
Publication of DE10046296C2 publication Critical patent/DE10046296C2/de
Priority to US10/347,324 priority patent/US6969917B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Credit Cards Or The Like (AREA)
  • Die Bonding (AREA)

Description

Die Erfindung betrifft ein elektronisches Chipbauteil mit ei­ ner integrierten Schaltung und ein Verfahren zu seiner Her­ stellung.
Integrierte Schaltungen werden zunehmend auch für Anwendungs­ fälle eingesetzt, in denen nicht die gleichen Anforderungen an die Qualität und Zuverlässigkeit der Verbindungsstelle zwischen Halbleiterchip und Kontaktanschlußflächen eines ex­ ternen Schaltungsträgers unter entsprechenden Extrembedingun­ gen gestellt werden, wie es z. B. für den Einsatz in der Tele­ kommunikation, der Luft- und Raumfahrt, der Verkehrstechnik, der Medizintechnik usw. erforderlich ist. Chipbauteile mit derartigen integrierten Schaltungen, die nicht die extremen Anforderungen an Temperaturwechselbeständigkeit bei hohen bzw. tiefen Extremtemperaturen oder die Lagerfähigkeit bei hohen Temperaturen aufweisen müssen, gehören zu den "Low- tech"-Chipbauteilen, die ein Anwendungssegment abdecken sol­ len, bei dem die kostenintensiven Verbindungstechniken her­ kömmlicher Chipbauteile ersetzt werden müssen durch preiswer­ tere Lösungen.
Die DE 195 29 490 A1 zeigt ein Chipkontaktierungsverfahren, bei dem ein Trägersubstrat bereitgestellt wird, auf dem lei­ tende Anschlußabschnitte angeordnet sind. Auf der Oberfläche des Trägersubstrats ist eine nicht-leitende Klebeschicht an­ geordnet. Das Trägersubstrat wird mit einem Chip aus­ gerichtet und mittels der Klebeschicht unter Bildung eines Druckkontaktes verbunden.
Die DE 40 08 624 C2 zeigt ein Verfahren zur Herstellung einer hybriden Halbleiterstruktur mit einem Trägerplattensubstrat, mit einem Halbleiterchipsubstrat und mit einer elektrisch isolierenden Schicht aus einem klebrigen Material. Die beiden Substrate werden relativ zueinander ausgerichtet und an­ schließend aneinander gedrückt. Die Kontaktierung erfolgt durch selektiv in das klebrige Material eingebrachtes elektrisch leitendes Pulver.
Die US 5,517,752 zeigt ein Verfahren zum Herstellen von elek­ trischen Verbindungen, bei dem Kontaktoberflächen von sich gegenüberliegenden Anschlußelektroden aneinander gepreßt wer­ den, wobei die Kontaktoberflächen verformt werden. Auch in diesem Fall liegt ein Druckkontakt vor.
Die JP 02268451 A zeigt ein Verfahren zum Verbinden von lichtübertragenden Halbleitern, bei dem ein lichthärtendes isolierendes Harz zwischen zwei Elementen zur Herstellung eines Druckkontaktes ausgehärtet wird.
Aufgabe der Erfindung ist es, die Verbindungstechnik zu ver­ einfachen und die Verfahrenskosten beim Verbinden von Chip­ bauteilen mit Chipträgern zu vermindern.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen An­ sprüche gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den abhängigen Ansprüchen.
Erfindungsgemäß weist das elektronische Chipbauteil eine in­ tegrierte Schaltung in einem Halbleiterchip auf, das auf sei­ ner aktiven Oberfläche Kontaktflächen aufweist, die dem An­ schließen der integrierten Schaltung an externe Schaltungs­ träger dienen. Dazu weisen die Kontaktflächen gegenüber dem Niveau der obersten elektrisch nichtleitenden Schicht der in­ tegrierten Schaltung eine Kontaktschicht auf, die aus Andruck­ kontaktmaterial besteht, und ragen über das Niveau der ober­ sten elektrisch nichtleitenden Schicht hinaus. Darüber hinaus ist zumindest die aktive Oberfläche des Halbleiterchips, die nicht von den Kontaktflächen eingenommen wird, von einer der Kontaktschichthöhe angepaßten schmelzfähigen Klebeschicht be­ deckt. Durch besondere Auswahl des Klebeschichtmaterials in bezug auf die zu verklebenden Oberflächen und in bezug auf die von Klebstoff freizuhaltenden Oberflächen benetzt im ge­ schmolzenen Zustand die Klebeschicht die elektrisch nichtlei­ tende oberste Schicht der integrierten Schaltung und den Oberflächenbereich des Schaltungsträgers außerhalb der Kon­ taktanschlußflächen und benetzt im schmelzflüssigen Zustand nicht die Andruckkontaktflächen des elektronischen Chipbau­ teils selbst sowie die Kontaktanschlußflächen auf dem Schal­ tungsträger.
Ein derartig aufgebautes elektronisches Chipbauteil hat den Vorteil, daß es ohne zusätzliches Gehäuse ausgeliefert werden kann und unmittelbar auf einen externen Schaltungsträger un­ ter Bildung einer Andruckkontaktierung zwischen den Andruck­ kontaktflächen des elektronischen Chipbauteils und den Kon­ taktanschlußflächen des externen Schaltungsträgers montierbar ist. Ein weiterer Vorteil dieses elektronischen Chipbauteils ist es, daß die Präparation der Kontaktflächen mittels einer zusätzlichen Kontaktschicht unmittelbar auf einem Halbleiter­ wafer für mehrere integrierte Schaltungen simultan erfolgen kann und ebenso das Aufbringen einer angepaßten schmelzfähi­ gen Klebeschicht im ungeteilten Zustand des Halbleiterwafers für mehrere integrierte Schaltungen und damit für mehrere elektronische Chipbauteile in einem Arbeitsschritt erfolgen kann. Schließlich ist ein ganz wesentlicher Vorteil des er­ findungsgemäßen elektronischen Chipbauteils, daß es ohne Ge­ häuse vermarktet werden kann, so daß der Abnehmer sowohl in der Formgebung des externen Schaltungsträgers als auch in der Ausbildung sehr flacher mit elektronischen Chipbauteilen bestückter Schaltungsträger frei gestalten kann. Außerdem er­ möglicht das mit Andruckkontaktflächen aus­ gestattete elektronische Chipbauteil einen Einbau oder Aufbau auf externe flexible Schaltungsträger, da die Andruckkontakttechnik eine weite Toleranz in bezug auf die Anpassung der Wärmeausdehnungseigenschaften des Halbleiter­ chips und des Schaltungsträgers zuläßt.
Bei der gezielten Abstimmung der Benetzungseigenschaften des Materials der Klebeschicht in bezug auf die Materialien von elektronischem Chipbauteil und externem Schaltungsträger wird vorteilhaft erreicht, daß sich im schmelzflüssigen Zustand die Klebstoffschichtbereiche von den Bereichen der Andruck­ kontaktflächen und Kontaktanschlußflächen trennen, indem sich der Klebstoff auf die Oberflächenbereiche zurückzieht, die benetzbar sind.
Der externe Schaltungsträger kann bspw. ein Sicherungschipträ­ ger für Konsumartikel sein. Diese Sicherungschipträger sind mit integrierten Sicherungsschaltungen bestückt, um über soge­ nannte Tags den Konsumartikel zu kennzeichnen, logistisch zu verwalten und vor einer unberechtigten Entnahme zu sichern. Da derartig gesicherte Konsumartikel in klimatisierten Räumen in großen Mengen gelagert, verwaltet und angeboten werden, kann das elektronische Chipbauteil auf dem Sicherungschipträger aufgrund der kostengünstigen Herstellung der elektrischen Ver­ bindungsstellen zwischen Sicherungschipträger und elektroni­ schen Chipbauteilen zur Verbilligung auch der Konsumartikel beitragen.
Alternativ kann der externe Schaltungsträger ein Chipträger mit Antennenfunktion für Zugangskontrollen zu Fahrzeugen und/oder Gebäuden sein. Auch dieser Anwendungsfall des erfin­ dungsgemäßen Chipbauteils nutzt den Vorteil, daß das elektro­ nische Chipbauteil ohne spezielle Gehäuseform einem beliebig geformten Chipträger, einem Gebäude- oder Fahrzeugschlüssel­ kopf oder anderen mit Antennenfunktion ausgestatteten Zugangs­ kontrollvorrichtungen angepaßt werden kann.
In einem weiteren alternativen Anwendungsfall kann der externe Schaltungsträger ein Chipträger für Identitäts-, Buchungs-, Telefon- und/oder Bankautomatenkarten sein. Bei dieser Ausfüh­ rungsform kommt ebenfalls der Vorteil eines elektronischen Chipbauteils zur Geltung, das keinerlei Gehäuseteile aufweist und somit einfach und platzsparend auf die jeweiligen Karten aufgeklebt oder in entsprechenden Aussparungen der Karten un­ tergebracht werden kann. Ferner kommt bei dieser Ausführungs­ form besonders die Flexibilität der Andruckkontaktlösung die­ ses elektronischen Chipbauteils zur Geltung.
Weiterhin kann der externe Schaltungsträger ein Chipträger für die Steuerung von Spielzeugen und/oder Modellen sein. Hierbei wirkt sich besonders die preiswerte Fertigungs- und Weiterverarbeitungsmöglichkeit des elektronischen Chipbau­ teils aus. Im Prinzip kann jedes elektronische Chipbauteil Bestandteil eines Bausatzes sein, aus denen Spielzeuge und Modelle zusammengesetzt sind, da aufgrund der schmelzfähigen Klebeschicht das elektronische Chipbauteil für den Bausatz handhabbar, austauschbar und mehrfach einsetzbar wird.
Die Klebeschicht weist bei einer weiteren Ausführungsform der Erfindung zwischen den Andruckkontaktflächen eine größere Dicke auf als auf den Andruckkontaktflächen. Diese Unter­ schiede in der Dicke können bereits beim Auftragen der Klebe­ schicht durch die gewählte Auftragstechnik auf einen Halblei­ terwafer erreicht werden, insbesondere, wenn die Klebeschicht durch Rollbeschichten mit filmbildenden Medien erfolgt ist. Eine unterschiedliche Dicke der Klebeschicht zwischen An­ druckkontaktfläche und dem übrigen Oberflächenbereich eines Halbleiterwafers hat den Vorteil für die Weiterverarbeitung und Anwendung des elektronischen Chipbauteils, daß sich beim Schmelzen des Klebeschichtmaterials nur eine kleine Menge auf die benetzbaren Oberflächenbereiche zurückziehen muß.
Zur Verbesserung der Kontaktgabe der Andruckkontaktflächen können diese ggf. eine Aufrauhung aufweisen. Diese Aufrauhung kann bereits mit der Herstellung bzw. Abscheiden des Andruck­ kontaktmaterials entstehen oder durch einen zusätzlichen Auf­ rauhungsschritt erfolgen, der dann für den gesamten Halblei­ terwafer gleichzeitig dem Befreien der Kontaktandruckflächen von eventuell anhaftendem Klebstoff in vorteilhafter Weise dienen kann.
Als Andruckkontaktmaterial der Andruckkontaktfläche kommt eine duktile elektrisch leitende Metall-Legierung in Frage. Die Duktilität der Metall-Legierung gewährleistet, daß sich die Andruckkontaktfläche der Oberfläche einer Kontaktanschlußflä­ che eines externen Schaltungsträgers anpassen kann. Insbeson­ dere ist die Duktilität dann von Vorteil, wenn die Kontaktan­ schlußflächen nach der Präparation des Schaltungsträgers auf­ gerauht sind, so daß beim Andruckkontaktieren sich das duktile elektrisch leitende Metallmaterial in die rauhe Oberfläche der Kontaktanschlußflächen des Schaltungsträgers einarbeiten kann.
Das Andruckkontaktmaterial kann wahlweise auch eine oxidati­ onsresistente Metall-Legierung sein. Eine derartige Metall- Legierung gewährleistet, daß die Andruckkontaktflächen nicht durch Oxidation in ihrer elektrischen Kontaktierfähigkeit im Laufe der Zeit beeinträchtigt werden, sondern gewährleistet eine langlebige elektrische Kontaktierung zwischen den zu kontaktierenden Komponenten.
Als Andruckkontaktmaterial der Andruckkontaktfläche kann ggf. eine Nickel-Gold-Legierung Verwendung finden. Dabei sorgt der Goldanteil für die erforderliche Oxidationsresistenz und der Nickelanteil für die gewünschte Festigkeit des Andruckkontak­ tes. Bei Andruckkontaktmaterialien auf der Basis von Silber ergibt sich der Vorteil, daß Silber nicht mit dem Sauerstoff oder mit den Wassermolekülen in der Luft reagiert, sondern Silbersulfit in einer normalen atmosphärischen Umgebung bil­ det, das im Gegensatz zu den meisten Metalloxiden elektrisch leitend bleibt. Bei Verwendung eines auf Indium basierenden Andruckkontaktmaterials ergibt sich der Vorteil, daß Indiu­ moxid eines der wenigen elektrisch leitenden Oxide bildet und somit sich der Andruckkontakt selbst durch den atmosphäri­ schen Sauerstoff nicht wesentlich während der Betriebslebens­ dauer verschlechtert.
In einer weiteren Ausführungsform der Erfindung ragt die An­ druckkontaktfläche 1,5 bis 8 µm über die oberste elektrisch nichtleitende Schicht der integrierten Schaltung hinaus. Mit dieser Kontaktflächenerhöhung der integrierten Schaltung wird gewährleistet, daß ein sicherer Andruckkontakt zu den Kontak­ tanschlußflächen eines externen Schaltungsträgers beim Auf­ kleben des elektronischen Chipbauteils erreichbar ist. Dazu weist die Klebeschicht wenigstens die Dicke der Kontakt­ schicht auf und ist zwischen den Andruckkontaktflächen ange­ ordnet. Bei Klebeschichten mit einer Dicke unterhalb der Kon­ taktschichtdicke besteht die Gefahr, daß das Klebstoffvolumen nicht ausreicht, das Chipbauteil mit dem Schaltungsträger so zu verbinden, daß eine sichere Kontaktierung zwischen Kontak­ tandruckflächen und Kontaktanschlußflächen gewährleistet ist.
Soweit der Klebstoff die Dicke der Andruckkontaktflächen überragt und teilweise auf den Andruckkontaktflächen positio­ niert ist, wird er beim Kontaktieren des elektronischen Chip­ bauteils mit dem externen Schaltungsträger von den Andruck­ kontaktflächen verdrängt und füllt teilweise die Zwischenräu­ me zwischen den Kontaktanschlußflächen des externen Schal­ tungsträgers auf. Mit dieser Ausführungsform des elektroni­ schen Chipbauteils ist der Vorteil verbunden, daß der Über­ schuß an Klebstoffvolumen derart bemessen ist, daß der Zwi­ schenraum zwischen oberster nichtleitender Schicht des Chip­ bauteils und der Oberfläche des Schaltungsträgers, die nicht von den Kontaktanschlußflächen belegt ist, teilweise von Klebstoff benetzt wird, so daß beim Erkalten des schmelzflüs­ sigen Klebstoffs ein intensiver Kontakt zwischen den Andruck­ kontaktflächen des elektronischen Chipbauteils und den Kon­ taktanschlußflächen des Chipträgers erreicht wird. Ein Über­ schreiten der Nivellierung der Klebstoffschicht mit der Über­ höhung der Andruckkontaktflächen ist bei dieser Ausführungs­ form erwünscht, um ein Füllen der oben angegebenen Zwischen­ räumen zwischen elektronischem Chipbauteil und Schaltungsträ­ ger zu gewährleisten.
Der Klebstoff besteht bspw. aus einem thermoplastischen Kunststoff, vorzugsweise aus Glykolesterterephthalat, dessen Schmelzvolumen größer ist als das Volumen des erstarrten Klebstoffs, so daß die auftretenden Spannungen in dem sich verfestigenden Klebstoff zusätzlich das elektronische Chipbauteil auf den externen Schaltungsträger in vorteilhafter Weise ziehen, so daß ein intensiver Andruckkontakt zwischen Andruckkontaktflächen und Kontaktanschlußflächen gewährleistet ist.
Das erfindungsgemäße Verfahren zur Herstellung von elektroni­ schen Chipbauteilen ist durch folgende Verfahrensschritte ge­ kennzeichnet:
  • - selektives Aufbringen einer Kontaktschicht aus Andruck­ kontaktmaterial auf Kontaktflächen eines Halbleiterwa­ fers mit einer Vielzahl integriertet Schaltungen zur Herstellung überhöhter Andruckkontaktflächen,
  • - Aufbringen einer an die Höhe der Kontaktschicht angepaß­ ten schmelzfähigen Klebeschicht auf die Oberfläche des Halbleiterwafers, wobei die Klebeschicht im geschmolze­ nen Zustand die elektrisch nicht leitende oberste Schicht der integrierten Schaltung und den elektrisch nicht leitenden Oberflächenbereich des Schaltungsträgers benetzt und die Andruckkontaktflächen sowie die Kontak­ tanschlußflächen auf dem Schaltungsträger nicht benetzt,
  • - Teilen des Halbleiterwafers in einzelne elektronische Chipbauteile mit Andruckkontaktflächen einer vereinzel­ ten integrierten Schaltung.
Dieses Verfahren hat den Vorteil, daß die wesentlichen Schritte, nämlich das selektive Aufbringen einer Kontakt­ schicht und das Aufbringen einer Klebeschicht für die elek­ tronischen Bauteile noch vor dem Trennen eines Wafers in ein­ zelne elektronische Chipteile erfolgt. Ferner wird durch die­ ses Verfahren eine Andruckkontaktverbindung der Chipteile mit einem externen Schaltungsträger möglich, die keinerlei Bond- oder Lötvorgänge erfordert. Somit kann bei relativ niedriger Temperatur der schmelzfähigen Klebeschicht eine Kontaktver­ bindung zwischen den beiden Komponenten ohne großen Aufwand hergestellt werden. Darüber hinaus wird der schmelzfähige Klebstoff als derart dünne Klebeschicht angewandt, daß extrem kurze Kontaktierzeiten möglich werden.
Die Anwendung des schmelzflüssigen Klebstoffs bereits auf die Chips im Scheibenverbund ermöglicht darüber hinaus eine beson­ ders kostengünstige Simultanpräparation sehr vieler Chips. So­ mit wird mit diesem Verfahren gegenüber bekannten Kontaktier­ verfahren ein schneller und damit kostengünstiger Ablauf zur Herstellung von Chipverbindungen mit geringer Einbauhöhe er­ möglicht. Die Erfindung schafft somit eine Möglichkeit der einfachen und kostengünstigen Klebstoffapplikation bereits auf der Scheibenebene und durch Verwendung von schmelzflüssi­ gem Klebstoff extrem kurze Kontaktierzeiten.
Für das selektive Aufbringen des Andruckkontaktmaterials eig­ net sich das Aufbringen oder Abscheiden durch eine Maske hin­ durch. Derartige Masken können aus Metallfolien mit entspre­ chenden Öffnungen für ein Aufdampfen oder Aufsputtern des An­ druckkontaktmaterials bestehen. Ferner kann ein selektives Aufbringen auch dadurch erreicht werden, daß zunächst eine ge­ schlossene Schicht des Andruckkontaktmaterials auf dem Halb­ leiterwafer abgeschieden wird und anschließend durch eine ent­ sprechende Maskentechnologie ein selektives Ätzen vorzugsweise Plasmaätzen erfolgt. Jedoch sind auch naßchemische Ätzverfah­ ren einsetzbar, die alle Metallflächen, die nicht von der Mas­ ke bedeckt sind, wegätzen. Die Maske selbst besteht bei dieser Durchführung des Verfahrens aus einer photolithographisch auf­ gebrachten Photolackschicht. Das flächige Aufbringen des An­ druckkontaktmaterials kann mittels Sputterns, Aufdampfens oder Plasmaab­ scheidens erfolgen.
Die unterschiedlichen Verfahren zum selektiven Aufbringen des Andruckkontaktmaterials bzw. der Kontaktschicht haben den Vor­ teil, daß für jeden Anwendungsfall abhängig von der Größe der Andruckkontaktflächen, die auf dem elektronischen Chipbauteil aufgebracht werden sollen, ein geeignetes und optimiertes Ver­ fahren einsetzbar ist. Da mit zunehmender Andruckkontaktfläche der Kostenaufwand für das Verfahren zur Herstellung erhöhter Kontaktandruckflächen abnimmt, kann es ein Vorteil sein, die mikroskopisch kleinen Kontaktflächen der integrierten Schal­ tungen in einem ausreichend großen Abstand auf dem Halbleiter­ chip anzuordnen, so daß großflächige, billig herzustellende Andruckkontaktflächen, die mit den mikroskopisch kleinen Kon­ taktflächen der integrierten Schaltung elektrisch verbunden sind, auf der Chipoberfläche angeordnet werden können. Unter großflächig werden in diesem Zusammenhang Flächen mit Kanten­ längen über 25 µm und unter mikroskopisch kleinen Flächen wer­ den Flächen verstanden, die nur mit Hilfe eines Lichtmikro­ skops meßbar sind.
Die Aufbringung einer Klebeschicht aus dem oben aufgeführten Klebstoff wird in einer Durchführung des erfindungsgemäßen Verfahrens mittels Auflaminierens einer Klebstoff-Folie er­ reicht. Ist das Material der Klebstoff-Folie für metallische Oberflächen nicht benetzend, so werden beim schmelzflüssigen Erwärmen der auflaminierten Klebstoffschicht die metallischen Andruckkontaktflächen freigelegt, während der Klebstoff sich zwischen den Andruckkontaktflächen konzentriert.
Die Klebeschicht kann in einer weiteren Durchführung des Ver­ fahrens aufgesprüht werden, wobei der Klebstoff für die Klebeschicht in einem Lösungsmittel zunächst gelöst ist und sich nach Verdampfen des Lösungsmittels der Klebstoff zu einer Kle­ beschicht auf dem Halbleiterwafer gleichmäßig verteilt. Ein Aufsprühen der Klebeschicht kann auch im schmelzflüssigen Zu­ stand des Klebstoffs erfolgen, wobei eine Klebeschicht auf der Waferoberfläche erstarrt. Von diesen beiden Verfahrensmöglich­ keiten wird das Aufbringen einer Klebeschicht mittels im Lö­ sungsmittel verdünntem Klebstoff bevorzugt. Beim Aufsprühen einer Klebeschicht ist zunächst die Dicke der Klebeschicht so­ wohl auf den Andruckkontaktflächen als auch in den Zwischen­ räumen gleich dick.
Verfahren, die eine unterschiedliche Dicke zwischen der Klebe­ schicht auf den Andruckkontaktflächen und der Klebeschicht in den Zwischenräumen ermöglichen, sind das Tauchbeschichten oder das Aufschleudern des Klebstoffs. In beiden Fällen wird ein Klebstoff gelöst in Lösungsmitteln beim Auftragen der Kleb­ stoffschicht bevorzugt.
Einen besonderen Vorteil beim Auftragen der Klebstoffschicht bildet das Rollbeschichten, bei dem filmbildende Medien aufge­ bracht werden und durch das Rollbeschichten dafür gesorgt wird, daß die Klebeschicht auf den Andruckkontaktflächen we­ sentlich dünner ist als in den Zwischenräumen. Schließlich ist in einer weiteren Durchführung des Verfahrens eine Pulverbe­ schichtung mittels filmbildender Medien vorgesehen, wobei der Wafer beim Aufbringen des Pulvers erwärmt wird, so daß sich das filmbildende Medium als Klebeschicht ausbreiten kann.
Die Erfindung wird nun unter Bezugnahme auf die beigefügten Figuren an einem Ausführungsbeispiel näher erläutert.
Fig. 1 ist eine Prinzipskizze eines teilweisen Querschnitts durch einen Halbleiterwafer mit einer Vielzahl inte­ grierter Schaltungen für elektronische Chipbauteile.
Fig. 2 ist eine Prinzipskizze eines Querschnitts durch ein elektronisches Chipbauteil vor dem Aufbringen des Chipbauteils auf einen externen Schaltungsträger.
Fig. 3 ist eine Prinzipskizze eines Querschnitts durch einen externen Schaltungsträger mit aufgebrachtem elektro­ nischen Chipbauteil unter Andruckkontaktierung zwi­ schen Chipbauteil und Schaltungsträger.
Fig. 1 ist eine Prinzipskizze eines teilweisen Querschnitts durch einen Halbleiterwafer 17 mit einer Vielzahl integrierter Schaltungen 6, von denen nur drei beispielhaft gezeigt werden. Weder die Querschnittsdicke noch die Größe der Chipbauteile 16 sind maßstabsgerecht dargestellt. Vielmehr ist die Längenaus­ dehnung einzelner dargestellter Komponenten der Chipbauteile, wie die Andruckkontaktflächen 10, zur Verdeutlichung der Er­ findung wesentlich größer dargestellt, als sie für das reale Chipbauteil verwirklicht ist. Dieses gilt auch für die weite­ ren Darstellungen in den Fig. 2 und 3.
In Fig. 1 wird ein Halbleiterwafer 17 gezeigt, der in seinem aktiven Bereich integrierte Schaltungen 6 eingebettet hat, von denen lediglich drei in Fig. 1 angedeutet werden. Diese inte­ grierten Schaltungen 6 weisen auf der aktiven Oberfläche des Halbleiterwafers 17 eine Anzahl von Kontaktflächen 2 auf, die von einer obersten nichtleitenden Schicht 5 umgeben sind bzw. freigehalten werden. Damit ist das Niveau der Kontaktflächen 2 auf dem Halbleiterwafer 17 tiefer als das Höhenniveau der obersten nichtleitenden Schicht 5. Über den Kontaktflächen 2 ist in dieser Ausführungsform der Erfindung eine Andruckkon­ taktfläche 10 angeordnet, die einerseits in ihrer flächigen Erstreckung größer ist als die Kontaktfläche 2 auf einem Halb­ leiterchip 1 und gegenüber der obersten nichtleitenden Schicht 5 erhöht ist. Diese metallische Andruckkontaktfläche 10 ragt über das Niveau der obersten nichtleitenden Schicht 5 um 1,5 bis 8 µm heraus. Die gesamte aktive Oberfläche 8 des Halblei­ terwafers 17 ist von einer Klebeschicht 9 bedeckt, die zwi­ schen den Andruckkontaktflächen 10 eine Dicke 11 aufweist, die größer ist als auf den Kontaktflächen 10, wo sie eine Dicke 12 aufweist. Die unterschiedlichen Dicken 11 und 12 in den ver­ schiedenen Bereichen des Halbleiterwafers 17 der Klebeschicht 9 kann durch Auswahl geeigneter Aufbringungsverfahren der Kle­ beschicht erreicht werden. In dieser Ausführungsform wurde die Klebeschicht mittels Aufschleuderns auf die Oberfläche des Halbleiterwafers aufgebracht, nachdem die Überhöhung der Kon­ taktflächen 2 durch ein Andruckkontaktmaterial erfolgt ist.
Das Andruckkontaktmaterial der Andruckkontaktflächen 10 ist auf den Wafer mittels selektiver stromloser Abscheidung einer Nickel-Gold-Legierung erfolgt. Die Klebeschicht 9 besteht aus einem schmelzfähigen Klebstoff aus thermoplastischem Kunst­ stoff und kann Füllstoffe aufweisen, die ein Aufwärmen mittels Infrarotstrahlung und/oder ein Aufwärmen mittels Mikro­ wellenenergie unterstützen, so daß durch einen kurzzeitigen Wärmeimpuls eine derartige Klebeschicht 9 in ihren schmelz­ flüssigen Zustand überführt werden kann. Bei dem Überführen der Klebeschicht 9 in einen schmelzflüssigen Zustand wird durch unterschiedliche Benetzungseigenschaften des Klebstoffs auf einem metallischen und einem nichtleitenden Untergrund er­ reicht, daß sich der Klebstoff zwischen den Andruckkon­ taktflächen zusammenzieht und automatisch die metallischen Oberflächen freilegt.
Nach dem Aufbringen einer derartigen Schichtstruktur aus An­ druckkontaktflächen und Klebstoffbereichen auf einem Halblei­ terwafer 17 mit einer Vielzahl integrierter Schaltungen 6 kann der Wafer in einzelne elektronische Chipbauteile 16 an den strichpunktierten Grenzlinien in Fig. 1 getrennt werden und für die Weiterverwendung magaziniert werden, ohne daß ein Chipgehäuse erforderlich ist.
Fig. 2 zeigt eine Prinzipskizze eines Querschnitts durch ein elektronisches Chipbauteil 16 vor dem Aufbringen des Chipbau­ teils 16 auf einen externen Schaltungsträger 4. Der Schal­ tungsträger 4 weist metallische Leiterbahnen 19 auf, die mit Kontaktanschlußflächen 13 elektrisch verbunden sind. Der ex­ terne Chipträger 4 besteht im wesentlichen aus einem Isolator­ material, das an seiner Oberfläche teilweise metallisiert ist. Gegenüber den Kontaktanschlußflächen 13 des Chipträgers sind, wie Fig. 2 zeigt, die Andruckkontaktflächen eines Chipbau­ teils 16 angeordnet.
Das Chipbauteil 16 ist entsprechend der Fig. 1 aufgebaut und gleiche Bezugszeichen sind für gleiche Elemente und Komponen­ ten gewählt, so daß eine Erläuterung der sich wiederholenden Bezugszeichen weggelassen wird. Die Positionierung eines elek­ tronischen Chipbauteils 16 über einem externen Schaltungsträ­ ger 4 kann mit Hilfe eines nichtgezeigten Kontaktierstempels erfolgen. Der Kontaktierstempel kann so aufgebaut sein, daß er eine Impulswärmequelle aufweist, die einen kurzzeitigen Wär­ meimpuls zur Erschmelzung der Klebstoffschicht 9 auf dem Chip­ bauteil 16 liefert. Der metallflächenfreie Oberflächenbereich 18 des externen Schaltungsträgers 4 ist in dieser Ausführungs­ form derart bemessen, daß er den überschüssigen Klebstoff der Klebeschicht 9 aufnehmen kann.
Fig. 3 zeigt eine Prinzipskizze eines Querschnitts durch den externen Schaltungsträger 4, der in Fig. 2 gezeigt wird, mit aufgebrachtem elektronischen Chipbauteil 16 unter Andruckkon­ taktierung zwischen Chipbauteil 16 und Schaltungsträger 4. Die Zwischenräume 14 sind nach dem Aufbringen des Chipbauteils 16 auf den Schaltungsträger 4 mit Klebstoff 15 aufgefüllt und der die metallfreien Flächen benetzende Klebstoff 15 sorgt für ei­ nen sicheren Kontakt der Andruckkontaktflächen 10 des elektro­ nischen Chipbauteils 16 auf den Kontaktanschlußflächen 13 des externen Schaltungsträgers 4. Die Benetzungseigenschaften des Klebstoffs 15 bewirken eine konkave Kontur 20 des Kleb­ stoffrandes rund um das Chipbauteil 16.
Aufgrund der Volumenschrumpfung des erstarrten Klebstoffs 15 gegenüber der schmelzflüssigen Phase des Klebstoffs 15 werden die Andruckkontaktflächen 10 nach dem Erstarren des Klebstoffs 15 auf die Kontaktanschlußflächen 13 des Schaltungsträgers 4 gepreßt und somit eine zuverlässige elektrische Verbindung hergestellt. Der Chipträger kann Teil eines Auszeichnungs- und Sicherungsbauteils für Konsumartikel oder eine Schaltungskom­ ponente mit Antennenfunktion für Zugangskontrollen oder ein Schaltungsträger für ein IC zur Erhöhung der Fälschungssicherheit verschiedenster Dokumente oder ein Schal­ tungsträger für ICs für Chipkarten oder ICs in Spielzeugen sein. Bei derartigen Anwendungen kann der Vorteil genutzt wer­ den, daß lediglich ein Klebeschritt zur elektrischen Verbin­ dung des Chipbauteils auf dem Schaltungsträger erforderlich ist und gleichzeitig eine äußerst geringe Einbauhöhe verwirk­ licht werden kann.
Wenngleich nicht Gegenstand der Erfindung, so ist es für den Fachmann verständlich, daß die schmelzfähige Klebeschicht nicht nur auf dem elektronischen Chipbauteil angebracht sein kann, sondern auch auf dem anderen Kontaktierpartner, dem Schaltungsträger vorhanden sein kann und daß anstelle von Ein­ zelkontaktierung mit Hilfe eines Kontaktierstempels auch Si­ multankontaktierungen im Muster erfolgen können. Auch ist die Präparation des Andruckkontaktmaterials der Chips nicht nur auf die stromlose Abscheidung einer Nickel-Gold-Legierung be­ schränkt, sondern es können auch andere Andruckkontaktmateria­ lien zur Ausführung der Erfindung eingesetzt werden.

Claims (11)

1. Elektronisches Chipbauteil mit einer integrierten Schal­ tung (6) in einem Halbleiterchip (1) und Kontaktflächen (2) auf der aktiven Oberfläche (3) des Halbleiterchips (1), die dem Anschließen der integrierten Schaltung (6) an externe Schaltungsträger (4) dienen, wobei die Kon­ taktflächen (2) der integrierten Schaltung (6) eine Kon­ taktschicht (7) aus Andruckkontaktmaterial auf­ weisen, das über das Niveau einer obersten elektrischen nichtleitenden Schicht (5) der integrierten Schal­ tung (6) hinausragt und die aktive Oberfläche des Halb­ leiterchips (1) von einer der Kontaktschichthöhe ange­ paßten schmelzfähigen Klebeschicht (9) bedeckt ist, die im geschmolzenen Zustand die elektrisch nichtleitende oberste Schicht (5) der integrierten Schaltung (6) und den elektrisch nichtleitenden Oberflächenbereich (18) des Schaltungsträgers (4) benetzt und die Andruckkon­ taktflächen (10) sowie die Kontaktanschlußflächen (13) auf dem Schaltungsträger (4) nicht benetzt.
2. Elektronisches Chipbauteil nach Anspruch 1, dadurch gekennzeichnet, daß die Klebeschicht (9) zwischen den Andruckkontaktflä­ chen (10) eine größere Dicke (11) aufweist als auf den Andruckkontaktflächen (10).
3. Elektronisches Chipbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Andruckkontaktfläche (10) 1,5 bis 8 µm über die oberste elektrisch nichtleitende Schicht (5) der inte­ grierten Schaltung (6) hinausragt.
4. Elektronisches Chipbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Klebeschicht (9) wenigstens die Dicke der Kontakt­ schicht (7) aufweist.
5. Verfahren zur Herstellung von elektronischen Chipbautei­ len (16), gekennzeichnet durch folgende Verfahrensschritte:
  • - Selektives Aufbringen einer Kontaktschicht (7) aus Andruckkontaktmaterial auf Kontaktflächen (2) eines Halbleiterwafers (17) mit einer Vielzahl integrier­ ter Schaltungen (6) zur Herstellung überhöhter An­ druckkontaktflächen (10),
  • - Aufbringen einer an die Höhe der Kontaktschicht (7) angepaßten schmelzfähigen Klebeschicht (9) auf die Oberfläche des Halbleiterwafers (17), wobei die Klebeschicht im geschmolzenen Zustand die elek­ trisch nichtleitende oberste Schicht (5) der inte­ grierten Schaltung (6) und den elektrisch nichtlei­ tenden Oberflächenbereich (18) des Schaltungsträ­ gers (4) benetzt und die Andruckkontaktflächen (10) sowie die Kontaktanschlußflächen (13) auf dem Schaltungsträger (4) nicht benetzt,
  • - Teilen des Halbleiterwafers (17) in einzelne elek­ tronische Chipbauteile (16) mit Andruckkontaktflä­ chen (10) einer vereinzelten integrierten Schaltung (6).
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Klebeschicht (9) auflaminiert wird.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Klebeschicht (9) aufgesprüht wird.
8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Klebeschicht (9) aufgeschleudert wird.
9. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Klebeschicht (9) durch Tauchbeschichten aufgebracht wird.
10. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Klebeschicht (9) mittels filmbildender Medien durch Rollbeschichten aufgebracht wird.
11. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Klebeschicht (9) mittels filmbildender Medien durch Pulverbeschichten aufgebracht wird.
DE10046296A 2000-07-17 2000-07-17 Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung Expired - Fee Related DE10046296C2 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE10046296A DE10046296C2 (de) 2000-07-17 2000-07-17 Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
AU2001270467A AU2001270467A1 (en) 2000-07-17 2001-06-07 Electronic chip component comprising an integrated circuit and a method for producing the same
CNB018130070A CN1254858C (zh) 2000-07-17 2001-06-07 具有集成电路的电子芯片组件及其制造方法
EP01949241A EP1301942A1 (de) 2000-07-17 2001-06-07 Elektronisches chipbauteil mit einer integrierten schaltung und verfahren zur herstellung
PCT/DE2001/002098 WO2002007209A1 (de) 2000-07-17 2001-06-07 Elektronisches chipbauteil mit einer integrierten schaltung und verfahren zur herstellung
DE10192774T DE10192774D2 (de) 2000-07-17 2001-06-07 Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zur Herstellung
JP2002513013A JP2004504723A (ja) 2000-07-17 2001-06-07 集積回路を備えた電子チップ部品およびその製造方法
TW090116849A TW507338B (en) 2000-07-17 2001-07-10 Electronic chip-component with an integrated circuit and its production method
US10/347,324 US6969917B2 (en) 2000-07-17 2003-01-17 Electronic chip component with an integrated circuit and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10046296A DE10046296C2 (de) 2000-07-17 2000-07-17 Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE10046296A1 DE10046296A1 (de) 2002-02-07
DE10046296C2 true DE10046296C2 (de) 2002-10-10

Family

ID=7656759

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10046296A Expired - Fee Related DE10046296C2 (de) 2000-07-17 2000-07-17 Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
DE10192774T Expired - Fee Related DE10192774D2 (de) 2000-07-17 2001-06-07 Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zur Herstellung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE10192774T Expired - Fee Related DE10192774D2 (de) 2000-07-17 2001-06-07 Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zur Herstellung

Country Status (8)

Country Link
US (1) US6969917B2 (de)
EP (1) EP1301942A1 (de)
JP (1) JP2004504723A (de)
CN (1) CN1254858C (de)
AU (1) AU2001270467A1 (de)
DE (2) DE10046296C2 (de)
TW (1) TW507338B (de)
WO (1) WO2002007209A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10046296C2 (de) 2000-07-17 2002-10-10 Infineon Technologies Ag Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
DE10145826C1 (de) * 2001-09-13 2003-01-23 Siemens Ag Verfahren zum Verbinden eines Bauelements mit einem Substrat und zur Durchführung dieses Verfahrens geeigneter Vorratsbehälter und geeignetes Handhabungsgerät
DE10353676B4 (de) * 2003-11-17 2007-11-29 Siemens Ag Verfahren zur Herstellung eines ultradünnen Moduls mit rauen Kontakten
DE102006028692B4 (de) 2006-05-19 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektrisch leitende Verbindung mit isolierendem Verbindungsmedium
KR20090039411A (ko) * 2007-10-18 2009-04-22 삼성전자주식회사 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
DE102007054692A1 (de) * 2007-11-12 2009-05-20 Mühlbauer Ag Verfahren zur Herstellung eines Transponders auf einem Substrat
DE102008027771A1 (de) * 2008-06-11 2009-12-17 Giesecke & Devrient Gmbh Verfahren zum Einbauen eines Chipmoduls in einen Chipkartenkörper
US8823186B2 (en) 2010-12-27 2014-09-02 Shin-Etsu Chemical Co., Ltd. Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus
US8872358B2 (en) 2012-02-07 2014-10-28 Shin-Etsu Chemical Co., Ltd. Sealant laminated composite, sealed semiconductor devices mounting substrate, sealed semiconductor devices forming wafer, semiconductor apparatus, and method for manufacturing semiconductor apparatus
JP5934078B2 (ja) 2012-11-19 2016-06-15 信越化学工業株式会社 繊維含有樹脂基板及び半導体装置の製造方法
JP5977717B2 (ja) 2013-07-29 2016-08-24 信越化学工業株式会社 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法
CN110006282B (zh) * 2018-01-05 2020-12-15 开文热工科技公司 热接地平面

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4008624C2 (de) * 1989-04-05 1992-04-16 Robert Bosch Gmbh, 7000 Stuttgart, De
US5517752A (en) * 1992-05-13 1996-05-21 Fujitsu Limited Method of connecting a pressure-connector terminal of a device with a terminal electrode of a substrate
DE19529490A1 (de) * 1995-08-10 1997-02-13 Fraunhofer Ges Forschung Chipkontaktierungsverfahren, damit hergestellte elektronische Schaltung und Trägersubstrat zur Kontaktierung von Chips

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61124145A (ja) * 1984-11-20 1986-06-11 Fujitsu Ltd 半導体装置の製造方法
JPH0638436B2 (ja) * 1985-02-22 1994-05-18 カシオ計算機株式会社 半導体ペレツトと基板の接合方法
JPS62279643A (ja) * 1986-05-27 1987-12-04 Mitsubishi Electric Corp 半導体装置の製造方法
JPS63119552A (ja) * 1986-11-07 1988-05-24 Sharp Corp Ｌｓｉチツプ
JP2647886B2 (ja) * 1988-02-03 1997-08-27 カシオ計算機株式会社 ウエハの外部電極形成方法
JPH07114253B2 (ja) 1989-04-10 1995-12-06 松下電器産業株式会社 半導体装置の製造方法
JPH0541407A (ja) * 1991-08-02 1993-02-19 Citizen Watch Co Ltd 半導体装置の実装方法
JP3013589B2 (ja) * 1992-04-13 2000-02-28 松下電器産業株式会社 半導体装置とその製造方法
US5635764A (en) * 1992-12-10 1997-06-03 Nippondenso Co., Ltd. Surface treated structure for solder joint
JPH07263474A (ja) * 1994-03-22 1995-10-13 Toshiba Corp 半導体ウェーハの塗布装置
US5579573A (en) * 1994-10-11 1996-12-03 Ford Motor Company Method for fabricating an undercoated chip electrically interconnected to a substrate
WO1996013066A1 (en) * 1994-10-20 1996-05-02 National Semiconductor Corporation Method of attaching integrated circuit dies by rolling adhesives onto semiconductor wafers
JP2800729B2 (ja) * 1995-07-19 1998-09-21 カシオ計算機株式会社 金属層のエッチング方法
JP3376203B2 (ja) * 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JPH09330932A (ja) * 1996-06-10 1997-12-22 Matsushita Electric Ind Co Ltd バンプ形成体およびバンプ形成方法
US6121689A (en) * 1997-07-21 2000-09-19 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP3470789B2 (ja) * 1996-11-15 2003-11-25 日本特殊陶業株式会社 配線基板及びその製造方法
US6063647A (en) * 1997-12-08 2000-05-16 3M Innovative Properties Company Method for making circuit elements for a z-axis interconnect
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
JP3326382B2 (ja) * 1998-03-26 2002-09-24 松下電器産業株式会社 半導体装置の製造方法
US6265776B1 (en) * 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
JP4448617B2 (ja) * 1998-07-01 2010-04-14 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3710292B2 (ja) * 1998-07-13 2005-10-26 キヤノン株式会社 フェイスダウン実装構造
JP2000150705A (ja) * 1998-11-10 2000-05-30 Hitachi Ltd 半導体装置およびその製造方法
JP2000164639A (ja) * 1998-11-30 2000-06-16 Nec Kansai Ltd 半導体装置およびその製造方法
US8178435B2 (en) * 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
DE10046296C2 (de) 2000-07-17 2002-10-10 Infineon Technologies Ag Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4008624C2 (de) * 1989-04-05 1992-04-16 Robert Bosch Gmbh, 7000 Stuttgart, De
US5517752A (en) * 1992-05-13 1996-05-21 Fujitsu Limited Method of connecting a pressure-connector terminal of a device with a terminal electrode of a substrate
DE19529490A1 (de) * 1995-08-10 1997-02-13 Fraunhofer Ges Forschung Chipkontaktierungsverfahren, damit hergestellte elektronische Schaltung und Trägersubstrat zur Kontaktierung von Chips

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 2-268451 A. In: Patent Abstracts of Japan *

Also Published As

Publication number Publication date
DE10192774D2 (de) 2003-10-09
US6969917B2 (en) 2005-11-29
US20030127750A1 (en) 2003-07-10
TW507338B (en) 2002-10-21
AU2001270467A1 (en) 2002-01-30
WO2002007209A1 (de) 2002-01-24
JP2004504723A (ja) 2004-02-12
CN1443365A (zh) 2003-09-17
CN1254858C (zh) 2006-05-03
EP1301942A1 (de) 2003-04-16
DE10046296A1 (de) 2002-02-07

Similar Documents

Publication Publication Date Title
EP1394855B1 (de) Verfahren zur Herstellung eines universellen Gehäuses für ein elektronisches Bauteil mit Halbleiterchip
DE3125518C2 (de) Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung
DE10148120B4 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE10235332A1 (de) Mehrlagiger Schaltungsträger und Herstellung desselben
DE10046296C2 (de) Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
DE10031204A1 (de) Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
DE4113954A1 (de) Matrix-verbindungsglied
DE3152603T (de) Mehrschicht-Leiterplatte
DE102006012322A1 (de) Substrat für eine elektronische Einheit und Verfahren zu deren Herstellung, elektronische Einheit und Verfahren zu deren Herstellung
EP3231262B1 (de) Semiflexible leiterplatte mit eingebetteter komponente
DE19717611A1 (de) Struktur zum Anbringen von elektronischen Komponenten und Verfahren zum Anbringen der elektronischen Komponenten
WO2007087660A1 (de) Leiterplattenelement mit wenigstens einem eingebetteten bauelement sowie verfahren zum einbetten zumindest eines bauelements in einem leiterplattenelement
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
EP3231261A1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE60311982T2 (de) Hertsellungsverfahren einer elektronischen vorrichtung in einem hohlraum mit einer bedeckung
EP2050131B1 (de) Verfahren zur erzeugung einer elektrischen funktionsschicht auf einer oberfläche eines substrats
DE10224124A1 (de) Elektronisches Bauteil mit äußeren Flächenkontakten und Verfahren zu seiner Herstellung
EP0592938A1 (de) Verfahren zur Montage und Kontaktierung von elektronischen Bauelementen auf einem isolierenden Träger
CN100441074C (zh) 多层集成电路封装
DE10029269A1 (de) Elektronisches Bauteil aus einem Gehäuse und einem Substrat
JPH0714628A (ja) インターコネクターおよび配線板
DE10210841B4 (de) Modul und Verfahren zur Herstellung von elektrischen Schaltungen und Modulen
DE10148043A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
DE19546045C1 (de) Flip-Chip-Verfahren zur Herstellung eines Multichip-Moduls

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee