DE19546045C1 - Flip-Chip-Verfahren zur Herstellung eines Multichip-Moduls - Google Patents

Flip-Chip-Verfahren zur Herstellung eines Multichip-Moduls

Info

Publication number
DE19546045C1
DE19546045C1 DE1995146045 DE19546045A DE19546045C1 DE 19546045 C1 DE19546045 C1 DE 19546045C1 DE 1995146045 DE1995146045 DE 1995146045 DE 19546045 A DE19546045 A DE 19546045A DE 19546045 C1 DE19546045 C1 DE 19546045C1
Authority
DE
Germany
Prior art keywords
heat sink
component
substrate
multilayer circuit
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1995146045
Other languages
English (en)
Inventor
Ralf Dipl Phys Dr Haug
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE1995146045 priority Critical patent/DE19546045C1/de
Priority to PCT/DE1996/002218 priority patent/WO1997022138A2/de
Priority to JP09521598A priority patent/JP2000501885A/ja
Priority to EP96945743A priority patent/EP0865668A2/de
Application granted granted Critical
Publication of DE19546045C1 publication Critical patent/DE19546045C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

Stand der Technik
Die Erfindung betrifft ein Flip-Chip-Verfahren zur Herstellung eines Multi-Chip-Moduls gemäß den Verfahrensschritten des Hauptanspruchs.
Multi-Chip-Module sind grundsätzlich bekannt. Sie eignen sich als besonders wirtschaftliche Ausführungsform eines Bauelemente-Moduls. Dabei werden die Außenkontakte der Chips mit weiteren Chips und gegebenenfalls zusätzlichen elektrischen Bauelementen zu einer elektrischen Schaltung verbunden.
Aus der Zeitschrift Elektronik 22/1995, Seite 48 bis 57 ist der Aufbau von Multichipmodulen grundsätzlich bekannt. Als Vorteil des bekannten Aufbaus wird herausgestellt, daß mit Hilfe thermischer Vias die Wärmeleitung verzehnfacht werden kann und daß es mit Hilfe niedrigsinternder Mehrlagen-Ke­ ramik ermöglicht wird, hermetisch gekapselte, niederohmige innenliegende Leiterbahnen zu verwenden. In Verbindung mit der Flip-Chip-Technik ergeben sich besonders raumsparende Gestaltungen bei kostengünstigen Fertigungsmöglichkeiten. Weiterhin sind Flip-Chip-Verfahren zur Herstellung eines Multi-Chip-Moduls aus der US-PS 5 155 661 bekannt, wobei ebenfalls auf die Möglichkeit der Verwendung von Mehrlagenschaltungen mit Durchkontaktierungen hingewiesen ist. Bei dieser vorbekannten Anordnung wird als Wärmesenke ein herkömmlicher Kühlkörper mit dem Multi-Chip-Modul verbunden. Elektrische Kontaktierungen können innerhalb der Mehrlagenschaltung des Substrats verlaufen.
Der Erfindung liegt die Aufgabe zugrunde, bekannte Flip- Chip-Verfahren zur Herstellung eines Multi-Chip-Moduls dahingehend weiterzubilden, daß mit geringem Fertigungs- und Kostenaufwand kompakte Bauelemente mit guten elektrischen Eigenschaften erreicht werden.
Vorteile der Erfindung
Mit dem erfindungsgemäßen Verfahren nach dem Hauptanspruch gelingt es, kürzeste Chip- zu Chip-Verbindungen bei hoher Packungsdichte der einzelnen Bauelemente herzustellen. Kleine Leiterbahn-Kapazitäten und Leiterbahn-Induktivitäten verbessern die Hochfrequenzeigenschaften der Module bei gleichzeitig sehr guter thermischer Belastbarkeit der Schaltungsteile des Moduls. Die elektromagnetische Verträglichkeit und der mechanische Schutz der Bauelemente werden deutlich verbessert. Die Kosten werden gesenkt, wenn das Substrat als Gehäuseteil verwendbar ist. Es ist auch möglich, einzelne, mehrere oder alle Verfahrensschritte durch ein gemeinsames Verfahren zu automatisieren.
Durch die in den Unteransprüchen offenbarten Maßnahmen sind weitere Verbesserungen und Vorteile erhältlich. Zur Erhöhung der thermischen Belastbarkeit ist es zweckmäßig, thermische Durchkontaktierungen vom Substrat zu den Bauelementen vorzusehen. In speziellen Fällen kann der Wärmeleitkleber nach der Aushärtung die Funktion des Gehäuses eines oder mehrerer Bauelemente haben.
Das erfindungsgemäße Verfahren wird anhand der Figur und der darauf folgenden Herstellungsbeispiele näher erläutert.
Die Figur zeigt einen Ausschnitt eines Multichip-Moduls 10, das nach dem erfindungsgemäßen Verfahren mit einem Bauelement (Chip) 15 hergestellt wurde. Natürlich kann das Modul 10 auch mehr als einen Chip 15 aufweisen.
Auf ein Substrat 20 sind Leiterbahnen 25 aufgebracht. Die Leiterbahnoberflächen 30 werden mit den Kontaktoberflächen 40 der Durchkontaktierungen 55, die in die Grundschicht 50 der mehrlagigen Schaltung 50, 60, 70 eingebaut sind, durch Kontaktierungen 35 aus Lot oder Leitkleber verbunden. In die Deckschicht 70 der Mehrlageschaltung 50, 60, 70 sind Durchkontaktierungen 75, in die Mittelschicht 60 sind Leiterbahnen 65 eingebaut. Die Durchkontaktierungen 75 in der Deckschicht 70 sind mittels der Leiterbahnen 65 in der Mittelschicht 60 der Mehrlageschaltung 50, 60, 70 elektrisch leitend mit den Durchkontaktierungen 55 in der Grundschicht 50 verbunden.
Das Bauteil 15 sitzt unter Zwischenlage einer dünnen Lot- oder Leitkleberschicht 76 mit Fußkontakten 80 auf den Oberflächen der Durchkontaktierungen 75 der Deckschicht 70 der Mehrlageschaltung 50, 60, 70 und ist in eine Aussparung 100 der Wärmesenke 85 eingebaut. Die Wärmesenke 85 ist auf der Deckschicht 70 der mehrlagigen Schaltung 50, 60, 70 unter Einfügung der Leitkleberschicht 76 angeordnet und wärmeleitend mit dem Bauteil 15 verbunden, indem eine Wärmeleitkleber-Masse 90 in den zwischen Bauteil 15 und Wärmesenke 85 verbleibenden freien Raum 95 der Aussparung 100 der Wärmesenke 85 vergossen ist. Zusätzlich wird die Wärmesenke 85 über wärmeleitende Durchkontaktierungen 130, 125 und 120 und die wärmeleitende Kontaktierung 135 mit einer Leiterbahn 25 auf dem Substrat 20 wärmeleitend verbunden.
Über dem Bauteil 15 ist auf der Wärmesenke 85 und der Wärmeleitklebermasse 90 ein Gehäuse 105 angeordnet. Die freiliegende Oberfläche der Durchkontaktierungen 55 bzw. 120 ist jeweils mit dem Bezugszeichen 40 versehen.
Die Grundschicht 50 und die Deckschicht 70 der Mehrlagenschaltung bestehen vorzugsweise aus Polyimid. Die nicht von Leiterbahnen 65 besetzten Teile der Mittelschicht 60 sind mit Klebstoff ausgefüllt.
Es sind auch Module 10 mit mehrlagigen Schaltungen mit mehr als drei Schichten 50, 60 und 70 mit dem erfindungsgemäßen Verfahren herstellbar. Das Gehäuse 105 kann auch zur Kapselung von mehr als einem Bauteil 15 dienen.
Ausführungsbeispiel 1
Die Herstellung eines Multichip-Moduls nach dem erfindungsgemäßen Verfahren umfaßt folgende aufeinanderfolgenden Schritte:
  • 1. Es wird eine mehrlagige Schaltung aus festen Polyimidschichten mit Durchkontaktierungen nach dem bekannten Verfahren der vakuumunterstützten Dickschichttechnik hergestellt, wobei die Grund- und Deckschicht außerhalb der Leiterbahnbereiche durch Klebstoff miteinander verbunden sind.
  • 2. Aus einer Aluminium-Platte wird eine Aussparung (100) herausgestanzt, in die das Bauelement (15) hineinpaßt.
  • 3. Die Wärmesenke (85) wird mittels Lot oder Leitkleber (76), welcher vorzugsweise durch Siebdruck aufgebracht ist, auf die mehrlagige Schaltung (50, 60, 70) geklebt.
  • 4. Die mehrlagige Schaltung wird mit Einfügung von Lot oder Leitkleber (76) mit dem Bauelement bestückt. Die Schritte 3. und 4. können auch vertauscht werden.
  • 5. Das Bauelement (15) und die Wärmesenke (85) werden mit einem Wärmeleitkleber (90) vergossen.
  • 6. Über dem Wärmeleitkleberverguß (90) wird eine Kappe (105), vorzugsweise aus Kunststoff, angebracht zum mechanischen Schutz der Anordnung und zur besseren Handhabung bei automatischen Folgeprozessen.
  • 7. Auf dem Substrat (20) sind Kupferleiterbahnen (25) mit bekannter Ätztechnik hergestellt. Das Substrat (20) besteht aus einer FR4-Leiterplatte aus mit Glasfasergewebe verstärktem Epoxidharz.
  • 8. Die Leiterbahnen (25) des Substrates (20) werden durch Lot- oder Leitkleber (35) mit den Durchkontaktierungen (55) der Grundschicht (50) der Mehrlageschaltung elektrisch verbunden.
Ausführungsbeispiel 2
Es wird, wie im Ausführungsbeispiel 1 gearbeitet, wobei jedoch eine thermische Durchkontaktierung (VIAS) (120, 125, 130) zwischen Substrat (20) und Wärmesenke (85) eingebaut wird.
Ausführungsbeispiel 3
Es wird analog Ausführungsbeispiel 1 vorgegangen, jedoch eine flexible biegsame Folie aus Polyimid für das Substrat (20) eingesetzt.
Ausführungsbeispiel 4
Ein Multichip-Modul wird in Epoxidharz eingegossen, nachdem es gemäß Ausführungsbeispiel 1 hergestellt wurde.
Ausführungsbeispiel 5
Der Wärmeleitkleber wird spritzvergossen, wobei eine Form mit Kühlrippen entsteht, die das Gehäuse des Moduls bildet.
Ausführungsbeispiel 6
Zwischen Schritt 3 und 4 des Ausführungsbeispiels 1 wird oder werden auf die Unterseite der Grundschicht (50) der Mehrlageschaltung Widerstände oder Kondensatoren gedruckt.
Ausführungsbeispiel 7
Die Mehrlageschaltung wird mit mehr als drei Schichten hergestellt. Es ist möglich, verschieden dicke Lagen aus Basismaterial einzusetzen. In seltenen Fällen kann es geboten sein, verschiedene Basismaterialien zu verwenden.
Es wurden Multi-Chip-Module mit den in der nachfolgenden Tabelle aufgeführten Materialien und Eigenschaften hergestellt.

Claims (6)

1. Flip-Chip-Verfahren zur Herstellung eines Multichip-Mo­ dules durch Vereinigung eines Substrates (20), einer Mehrlagenschaltung (50, 60, 70), eines unverpackten Bauelementes (15) und einer Wärmesenke (85), wobei das Substrat (20) mit Leiterbahnen (25) und/oder Anschlüssen, die Mehrlagenschaltung mit Durchkontaktierungen (55, 75), das Bauelement (15) und die Wärmesenke (85) zuerst getrennt herstellt werden, danach die Mehrlagenschaltung auf ihrer dem Bauelement (15) und der Wärmesenke (85) zugewandten Oberfläche mit Lot (76) oder Leitkleber versehen und hierauf zunächst wahlweise das unverpackte mehrpolige Bauelement (15) oder die Wärmesenke (85) aufgebracht werden, wobei das Bauelement (15) mit seinen Kontakten (80) an die Durchkontaktierung(en) (75) der Mehrlagenschaltung angeschlossen wird, anschließend das Bauelement (15) und die Wärmesenke (85) durch einen Wärmeleitkleber thermisch miteinander kontaktiert und mit einer Abdeckung (105) versehen werden, und zuletzt die so erhaltene Anordnung mit den Leiterbahnen (25) und/oder Anschlüssen auf der Oberfläche des Substrates (20) mit Hilfe der zugehörigen Kontakte (55) der Grundschicht (50) der Mehrlagenschaltung elektrisch und mechanisch durch Lot (35) oder Leitkleber verbunden wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Bauelement (15) in einer Aussparung (100) der Wärmesenke (50) angeordnet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die vergossene Anordnung aus Bauelement (15) und Wärmesenke (85) durch eine sich an der Wärmesenke (85) abstützende Kunststoff-Kappe (10) geschützt ist.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Mehrlagenschaltung (50, 60, 70) aus Polyimidfolien mit Durchkontaktierungen unter Verwendung vakuumunterstützter Dickschichttechnik hergestellt wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als Wärmesenke (85) eine Aluminiumplatte vorgesehen wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Wärmesenke (85) über eine thermische Durchkontaktierung (120, 125, 130) in der Mehrlagenschaltung (50, 60, 70) mit einer Leiterbahn (25) des Substrats (20) verbunden wird.
DE1995146045 1995-12-09 1995-12-09 Flip-Chip-Verfahren zur Herstellung eines Multichip-Moduls Expired - Fee Related DE19546045C1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE1995146045 DE19546045C1 (de) 1995-12-09 1995-12-09 Flip-Chip-Verfahren zur Herstellung eines Multichip-Moduls
PCT/DE1996/002218 WO1997022138A2 (de) 1995-12-09 1996-11-21 Flip-chip-verfahren zur herstellung eines multichip-moduls
JP09521598A JP2000501885A (ja) 1995-12-09 1996-11-21 マルチチップモジュールを製造するためのフリップチップ方法
EP96945743A EP0865668A2 (de) 1995-12-09 1996-11-21 Flip-chip-verfahren zur herstellung eines multichip-moduls

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1995146045 DE19546045C1 (de) 1995-12-09 1995-12-09 Flip-Chip-Verfahren zur Herstellung eines Multichip-Moduls

Publications (1)

Publication Number Publication Date
DE19546045C1 true DE19546045C1 (de) 1997-05-22

Family

ID=7779701

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1995146045 Expired - Fee Related DE19546045C1 (de) 1995-12-09 1995-12-09 Flip-Chip-Verfahren zur Herstellung eines Multichip-Moduls

Country Status (4)

Country Link
EP (1) EP0865668A2 (de)
JP (1) JP2000501885A (de)
DE (1) DE19546045C1 (de)
WO (1) WO1997022138A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1684341A2 (de) 2005-01-21 2006-07-26 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19912441A1 (de) * 1999-03-19 2000-09-21 Elfo Ag Sachseln Sachseln Multi-Chip-Modul

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155661A (en) * 1991-05-15 1992-10-13 Hewlett-Packard Company Aluminum nitride multi-chip module
US5471366A (en) * 1993-08-19 1995-11-28 Fujitsu Limited Multi-chip module having an improved heat dissipation efficiency

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5090609A (en) * 1989-04-28 1992-02-25 Hitachi, Ltd. Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
US5422514A (en) * 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
JP3034180B2 (ja) * 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155661A (en) * 1991-05-15 1992-10-13 Hewlett-Packard Company Aluminum nitride multi-chip module
US5471366A (en) * 1993-08-19 1995-11-28 Fujitsu Limited Multi-chip module having an improved heat dissipation efficiency

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Electronic 22/1995, S. 48-57 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1684341A2 (de) 2005-01-21 2006-07-26 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
EP1684341A3 (de) * 2005-01-21 2007-01-10 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung

Also Published As

Publication number Publication date
WO1997022138A3 (de) 1997-07-31
WO1997022138A2 (de) 1997-06-19
EP0865668A2 (de) 1998-09-23
JP2000501885A (ja) 2000-02-15

Similar Documents

Publication Publication Date Title
DE4329696C2 (de) Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen
US5319159A (en) Double-sided printed wiring board and method of manufacture thereof
EP1255299B1 (de) Leistungshalbleitermodul in Druckkontaktierung
EP2524394B1 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
EP0855090B1 (de) Multichipmodul
DE2536316C2 (de) Schaltungskarte für integrierte Halbleiterschaltungen
EP3231262B1 (de) Semiflexible leiterplatte mit eingebetteter komponente
DE3837975A1 (de) Elektronisches steuergeraet
DE112009000686T5 (de) Halbleiterpackage mit eingebetteter magnetischer Komponente und Verfahren zur Herstellung
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
EP1192841B1 (de) Intelligentes leistungsmodul
US6316291B1 (en) Method of fabricating a non-laminate carrier substrate utilizing a mold
EP0219627B1 (de) Mehrschichtige gedruckte Schaltungsplatte
DE19546045C1 (de) Flip-Chip-Verfahren zur Herstellung eines Multichip-Moduls
JP2715934B2 (ja) 多層印刷配線基板装置及びその製造方法
DE4223371A1 (de) Verfahren und Platine zur Montage von Bauelementen
EP0463589A2 (de) Leistungshalbleitermodul mit integrierter Ansteuerungs- und Fehlerschutzplatine
WO2007080027A1 (de) Anordnung zur kühlung von leistungsbauelementen auf leiterplatten und verfahren zur herstellung derselben
DE10042839A1 (de) Elektronisches Bauteil mit Wärmesenke und Verfahren zu seiner Herstellung
DE19605966A1 (de) Vorrichtung, insbesondere zur Verwendung in einem elektronischen Steuergerät
DE3407799A1 (de) Verfahren zur herstellung einer multilayer-hybridschaltung
DE3639443C2 (de)
DE3412296A1 (de) Hybridschaltung in multilayer-technik
DE4038168C2 (de) Verfahren zur Herstellung eines Multichip-Moduls
DE19841996A1 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701