DE4038168C2

DE4038168C2 - Verfahren zur Herstellung eines Multichip-Moduls

Info

Publication number: DE4038168C2
Application number: DE19904038168
Authority: DE
Inventors: Max Dr Rer Nat Kuisl
Original assignee: Daimler Benz AG
Current assignee: Mercedes Benz Group AG
Priority date: 1990-11-30
Filing date: 1990-11-30
Publication date: 1998-09-24
Anticipated expiration: 2010-12-01
Also published as: DE4038168A1

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Multichip-Moduls gemäß dem Oberbegriff des Patentanspruchs 1.

Die genannte Erfindung findet Anwendung in der Aufbau- und Verbindungs technik, wobei integrierte Schaltungen zu größeren Funktionseinheiten zusammengefaßt und untereinander elektrisch verdrahtet werden.

Die zunehmende Integration verlegt immer mehr Anschlußstellen, die früher aus Steckkontakten oder Lötverbindungen bestanden, innerhalb des Chips und ersetzt sie damit durch dauerhaftere und zuverlässigere Leiterbahnen bedingt aber auch eine wachsende Zahl von Anschlüssen, die mit den Standardmontagetechniken nur noch schwer zu bewältigen sind. Neben der Integrationsdichte auf dem Chips wächst auch die Größe der Systeme. Es be steht daher Bedarf, die Packungsdichte der Chips zu ver größern. Da auch die Taktzyklen immer kleiner werden, wird die Verkürzung der Verbindungswege zwischen den einzelnen Chips und damit eine Erhöhung der Packungsdichte bei eini gen Anwendungen zu einer zwingenden Forderung. Eine Stei gerung der Komplexität vergrößert die Verlustleistung und somit die Betriebstemperatur. Hohe Betriebstemperaturen steigern aber die Ausfallrate. Maßnahmen zur Abfuhr der entstehenden Wärme sind daher bei der Erhöhung der Pa ckungsdichte sehr wichtig.

Bereits relativ früh (1973) wurde die Verknüpfung ver schiedener Schaltkreise auf einem Wafer diskutiert (wafer scale integration, WSI). Seit etwa 1980 wird jedoch ein neuer Weg beschritten: Die gemeinsame Montage mehrerer Chips auf einer Grundplatte. Für die elektrische Verbin dung wird in allen bekannt gewordenen Beispielen die Bond- Technik oder Flip-Chip-Technik verwendet. Das Neue ist je doch, daß als Substrat für die Chipmontage statt mehrlagi ger Leiterplatten Vielfachschichten auf verschiedenen Sub stratmaterialien verwendet werden, die ebenfalls eine Lei tungsführung in mehreren Ebenen erlauben. Der Flächenbe darf gegenüber der Leiterplatte reduziert sich dabei auf 1/4. (Ch. J. Bartlett, J. M. Segelken, N. A. Teneketges, Multichip packaging design für VLSI-based systems, IEEE Trans. Components, Hybrids und Manufactoring Technology, CHMT-12, 647-653 (1987)).

Für diese Multichip-Module (MCM) sind feinere Verbindungen und höhere Verdrahtungsdichten möglich als in der Leiterplattentechnik. Für die Herstellung werden die Fertigungsmittel der Silizium-Technologie eingesetzt, die Strukturabmessungen sind aber zehnmal größer als auf den Chips, so daß die Fehlerzahl äußerst gering ist. Als Isolatormaterial wird fast immer Polyimid eingesetzt, als Leiter Aluminium, aber wegen der höheren Leitfähigkeit vielfach auf Kupfer. (Th. A. Lane, F. J. Belcourt, R. J. Jensen, Elektrical Characteristics of copper/polyimide thin film multilayer interconnects, IEEE Trans. Components, Hybrids an Manufactoring Technology, CHMT-12, 577 (1987)).

Als Trägermaterial wird vorwiegend Silizium eingesetzt. Dabei werden die Chips in vorbereitete Vertiefungen einer größeren Siliziumplatte eingebracht und auf die gemeinsame Oberfläche werden diese Verdrahtungsebenen aufgebracht. Die Anschlüsse des MCM zur Umgebung sind jedoch noch nicht befriedigend gelöst. Meist wird dazu ebenfalls die Bond-Technik eingesetzt.

Aus der Schrift US 4,670,770 ist ein Multichip-Modul bekannt, bei dem die Chips in dafür vorgesehene Vertiefungen, die einen abgeschrägten Randbereich aufweisen, in einem Halbleitersubstrat eingepaßt werden. Der elektrische Anschluß auf der Unterseite eines Chips liegt in der Vertiefung und wird am Randbereich über eine Leiterbahn herausgeführt. Der Chip wird lediglich über den elektrischen Kontakt mit der Leiterbahn auf dem Substrat fixiert.

Die Schrift US 3,984,620 umfaßt eine Testanordnung für einzelne Chips, bei der Kontaktstreifen seitlich aus einem Gehäuserahmen herausragen. Innerhalb des Gehäuserahmens wird der Chip über Leiterbahnen, die über ein Halbleitersubstrat geführt sind, elektrisch angeschlossen. Das zum Kontaktpad am Chip geführte Leiterbahnende ist als Metallspitze ausgebildet, die Oberflächenoxide für einen zuverlässigen elektrischen Kontakt beim Bonden durchdringt.

Aus der Schrift EP 0 368 743 A2 ist ein Packaging eines Multichip-Moduls bekannt, bei dem die in den einzelnen Chips entstehende Wärme über die Chiprückseite durch eine blockförmige mit Kühlkanälen versehene Wärmessenke abtransportiert wird.

Der Erfindung liegt deshalb die Aufgabe zugrunde für Multichip-Module elektrisch zuverlässige und mechanisch stabile Anschlußkontakte anzugeben, die mit herkömmlichen Montagetechniken herstellbar sind und Maßnahmen anzugeben, die eine zusätzliche Wärmeabfuhr bewirken, um den bei der Montage auftretenden Wärmestau abzubauen.

Diese Aufgabe wird gelöst, durch die im kennzeichnenden Teil des Patentanspruchs 1 genannten Merkmale. Vorteilhafte Ausgestaltungen und/oder Weiterbildungen sind in den Unteransprüchen angegeben.

Die Verwendung von Siliziumsubstraten als Basismaterial für die Montage der Chips ermöglicht das Zusammenfügen von einzelnen Chips zu größeren Modulen. Die Montage der Chips auf dem Silizium-Substrat kann mit herkömmlicher Technik durch Kleben der Chips und Bonden erfolgen oder durch Flip-Chip-Technik, bei der die Verbindung zwischen Chip und Substrat über Höcker, sogenannte Bumps erreicht wird. Die Verwendung eines Siliziumsubstrats erlaubt es, die elektrischen Verbindungswege auf dem Substrat mit Hilfe der Siliziumtechnik auszuführen.

Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels unter Bezugnahme auf schematische Zeichnungen näher erläutert.

Fig. 1 zeigt die Ausbildung von Steckkontakten auf Einem Siliziumsubstrat.

Fig. 2 zeigt die Ausbildung von Metallanschlußfahnen auf einem Siliziumsubstrat.

Fig. 3 zeigt den Aufbau eines Multichip-Moduls mit einer zusätzlichen Siliziumscheibe.

Fig. 4 zeigt das fertige Multichip-Modul.

In ein Siliziumsubstrat 1 werden zur besseren Justierung der Chips durch anisotropes Ätzen von Silizium definierte Vertiefungen eingebracht, in welche die Chips in einem nachfolgenden Prozeßschritt paßgenau eingebracht werden können. Anschließend werden Leiterbahnen auf dem Silizium substrat strukturiert. Es werden beispielsweise Aluminium leiterbahnen mit hoher Leitfähigkeit hergestellt, die zum IC-Kontaktmaterial kompatibel sind. Die Leiterbahnanord nung dieser ersten Verdrahtungsebene wird derart abgeän dert, daß es alle oder einen Teil der erforderlichen An schlußkontakte des Multichip-Moduls (MCM) nach außen ent hält. Die Anschlußkontakte werden seitlich am Substrat parallel angeordnet und entsprechend ver breitert (Fig. 1). Die so entstandenen Kontaktstreifen 2 können in einen Kontaktrahmen, der die einzelnen Rahmen kontaktiert, eingespannt werden. In weiteren Verdrahtungs ebenen können durch Vielschichttechnik zusätzliche Kon taktstreifen erstellt werden. Dabei muß jedoch gewährlei stet sein, daß die bereits vorliegenden Anschlußkontakte zugänglich bleiben. Dies wird beispielsweise dadurch er reicht, daß beim Abscheiden der nachfolgenden Iso lierschicht, z. B. einer Parylenschicht oder einer SiO₂/Si₃N₄-Schicht, und der Metallschicht, z. B. einer Alu miniumschicht, zur Herstellung der nächsten Isolations- und Verdrahtungsebene die Bereiche der Anschlußkontakte der ersten Verdrahtungsebene mit Fotolack abgedeckt wer den, welcher dann zusammen mit den darauf abgeschiedenen Schichten wieder entfernt wird.

Eine andere Möglichkeit, um die Anschlußkontakte zugäng lich zu halten, besteht darin, auf den Bereichen der An schlußkontakte der ersten Verdrahtungsebene während des weiteren Schichtaufbaus für die nachfolgenden Verdrah tungsebenen zusätzlich Metall abzuscheiden. Anschließend an die Herstellung der Verdrahtungsebenen erfolgt eine zu sätzliche Verstärkung der Anschlußkontakte gleichzeitig mit der Herstellung der Bumps 3 für die Chipanschlüsse (Fig. 1). Bumps (Höcker) werden z. B. benötigt, um mit der Flip-Chip-Technik eine Verbindung zwischen Chip und Substrat herzustellen.

Eine andere Möglichkeit zur Herstellung von Anschlußkon takten für MCM's besteht darin, auf den oben beschriebenen Kontaktstreifen Metallanschlußfahnen 4 anzubringen, die über den Rand des MCM's hinausragen und damit mit einer entsprechend vorbereiteten Unterlage kontaktiert werden können (Fig. 2).

Die Herstellung der Metallanschlußfahnen erfolgt bei spielsweise durch Auflegen und Verbinden eines vorgefer tigten Anschlußrahmens auf die an den MCM-Rand herausge führten und entsprechend dimensionierten Kontaktstreifen. Im Anschlußrahmen sind die einzelnen Metallanschlußfahnen beispielsweise für mehrere Module bereits ausgebildet, werden jedoch über Verbindungsbrücken noch zusammengehal ten. Erst durch Abstanzen des Rahmens werden die einzelnen Module mit ihren Anschlußfahnen frei. In einer weiteren Ausführungsform werden die Anschlußfahnen zusammen mit den Leiterbahnen erstellt. Die Leiterbahnen für die entspre chenden Anschlußkontakte werden seitlich aus dem Substrat herausgeführt, parallel angeordnet, entsprechend verbrei tert und über den Substratrand hinaus verlängert.

Um eine zusätzliche Wärmeabfuhr zu erreichen, die einen Wärmestau verhindert, der durch die Montage über Bumps entsteht, wird eine Wärmesenke auf die Rückseite des Chips aufgebracht. Dazu wird z. B. eine Siliziumscheibe 5 be nutzt, in die für eine genaue laterale Justierung Vertie fungen geätzt werden, deren laterale Abmessungen denen des jeweiligen Chips entsprechen. Die vertikale Dimensionie rung der Vertiefung muß so gewählt werden, daß die Silizi umscheibe 5 lückenlos auf die Oberfläche des MCM's aufge setzt werden kann (Fig. 3). Ein hermetischer Verschluß zwischen der Siliziumscheibe und der MCM-Oberfläche wird durch Kleben oder anodisches Bonden erreicht. Bei einem derartigen abgedeckten MCM ist es notwendig, daß die elek trischen Anschlußkontakte als Metallanschlußfahnen ausge bildet sind.

Nach dem Abdecken der Chips und des Substrats, welches die Mehreberenverdrahtung enthält, werden die überschüssigen Teile des Substrats und der Abdeckung durch einen Ätzpro zeß entfernt. Dazu kann eine anisotrope Ätztechnik verwen det werden. Dies ist insofern vorteilhaft, als die Außen seiten sowohl des Substrats als auch der Abdeckung eine Oxidmaske tragen, die (nach entsprechender Strukturierung) für die Trennung der Module benutzt werden kann.

In Fig. 4 ist ein derartig abgedeckter MCM mit entspre chenden Metallanschlußfahnen dargestellt.

Die Erfindung ist nicht auf die im Ausführungsbeispiel an gegebenen Materialien beschränkt, sondern als Halbleiter materialien sind neben monokristallinem Si auch polykri stallines Si denkbar. Für die Leiterbahnen können Cu, Al und für die Isolierschichten können die Materialien SiO₂, Si₃N₄, Polyimid, Parylen verwendet werden.

Claims

1. Verfahren zur Herstellung eines Multichip-Moduls, dadurch ge kennzeichnet,

1. daß in ein Halbleitersubstrat Vertiefungen geätzt werden, in die nachfolgend die einzelnen Chips eingebracht werden,
2. daß auf dem Halbleitersubstrat eine erste Verdrahtungsebene mit entsprechenden Leiterbahnen hergestellt wird,
3. daß seitlich auf dem Halbleitersubstrat Kontaktstreifen hergestellt werden, derart, daß die für die entsprechenden elektrischen Anschlußkontakte des Multichip-Moduls benötigten Leiterbahnen seitlich auf dem Substrat parallel angeordnet und entsprechend verbreitert werden,
4. daß auf der ersten Verdrahtungsebene eine Schichtenfolge für weitere Isolations- und Verdrahtungsebenen aufgebracht wird, wobei die Verdrahtungsebenen weitere Kontaktstreifen für die Anschlußkontakte des Multichip-Moduls enthalten,
5. daß zusammen mit der Herstellung von Bumps für Chip anschlüsse die Kontaktstreifen metallisch verstärkt werden,
6. daß an die Kontaktstreifen Metallanschlußfahnen angebracht werden,
7. daß in eine weitere Halbleiterscheibe Vertiefungen geätzt werden, deren laterale Abmessungen denen der jeweiligen Chips entsprechen und deren vertikale Dimensionierung so gewählt wird, daß die Halbleiterscheibe paßgenau auf die bestehende Multichip-Moduloberfläche aufsetzbar ist, und
8. daß die Halbleiterscheibe auf der Multichip-Moduloberfläche aufgeklebt oder durch anodisches Bonden befestigt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Metallanschlußfahnen durch Auflegen und Verbinden eines vorgefer tigten Anschlußrahmens auf die Metallanschlu Bfahnen hergestellt werden.

3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeich net, daß die Metallanschlußfahnen zusammen mit den Leiterbahnen hergestellt werden.