DE19820319A1 - Halbleiterbaustein und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbaustein und Verfahren zu seiner Herstellung

Info

Publication number
DE19820319A1
DE19820319A1 DE19820319A DE19820319A DE19820319A1 DE 19820319 A1 DE19820319 A1 DE 19820319A1 DE 19820319 A DE19820319 A DE 19820319A DE 19820319 A DE19820319 A DE 19820319A DE 19820319 A1 DE19820319 A1 DE 19820319A1
Authority
DE
Germany
Prior art keywords
substrate
semiconductor
cover
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19820319A
Other languages
English (en)
Other versions
DE19820319B4 (de
Inventor
Shaw Wei Lee
Hem P Takiar
Ranjan J Mathew
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE19820319A1 publication Critical patent/DE19820319A1/de
Application granted granted Critical
Publication of DE19820319B4 publication Critical patent/DE19820319B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von Halb­ leiterbausteinen nach dem Oberbegriff des Anspruchs 1 und einen Halb­ leiterbaustein nach dem Oberbegriff des Anspruchs 14.
Halbleiterbausteine sind bekannt, die eine Leiterkarte aus einem Material wie Bismaleimidtriazin (BT) oder Keramik (Al2O3) als Substrat verwenden. Hierbei wird ein Halbleiterchip auf einer Seite des Substrats befestigt, während auf der gegenüberliegenden Seite Lötkugeln angebracht werden und der Halbleiterchip durch Vergußmaterial gekapselt wird. Die elektrische Verbindung zwischen dem Halbleiterchip und den Lötkugeln wird durch Drahtbonden oder durch eine Flipchipverbindung mit Leitern oder Leiterspuren auf der Chipoberfläche des Substrats und dann durch Kontakte zur gegenüberliegenden Seite des Substrats erzielt, an der andere Leiter oder Leiterspuren zur Verbindung mit den Lötkugeln vorgesehen sind. Diese Technologie ist bei einer großen Zahl von Ein-/Ausgängen oder Anschlüssen pro Halbleiterbaustein kosteneffektiv. Der­ artige Halbleiterbausteine umfassen beispielsweise 119, 169, 225, 256, 313, 352, 420 oder 625 Lötkugeln. Bei Halbleiterbausteinen mit einer geringen Anzahl von Ein-/Ausgängen ist die Verwendung dieser Technik jedoch aufwendig und teuer. Wenn für das Substrat BT als Material bei­ spielhaft verwendet wird, stellt dieses einen Kostenanteil von etwa 50% des Halbleiterbausteins dar.
Typischerweise werden Substrate aus BT oder Keramik als Ein­ zelelemente mit Abmessungen beispielsweise von 45 mm × 187,5 mm verwen­ det. Der dann nicht belegte Teil hiervon wird abgetrennt und fortgewor­ fen. Solche abgetrennten Abschnitte können 20 bis 40% des Gesamtbe­ reichs eines solchen Elements ausmachen. Da dies jedoch einen wesentli­ chen Kostenfaktor beinhaltet, ist es wünschenswert, diesen Nachteil zu beseitigen.
Aufgabe der Erfindung ist es daher, ein Verfahren und einen Halbleiterbaustein gemäß dem Oberbegriff des Anspruchs 1 bzw. 14 zu schaffen, die es ermöglichen, bei Halbleiterbausteinen mit einer relativ geringen Anzahl von Ein-/Ausgängen die Flächenbelegung eines Substrats wesentlich zu verbessern.
Diese Aufgabe wird entsprechend den kennzeichnenden Teilen der Ansprüche 1 bzw. 14 gelöst.
Hierdurch ist es möglich, Halbleiterbausteine mit relativ ge­ ringer Anzahl von Ein-/Ausgängen größenmäßig kleiner, nämlich vom Chip­ maßstab, herzustellen und somit den Abfall an Substratmaterial wesent­ lich zu verringern. Abgesehen davon kann die Effektivität dadurch ge­ steigert werden, daß es ermöglicht wird, vor dem Vereinzeln der einzel­ nen Halbleiterbausteine deren integrierte Schaltkreise elektrisch zu prüfen, wobei eine große Anzahl von Halbleiterchips parallel getestet werden, wodurch Aufnahmen zum Halten von individuellen Halbleiterchips während des Testens entfallen. Die externen Anschlüsse können durch Lötkugeln gebildet werden. In Halbleiterbausteinen mit niedriger An­ schlußzahl kann das perforierte Substrat einen üblichen Leiterrahmen ersetzen. Es läßt sich ein hochgradig temperaturwiderstandsfähiger Halb­ leiterbaustein herstellen. Die Anschlußkonfiguration braucht nur gering­ fügig größer als der flächenbereich des Halbleiterchips zu sein. Dem­ entsprechend ist der Aufwand für Substrat und Kapselung minimiert. Eine hohe Produktionsleistung läßt sich dadurch erzielen, daß aus einer ein­ zelnen Einheit des Substrats eine Vielzahl von Halbleiterbausteinen her­ stellbar ist, wobei die Vereinzelung später als bisher üblich erfolgt.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
Fig. 1 zeigt ein Substrat für einen Halbleiterbaustein per­ spektivisch.
Fig. 2a zeigt perspektivisch auseinandergezogen einen Teil eines Halbleiterbausteins.
Fig. 2b zeigt eine Seitenansicht der in Fig. 2a dargestellten Einheit.
Fig. 3a und 3b zeigen zu den Fig. 2a und 2b entsprechende Ansichten einer weiteren Ausführungsform.
Fig. 4 zeigt in Draufsicht einen ungekapselten Halbleiterbau­ stein.
Fig. 5a bis 5h zeigen den Ablauf der Herstellung eines Halb­ leiterbausteins in verschiedenen Schritten.
Fig. 6 zeigt einen gekapselten Halbleiterbaustein im Schnitt.
Der Halbleiterbaustein umfaßt ein Substrat 300 mit einer regelmäßigen Anordnung von Durchtrittsöffnungen 301, die in einem uni­ versellen Raster beispielsweise mit einer Schrittweite von 50/1000 Zoll angeordnet sein können. Das perforierte Substrat 300 kann aus einem starren Material beispielsweise unter Verwendung von Bismaleimidtriazin (BT) oder irgendeinem geeigneten hochtemperaturfesten Epoxyharz herge­ stellt sein. Andere mögliche Materialien umfassen Keramik, flexible Lei­ terplatten, die durch Laminate verfestigt sind, und irgendwelche zwei­ seitig laminierte Substrate. Ein Kupferleiter kann auf einer oder beiden Seiten des Substrats 300 beispielsweise als metallisierter Kupferfilm oder Kupferfilmüberzug vorgesehen sein.
Gemäß Fig. 4a und 4b ist das perforierte Substrat 300 mit einer Lötmaske 401, einer leitenden Schicht 408 auf einer Seite des perforierten Substrats 300 und einer weiteren Lötmaske 406 versehen. Eine zusätzliche leitende Schicht 409 kann ferner auf der Seite des Substrats 300 vorgesehen sein, die der Lötmaske 406 zugekehrt ist. Die Lötmaske 401 umfaßt Öffnungen 402 am Rand und Öffnungen 403 an Stellen entsprechend den Öffnungen 301 des Substrats 300.
Die leitende Schicht 408 umfaßt metallische Bondinseln 404 zur Verwendung bei einer drahtgebondeten Konfiguration mit oben befindlichem Halbleiterchip 601 ("die-up"-Konfiguration). Der Halbleiterchip 601 wird bei dieser Konfiguration durch einen elektrisch isolierenden Klebstoff auf der durch die Lötmasken 401, 406 und das dazwischen befindliche Substrat 300 gebildeten Einheit 400 befestigt, und zwar von der leiten­ den Schicht 408 weggerichtet. Elektrische Verbindungen zwischen Bond­ inseln 604 des Halbleiterchips 601 und den Bondinseln 404 sind in Form von Bonddrähten 603 vorgesehen, die sich durch die Öffnungen 402 der Lötmaske 401 erstrecken, vgl. auch Fig. 4.
Öffnungen 410 der Bondinseln 404 sind entsprechend den Durch­ trittsöffnungen 301 des Substrats 300 vorgesehen, um elektrische Ver­ bindungen zur anderen Seite des Substrats 300 über Durchkontaktierungen durch die Durchtrittsöffnungen 301 zu ermöglichen. Derartige Durchkon­ taktierungen können durch Lochbeschichtung oder durch Füllen der Öffnun­ gen 301 mit einem Lötfluß oder einer leitenden Paste vorgenommen werden. Die gegebenenfalls vorhandene leitende Schicht 409 liefert zusätzliche Flexibilität bezüglich der Anschlußbelegung.
Alternativ kann eine Flipchipkonfiguration mit der aktiven Seite des Halbleiterchips 601 nach unten ("die-down"-Konfiguration) vorgesehen werden, bei der der Halbleiterchip 601 mit seinen Bondinseln 604 der Lötmaske 401 zugewandt und mit den Öffnungen 403 ausgerichtet ist. Bei dieser Konfiguration werden elektrische Verbindungen von den Bondinseln 604 zu den Lötkugeln auf der anderen Seite des Substrats 300 über Durchkontakte durch die Öffnungen 403 der Lötmaske 401, die Durch­ trittsöffnungen 301 des Substrats 300 und die Öffnungen 407 der Lötmaske 406 erreicht. Hierbei sind die Bondinseln 604 des Halbleiterchips 601 mit den Öffnungen 403 und 407 ausgerichtet. Wenn jedoch die Durchtritts­ öffnungen 301 mit einer leitenden Paste gefüllt werden, um den Kontakt zu den Bondinseln 604 zu schaffen, können die Lötmasken 401 und 406 weggelassen werden. Hierbei können die Bondinseln 604 vorher mit Kon­ takthöckern aus Lötmaterial zum Anbringen der leitenden Paste in den Öffnungen 301 versehen werden. Eine solche Anordnung würde keine Aus­ richtung zwischen den Öffnungen 403 und 407 der Lötmasken 401, 406 und den Durchtrittsöffnungen 301 des Substrats 300 erfordern. Dies ist be­ sonders zweckmäßig, wenn die Bondinseln 604 entlang des Umfangs des Halbleiterchips 601 verteilt sind.
Gemäß Fig. 3a und 3b besteht die dort dargestellte Einheit 500 nur aus dem Substrat 300 und der Lötmaske 401 sowie der leitenden Schicht 408. Das Substrat 300 der Einheit 400 kann beispielsweise aus BT-Material bestehen, während dasjenige des Substrats 300 der Einheit 500 aus hochtemperaturbeständigem Epoxyharz bestehen kann. Auch läßt sich statt dessen flexibles Polyimid verwenden, das zu einem dünneren Substrat 300 als BT-Material führt.
Ein Halbleiterbaustein vom Chipmaßstab (chip scale package CSP) läßt sich mittels des perforierten Substrats 300 herstellen. Ein CSP wird so wegen der relativ kleinen Montagefläche des Halbleiterbau­ steins genannt, die sich dem Oberflächenbereich des darin befindlichen Halbleiterchips 601 nähert. Gemäß Fig. 5a wird gemäß Schritt 701 ein Halbleiterwafer 700, auf dem zahlreiche Halbleiterchips 711 hergestellt sind, sortiert, um die nichtfunktionalen Chips zu identifizieren. Im Schritt 702 wird der Halbleiterwafer 700 beispielsweise unter Verwendung einer Diamantsäge in Halbleiterchips 711 vereinzelt. Im Schritt 703 werden die Halbleiterchips 711 individuell auf einem perforierten Sub­ strat 720 (Fig. 5c) angeordnet und befestigt. Das perforierte Substrat 720 kann als Platte, wie in Fig. 5c dargestellt, auf der eine recht­ eckige Matrix vom Halbleiterbausteinen gebildet werden kann, als Strei­ fen oder Platte, auf der eine Reihe von Halbleiterbausteinen gebildet werden kann, oder in irgendeiner anderen zur automatischen Weiterver­ arbeitung geeigneten Form geliefert werden.
Wenn elektrische Verbindungen vom Halbleiterchip 711 zum Sub­ strat 720 durch Bonddrähte herzustellen sind, werden die Halbleiterchips 711 in die-up-Konfiguration unter Verwendung beispielsweise eines ther­ misch leitenden Klebstoffs befestigt. Danach wird das Drahtbonden in Schritt 704 durchgeführt. Wenn eine die-down- oder Flipchipkonfiguration erzeugt werden soll, werden die Halbleiterchips 711 automatisch mit den Durchtrittsöffnungen des perforierten Substrats 720 ausgerichtet, wobei beispielsweise Lötkontakthügel verwendet werden, um mit den vorgeformten Durchkontaktierungen oder Kontakthügeln im perforierten Substrat 720 in Eingriff gebracht zu werden.
In Schritt 705 wird eine Kapselung vorgesehen, um die Halb­ leiterchips 711 zu versiegeln. Die Kapselung kann angebracht werden durch ein Überziehen unter Verwendung eines Chipüberzugs oder eines Siebdruckverfahrens oder aber durch Verwendung eines Kunststoffschutz­ materials (beispielsweise Epoxyharz) unter Verwendung eines Flüssig­ kapselungsverfahrens, eines Umspritzverfahrens oder irgendeiner geeigne­ ten nichthaftenden Gießmethode. Wenn ein Halbleiterbaustein mit Chip­ aufnahmeraum oder ein hermetisch abgedichteter Halbleiterbaustein ge­ wünscht ist, kann auch eine Keramikkappe, die mit Epoxyharz beschichtet oder mit einem Glasdichtring versehen ist, über dem Substrat 720 vorge­ sehen werden.
Ein gekapseltes Substrat 725 mit oberseitig hiervon vorgese­ henem Kapselungsmaterial 730 ist in Fig. 5d dargestellt. Gemäß Fig. 6 ist das gekapselte Substrat 750 durch Überdecken des Substrats 720 mit Kapselungsmaterial 730 gebildet, um den Halbleiterchip 711 einzuschließ­ en. Letzterer ist über Bonddrähte 742 mit einer leitenden Schicht 744 verbunden. Die elektrische Verbindung zur Außenseite des CSP wird in diesem Fall durch vorgeformte Durchkontakte 743 gebildet.
Gemäß Schritt 706 wird das gekapselte Substrat 725 beispiels­ weise unter Verwendung eines Lasergravierers oder einer Beschriftungs­ technik markiert, um die individuelle Identifikation und andere Infor­ mation bezüglich des schließlichen individuellen CSP's (Fig. 5e) zu liefern. Wenn keine vorgeformten Durchkontakte verwendet werden, wird im Schritt 707 die Anbringung von Lötkugeln 740 an dem gekapselten Substrat 725 an der dem Kapselungsmaterial 730 abgewandten Seite durchgeführt. Statt dessen können auch andere Arten von elektrischen Kontakten verwen­ det werden, beispielsweise Anschlußstifte oder schmelzbare Metallisie­ rungen auf einer Leiterkarte.
In Schritt 708 werden die gekapselten Halbleiterchips 711 individuell elektrisch über ihre externen Anschlüsse (beispielsweise Lötkugeln) getestet. In Schritt 709 werden die einzelnen Halbleiterbau­ steine 750 vom gekapselten Substrat 725 beispielsweise unter Verwendung einer Diamantsäge vereinzelt. Eine geeignete Diamantsäge umfaßt bei­ spielsweise ein gezahntes Diamantsägeblatt mit entsprechendem Schnitt­ relief. Alternativ kann auch eine Vereinzelung über V-förmigen Nuten erfolgen.
In Schritt 710 werden schließlich die vereinzelten Halbleiter­ bausteine 750 an ein Band 760 geheftet, das von einer Spule kommt, um die automatische Anordnung bei einer nachfolgenden Systemleiterplatten­ herstellung zu erleichtern.

Claims (29)

1. Verfahren zum Herstellen von Halbleiterbausteinen, wobei eine Vielzahl von Halbleiterchips auf einem Substrat befestigt werden, dadurch gekennzeichnet, daß ein perforiertes Substrat ver­ wendet wird, wobei eine elektrisch isolierende Abdeckung über der Viel­ zahl von Halbleiterchips zur Bildung einer isolierenden, die Abdeckung, das perforierte Substrat und die Halbleiterchips umfassenden Struktur angebracht und letztere in einzelne, jeweils einen Halbleiterchip ent­ haltende Halbleiterbausteine von Chipmaßstab vereinzelt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das perforierte Substrat mit einem leitenden Muster versehen wird, wobei die elektrischen Anschlüsse des Halbleiterchips mit dem leitenden Muster verbunden werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Verbinden durch Drahtbonden vorgenommen wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß vorgeformte Durchkontakte in das perforierte Substrat eingesetzt werden, wobei die elektrischen Anschlüsse des Halbleiterchips mit den Durchkontakten verbunden werden.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekenn­ zeichnet, daß vor dem Vereinzeln jeder Halbleiterchip geprüft wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekenn­ zeichnet, daß die Halbleiterbausteine nach dem Vereinzeln auf einem Band befestigt werden.
7. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekenn­ zeichnet, daß vor dem Vereinzeln eine Vielzahl von externen Anschlüssen angebracht wird, die elektrisch mit dem leitfähigen Muster verbunden werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die externen Anschlüsse in Form von Lötkugeln angebracht werden.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekenn­ zeichnet, daß das Vereinzeln mittels einer Diamantsäge vorgenommen wird.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch ge­ kennzeichnet, daß das Anbringen einer elektrisch isolierenden Abdeckung das Aufbringen einer Schicht über den Halbleiterchips umfaßt.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch ge­ kennzeichnet, daß die Halbleiterchips mit Kunststoff umspritzt werden.
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch ge­ kennzeichnet, daß die Halbleiterchips unter Verwendung eines flüssigen Kapselungsmittels bedeckt werden.
13. Verfahren nach einem der Ansprüche 1 bis 10, dadurch ge­ kennzeichnet, daß eine Keramikkappe unter Verwendung einer Glasdichtung über dem perforierten Substrat angebracht wird.
14. Halbleiterbaustein mit einem auf einem Substrat angeordne­ ten Halbleiterchip (601), wobei das Substrat (300) ein elektrisch lei­ tendes Muster (404) aufweist, mit dem externe Anschlüsse verbunden sind, eine Lötmaske (401) zum Liefern von elektrischen Verbindungen zwischen den Bondinseln (604) des Halbleiterchips (601) und dem elektrisch lei­ tenden Muster (404) sowie eine Abdeckung vorgesehen ist, dadurch gekenn­ zeichnet, daß das Substrat (300) eine Vielzahl von Durchtrittsöffnungen (301) aufweist, wobei von dem elektrisch leitenden Muster (404) elek­ trisch leitende Pfade durch die Durchtrittsöffnungen (301) zu den exter­ nen Anschlüssen vorgesehen sind und die Abdeckung mit dem Substrat (300) den Halbleiterchip (601) und die elektrisch leitenden Pfade umgibt, wäh­ rend die externen Anschlüsse frei zugänglich sind.
15. Halbleiterbaustein nach Anspruch 14, dadurch gekennzeich­ net, daß die externen Anschlüsse Lötkugeln sind.
16. Halbleiterbaustein nach Anspruch 14 oder 15, dadurch ge­ kennzeichnet, daß die elektrisch leitenden Pfade Durchkontakte sind.
17. Halbleiterbaustein nach Anspruch 14 oder 15, dadurch ge­ kennzeichnet, daß die elektrisch leitenden Pfade aus Lötfluß gebildet sind.
18. Halbleiterbaustein nach einem der Ansprüche 14 bis 17, da­ durch gekennzeichnet, daß der Halbleiterchip (601) mit der Lötmaske (401) durch eine "die-up"-Konfiguration befestigt ist.
19. Halbleiterbaustein nach einem der Ansprüche 14 bis 17, da­ durch gekennzeichnet, daß der Halbleiterchip (601) mit der Lötmaske (401) durch eine "die-down"-Konfiguration befestigt ist.
20. Halbleiterbaustein nach einem der Ansprüche 14 bis 19, da­ durch gekennzeichnet, daß die elektrischen Verbindungen zwischen den Bondinseln (604) und dem leitenden Muster (404) aus Bonddrähten (603) bestehen, die durch Öffnungen (402) in der Lötmaske (401) geführt sind.
21. Halbleiterbaustein nach einem der Ansprüche 14 bis 20, da­ durch gekennzeichnet, daß die Abdeckung eine Halbleiterchipbeschichtung umfaßt.
22. Halbleiterbaustein nach einem der Ansprüche 14 bis 20, da­ durch gekennzeichnet, daß die Abdeckung ein Kunststoffkapselungsmaterial umfaßt.
23. Halbleiterbaustein nach einem der Ansprüche 14 bis 20, da­ durch gekennzeichnet, daß die Abdeckung eine Keramikkappe umfaßt, die an dem Substrat (300) über eine Glasabdichtung befestigt ist.
24. Halbleiterbaustein nach einem der Ansprüche 14 bis 23, da­ durch gekennzeichnet, daß eine zweite Lötmaske (406) auf der Seite des Substrats (300) vorgesehen ist, die derjenigen abgekehrt ist, auf der die erste Lötmaske (401) angebracht ist.
25. Halbleiterbaustein nach Anspruch 24, dadurch gekennzeich­ net, daß zwischen der zweiten Lötmaske (406) und dem Substrat (300) ein weiteres elektrisch leitendes Muster angeordnet ist.
26. Halbleiterbaustein nach einem der Ansprüche 14 bis 25, da­ durch gekennzeichnet, daß das Substrat (300) ein Keramiksubstrat ist.
27. Halbleiterbaustein nach einem der Ansprüche 14 bis 25, da­ durch gekennzeichnet, daß das Substrat (300) eine Leiterplatte ist.
28. Halbleiterbaustein nach einem der Ansprüche 14 bis 25, da­ durch gekennzeichnet, daß das Substrat (300) aus Bismaleimidtriazin be­ steht.
29. Halbleiterbaustein nach einem der Ansprüche 14 bis 25, da­ durch gekennzeichnet, daß das Substrat (300) aus einem hochtemperatur­ beständigen Epoxyharz besteht.
DE19820319A 1997-07-08 1998-05-07 Halbleiterbaustein Expired - Fee Related DE19820319B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/889,834 US6140708A (en) 1996-05-17 1997-07-08 Chip scale package and method for manufacture thereof
US889834 1997-07-08

Publications (2)

Publication Number Publication Date
DE19820319A1 true DE19820319A1 (de) 1999-01-14
DE19820319B4 DE19820319B4 (de) 2005-12-01

Family

ID=25395878

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19820319A Expired - Fee Related DE19820319B4 (de) 1997-07-08 1998-05-07 Halbleiterbaustein

Country Status (3)

Country Link
US (1) US6140708A (de)
KR (1) KR100282290B1 (de)
DE (1) DE19820319B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19927873C2 (de) * 1998-06-19 2002-12-05 Nat Semiconductor Corp Verfahren zum Prüfen von Chip-Scale-Gehäusen für integrierte Schaltungen
DE10126508A1 (de) * 2001-05-30 2002-12-05 Infineon Technologies Ag Vorrichtung zum Verpacken von elektronischen Bauteilen mittels Spritzgusstechnik
DE10145382A1 (de) * 2001-09-14 2003-01-09 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Chips

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2355112A (en) * 1999-10-08 2001-04-11 Nokia Mobile Phones Ltd Controlling bondwire inductance by using chip as positional reference
JP3827497B2 (ja) * 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
IT1320025B1 (it) * 2000-04-10 2003-11-12 Viasystems S R L Supporto del tipo a circuito stampato per circuiti elettroniciintegrati, procedimento per la sua fabbricazione, e componente
US6891257B2 (en) 2001-03-30 2005-05-10 Fairchild Semiconductor Corporation Packaging system for die-up connection of a die-down oriented integrated circuit
US20040080056A1 (en) * 2001-03-30 2004-04-29 Lim David Chong Sook Packaging system for die-up connection of a die-down oriented integrated circuit
JP2003037085A (ja) 2001-07-06 2003-02-07 Data Storage Inst レーザ照射を用いた基板切断方法および装置
SG108262A1 (en) * 2001-07-06 2005-01-28 Inst Data Storage Method and apparatus for cutting a multi-layer substrate by dual laser irradiation
US7372153B2 (en) * 2003-10-07 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit package bond pad having plurality of conductive members
US20050245062A1 (en) * 2004-04-29 2005-11-03 Jeff Kingsbury Single row bond pad arrangement
DE602005017041D1 (de) * 2004-07-13 2009-11-19 Nxp Bv Elektronische Vorrichtung mit integrierter Schaltung
KR100908764B1 (ko) * 2007-07-19 2009-07-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
TWI414048B (zh) * 2008-11-07 2013-11-01 Advanpack Solutions Pte Ltd 半導體封裝件與其製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE248907C (de) * 1911-01-11
US4082394A (en) * 1977-01-03 1978-04-04 International Business Machines Corporation Metallized ceramic and printed circuit module
JPS55107239A (en) * 1979-02-10 1980-08-16 Toshiba Corp Device for manufacturing semiconductor device
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
DD248907A1 (de) * 1986-05-05 1987-08-19 Robotron Elektronik Bauelementetraegerplatte zur montage von halbleiterchips im scheibenverband
DE3619636A1 (de) * 1986-06-11 1987-12-17 Bosch Gmbh Robert Gehaeuse fuer integrierte schaltkreise
JPH05144995A (ja) * 1991-11-18 1993-06-11 Matsushita Electric Works Ltd 半導体パツケージ
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
EP0740850A1 (de) * 1994-10-14 1996-11-06 National Semiconductor Corporation Gehäuseanordnung einer integrierten schaltung mit einem fenster und herstellungsverfahren
JPH09213829A (ja) * 1995-06-06 1997-08-15 Circuit Components Inc Ｂｇａ型ｉ／ｏフォーマットを使用した高性能デジタルｉｃパッケージ及びバイメタル充填バイア技術による単層セラミックス基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19927873C2 (de) * 1998-06-19 2002-12-05 Nat Semiconductor Corp Verfahren zum Prüfen von Chip-Scale-Gehäusen für integrierte Schaltungen
DE10126508A1 (de) * 2001-05-30 2002-12-05 Infineon Technologies Ag Vorrichtung zum Verpacken von elektronischen Bauteilen mittels Spritzgusstechnik
DE10126508B4 (de) * 2001-05-30 2008-11-13 Infineon Technologies Ag Vorrichtung mit mittels Spritzgusstechnik verpackten elektronischen Bauteilen, Spritzgusswerkzeug und Verfahren zum Verpacken von elektronischen Bauteilen
DE10145382A1 (de) * 2001-09-14 2003-01-09 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Chips

Also Published As

Publication number Publication date
US6140708A (en) 2000-10-31
DE19820319B4 (de) 2005-12-01
KR19990013363A (ko) 1999-02-25
KR100282290B1 (ko) 2001-02-15

Similar Documents

Publication Publication Date Title
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE102006046820B4 (de) Verfahren zum Packen im Chipmassstab für integrierte Schaltungen
DE69527473T2 (de) Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
US6329222B1 (en) Interconnect for packaging semiconductor dice and fabricating BGA packages
DE69621863T2 (de) Halbleiteranordnung in der Grösse eines oder mehrerer Chips
US6777788B1 (en) Method and structure for applying thick solder layer onto die attach pad
US6310390B1 (en) BGA package and method of fabrication
DE10229182B4 (de) Verfahren zur Herstellung einer gestapelten Chip-Packung
DE19725464C2 (de) Halbleiterbaugruppe und Verfahren zu deren Herstellung, bei dem ein Klebstoff aus anisotrop leitendem Material verwendet wird
DE102009044561B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
US20020168798A1 (en) Method of making near chip size integrated circuit package
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE19820319A1 (de) Halbleiterbaustein und Verfahren zu seiner Herstellung
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE10045043A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE112006001036T5 (de) Elektronisches Bauelement und elektronische Anordnung
DE112007003208T5 (de) Ein Halbleitergehäuse
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
EP0948813B1 (de) Chipmodul sowie verfahren zur herstellung eines chipmoduls
DE19715926B4 (de) Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20141202